Logique séquentielle - Polytech...

Click here to load reader

  • date post

    11-Sep-2018
  • Category

    Documents

  • view

    267
  • download

    5

Embed Size (px)

Transcript of Logique séquentielle - Polytech...

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 1

    Logique squentielle

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 2

    Introduction circuits de logique squentielle : circuits dans lesquels le

    temps intervient dans la dfinition des sorties pour un systme dont l'tat est not Q, les entres notes

    X et les sorties Y, on a de faon gnrale Q = f(Q, X) Y = g(X,Q)

    logique squentielle asynchrone : les changements d'tat des composants ne dpendent que du temps de raction des composants et du temps de propagation des signaux

    logique squentielle synchrone : les signaux priodiques d'une horloge servent synchroniser tous les changements d'tat

    un systme squentiel "garde la mmoire" du pass pour dterminer son tat prsent

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 3

    Plan du cours les bascules les registres les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 4

    Les bascules bascule (flip-flop) : systme permettant de mmoriser une

    information lmentaire mmoire 1 bit ayant 2 tats : Q et utilise un mcanisme de verrou (latch)

    on peut vrifier que les tats sont cohrents

    2 tats seulement : "0" et "1" : bistable

    (Q=1)(B=1)(Q=0)(A=0)(Q=1)(Q=0)(B=0)(Q=1)(A=1)(Q=0)

    (Q=0,Q=1) (Q=1,Q=0)

    Q

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 5

    Les bascules RS Bascules R-S

    ralises avec des portes NOR ou NAND portes NOR

    R S

    0 00 1 1 01 0 0 11 1 0 0

    Q QQ Q sorties inchanges

    Set : remise 1Reset : remise 0 proscrire

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 6

    Les bascules RS portes NAND

    R S0 0 1 10 1 1 0 1 01 0 0 1 0 11 1 0 0 0 0

    R S Q Q

    Q Q sorties inchangesSet : remise 1Reset : remise 0 proscrire

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 7

    Les bascules RS reprsentation gnrique

    S

    R

    Q

    Q

    R S

    0 00 1 1 01 0 0 11 1 0 0

    Q Q

    Q Q sorties inchangesSet : remise 1Reset : remise 0 proscrire

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 8

    Les bascules RS Bascule RST :

    bascule RS dans laquelle les entres R et S ne sont prises en comptes que si elles sont en concidence avec un signal de commande

    bascule bloque quand le signal de commande est 0 si le signal de commande est fourni par une horloge :

    bascule synchrone

    S

    R

    Q

    QClk

    S

    R

    Clk

    Q

    Q

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 9

    Les bascules RS signal de commande donn par une horloge de priode T

    fournissant des impulsions La largeur tp des impulsions est suppose petite devant la

    priode Qn : valeur de la sortie Q pendant le nime intervalle

    prcdant la nime impulsion Qn+1 : valeur de la sortie dans l'intervalle suivant la nime

    impulsion

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 10

    Les bascules RS

    t = nT + e, quand Clk = 1 si R = S = 0, la sortie de change pas si S = 1 et R = 0, alors Q est force 1 si S = 0 et R = 1, alors Q est force 0 si S = 1 et R = 1, alors situation indtermine

    Sn Rn Qn+10 0 Qn1 0 10 1 01 1 ?

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 11

    bascule J-K permet de lever l'ambigut des bascules RST

    Les bascules JK

    S = J .QR = K .Q

    Jn Kn Qn S R Qn+10 0 0 1 0 0 00 0 1 0 0 0 10 1 0 1 0 0 00 1 1 0 0 1 01 0 0 1 1 0 11 0 1 0 0 0 11 1 0 1 1 0 11 1 1 0 0 1 0

    Qn

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 12

    Les bascules JK table de vrit

    diagramme logique

    Jn Kn Qn+1

    0 0 Qn0 1 01 0 11 1 Qn

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 13

    table de transition

    Qn Qn+1 Jn Kn0 00 11 01 1

    Les bascules JK

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 14

    table de transition

    pour obtenir la transition 0 0

    J = K = 0 maintient l'tat de la bascule 0 J = 0, K = 1 charge 0 dans la bascule (qui tait dj 0)

    on aura la transition 0 0 si J=0, quel que soit K

    Qn Qn+1 Jn Kn0 00 11 01 1

    Les bascules JK

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 15

    table de transition

    pour obtenir la transition 0 0

    J = K = 0 maintient l'tat de la bascule 0 J = 0, K = 1 charge 0 dans la bascule (qui tait dj 0)

    on aura la transition 0 0 si J=0, quel que soit K

    Qn Qn+1 Jn Kn0 0 0 X0 11 01 1

    Les bascules JK

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 16

    table de transition

    Qn Qn+1 Jn Kn0 0 0 X0 1 1 X1 0 X 11 1 X 0

    Les bascules JK

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 17

    expression de Qn+1 en fonction de Qn, J et K partir de la table de vrit de la bascule J-K

    on construit le tableau de Karnaugh

    Qn+1=JnQn+KnQn

    Jn Kn Qn Qn+10 0 0 00 0 1 10 1 0 00 1 1 01 0 0 11 0 1 11 1 0 11 1 1 0

    JK Q 00 01 11 10

    0 1 11 1 1

    Les bascules JK

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 18

    Les bascules JK rle des entres Pr et Cr

    Pr Cr Q

    1 1 Q

    Q

    Q

    Q Clk = 0

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 19

    Les bascules JK rle des entres Pr et Cr

    Pr Cr Q

    1 1 Q1 0 0 1

    Q

    Q

    Q Clk = 0

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 20

    Les bascules JK rle des entres Pr et Cr

    Pr Cr Q

    1 1 Q1 0 0 10 1 1 0

    Q

    Q

    Q Clk = 0

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 21

    Les bascules JK rle des entres Pr et Cr

    entres asynchrones (lorsque Clk = 0), pour assigner l'tat

    initial de la bascule en fonctionnement normal, elles doivent tre maintenues 1

    S

    R

    Q

    QClk

    Pr

    Cr

    Pr Cr Q

    1 1 Q1 0 0 10 1 1 00 0 1 1

    Q

    Q

    Q

    proscrire

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 22

    Les bascules JK bascules J-K Matre-Esclave

    on a construit les tables de vrit partir de la logique combinatoire

    mais il y a maintenant des conditions d'asservissement entre les entres et les sorties

    supposons J=K=1 et Q=0

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 23

    Les bascules JK bascules J-K Matre-Esclave

    on a construit les tables de vrit partir de la logique combinatoire

    mais il y a maintenant des conditions d'asservissement entre les entres et les sorties

    supposons J=K=1 et Q=0 quand le signal d'horloge

    passe 1, Q va passer 1 le changement se produit

    aprs un intervalle de temps Dt

    on a alors J=K=Q=1 et le signal d'horloge est toujours 1Q doit revenir 0 !

    Jn Kn Qn+1

    0 0 Qn0 1 01 0 11 1 Qn

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 24

    Les bascules JK bascules J-K Matre-Esclave

    on a construit les tables de vrit partir de la logique combinatoire

    mais il y a maintenant des conditions d'asservissement entre les entres et les sorties

    supposons J=K=1 et Q=0 quand le signal d'horloge

    passe 1, Q va passer 1 le changement se produit

    aprs un intervalle de temps Dt

    on a alors J=K=Q=1 et le signal d'horloge est toujours 1Q doit revenir 0 !

    d'o des oscillations pendant la dure du signal d'horloge

    ?HQ

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 25

    Les bascules JK solution au problme : au lieu d'un simple asservissement

    (bascule J-K) on monte en cascade deux bascules R-S en asservissant les entres de la premire (Matre) aux sorties de la seconde (Esclave)

    pendant la nime impulsion, le signal d'horloge est haut pour le matre, bas pour l'esclave. Par consquent Qn est invariant pendant la dure de tp et le problme prcdent est rsolu

    Horloges inverses pour le matre et l'esclave

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 26

    Les bascules JK l'tat de la sortie de la bascule matre QM est donn par

    quand le signal d'horloge revient 0 pour le matre qui devient bloqu, l'esclave est libr et on a alors

    on a transfr l'tat de la bascule matre la bascule esclave

    Jn Kn QM

    0 0 Qn0 1 01 0 11 1 Qn

    (QM=1,QM=0)(S=1,R=0)(Qn+1=1,Qn+1=0)(QM=0,QM=1)(S=0,R=1)(Qn+1=0,Qn+1=1)

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 27

    Les bascules JK l'tat de la machine est transfr la machine esclave lors de

    la transition 1 0 (front descendant du signal d'horloge) les entres J et K qui dfinissent le nouvel tat des sorties

    sont prise en compte pendant que le signal d'horloge est 1 ces signaux J et K doivent dont tre stables pendant que le

    signal Clk est haut ils doivent tre stabiliss un

    peu avant le front montant et le rester un peu aprs le

    front descendant

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 28

    dclenchement sur le front montant ou descendant d'une horloge autre manire de rsoudre le problme d'oscillation de la

    bascule J-K circuit dtectant le front d'une transition

    produit en concidence avec le front montant ou descendant de Clk une impulsion de largeur juste suffisante pour permettre un basculement d'tat

    utilise le retard induit par le franchissement d'un circuit

    Les bascules JK

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 29

    Les bascules JK impulsion fournie par les montages

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 30

    en introduisant un dtecteur de front entre l'horloge et la bascule J-K, on choisit le front sur lequel on dclenche

    les bascules dclenches par un front montant ou descendant sont reprsentes par

    Les bascules JK

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 31

    Les bascules D bascule D

    permettent de gnrer un "retard" (delay) ou de stocker de l'information (latch)

    en envoyant une donne D sur l'entre J et son inverse sur l'entre K

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 32

    partir de la table de vrit de la bascule J-K

    on aDn = 1 (J n = 1, Kn = 0) Q n+1 = 1Dn = 0 (J n = 0, Kn = 1) Q n+1 = 0

    soit : Qn+1 = Dn

    Jn Kn Qn+1

    0 0 Qn0 1 01 0 11 1 Qn

    Les bascules D

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 33

    Les bascules T bascule T

    obtenue en appliquant les mmes valeurs aux deux entres d'une bascule JK

    si J = K = 0 alors Qn+1 = Qn si J = K = 1 alors Qn+1 =

    Jn Kn Qn+10 0 Qn0 1 01 0 11 1 Qn

    QnTn Qn+1

    0 Qn1 Qn

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 34

    Les registres registre de mmorisation

    association de n bascules D pour mmoriser n bits

    les entres prsentes sur E0, E1, E2, E3 sont mmorises en synchronisation avec le signal W

    elles peuvent tre lues sur les sorties Q0, Q1, Q2, Q3 en concidence avec le signal de validation R

    si les sorties se font sur un bus, portes 3 tats au lieu des ET

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 35

    Les registres registre dcalage

    bascules D interconnectes de faon ce que l'tat de la bascule de rang i soit transmis la bascule de rang i+1 (ou i-1) quand un signal d'horloge est appliqu l'ensemble des bascules

    2 types d'entres parallle, comme dans un registre de mmorisation srie

    l'information est prsente squentiellement bit aprs bit la 1re bascule

    chaque coup d'horloge, un nouveau bit est prsent et ceux dj chargs sont dcals d'un rang

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 36

    Les registres l'information stocke dans un registre dcalage peut tre

    lue de la mme manire, en srie ou en parallle certains registres sont capables de dcaler droite ou

    gauche (registres dcalage universels)

    gnralement raliss avec des bascules du type matre esclave D ou R-S

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 37

    Les registres entre srie - sortie parallle

    pour transformer un codage temporel (succession des bits dans le temps en codage spatial (information stocke dans une mmoire statique

    on peut utiliser aussi la sortie srie, avec ventuellement des frquences d'horloge diffrentes en entre et en sortie

    le registre sert alors de mmoire tampon (buffer)

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 38

    Les registres entre parallle - sortie srie

    exemple d'une entre parallle+srie et sortie srie

    '

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 39

    Les registres entre parallle - sortie srie

    exemple d'une entre parallle+srie et sortie srie si X=0, l'entre srie est inhibe et l'entre parallle est

    valide

    '

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 40

    Les registres entre parallle - sortie srie

    exemple d'une entre parallle+srie et sortie srie si X=1, l'entre parallle est inhibe et l'entre srie est

    valide permet de transformer un codage spatial en codage

    temporel

    '

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 41

    Les registres entre parallle - sortie parallle

    la commande X permet de slectionner le mode de chargement

    X=0 Pr=Cr=1 fonctionnement normal des bascules inhibition des entres parallles

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 42

    Les registres entre parallle - sortie parallle

    la commande X permet de slectionner le mode de chargement

    X=0 Pr=Cr=1 fonctionnement normal des bascules inhibition des entres parallles

    X=1 Ei=1 (Pr=0, Cr=1) Qi =1

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 43

    Les registres entre parallle - sortie parallle

    la commande X permet de slectionner le mode de chargement

    X=0 Pr=Cr=1 fonctionnement normal des bascules inhibition des entres parallles

    X=1 Ei=1 (Pr=0, Cr=1) Qi =1 Ei=0 (Pr=1, Cr=0) Qi =0 Qi = Ei

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 44

    Les registres registre dcalage droite et gauche

    mode de fonctionnement command par les entres S0 et S1

    Bascules RS

    Rn Sn Qn+10 0 Qn0 1 11 0 01 1 interdit

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 45

    Les registres registre dcalage droite et gauche

    Clk = H+S0S1 = H(S0+S1)

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 46

    Les registres registre dcalage droite et gauche

    signal d'horloge inhib si S0 = S1 = 0

    Clk = H+S0S1 = H(S0+S1)

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 47

    Les registres registre dcalage droite et gauche

    slection du chargement parallle si

    lignes d'entres A, B, C, D validesS0+S1 = S0S1S0=S1=1

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 48

    Les registres registre dcalage droite et gauche

    slection du chargement parallle si

    entres E0 et E1bloques, liens Q-RS bloqusS0+S1 = S0S1S0=S1=1

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 49

    Les registres registre dcalage droite et gauche

    slection du dcalage droite (entre E1, sortie QD) si S0 = 1 et S1 = 0

    entre E0 bloque, lien Q RS vers la droite

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 50

    Les registres registre dcalage droite et gauche

    slection du dcalage gauche si S0 = 0 et S1 = 1

    entre E1 bloque, lien Q RS vers la gauche

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 51

    Les registres en rsum :

    les registres dcalage permettent d'effectuer des multiplications par 2 (dcalage d'un rang vers la gauche) ou des divisions par 2 (dcalage d'un rang vers la droite)

    S0 S1 fonction0 0 registre bloqu0 1 dcalage gauche1 0 dcalage droite1 1 chargement parallle

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 52

    Les compteurs compteur : ensemble de n bascules connectes par des

    portes logiques dcrivent une squence dtermine (c'est--dire occuper

    une suite d'tats binaires) au rythme d'une horloge 2n combinaisons possibles les tats sont stables et accessibles entre deux

    impulsions de l'horloge N nombre total de combinaisons successives utilises N

    2n : modulo du compteur compteur asynchrones ou synchrones

    rversibles ou compteurs-dcompteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 53

    Les compteurs compteurs asynchrones

    constitu de n bascules J-K fonctionnant en mode T le signal d'horloge n'est reu que par le 1er tage (LSB) le signal d'horloge des autres bascules est fourni par une

    sortie de l'tage prcdent

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 54

    Les compteurs exemple

    compteur modulo 8 avec 3 bascules J-K matre-esclave

    on suppose que initialement toutes les bascules sont 0 Q0 va changer d'tat chaque tick d'horloge chaque fois que Q0 va passer de 1 0, Q1 va changer chaque fois que Q1 va passer de 1 0, Q2 va changer

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 55

    Les compteurs liste des tats successifs :

    on a ralis un compteur s'incrmentant de 1 chaque top d'horloge

    les sorties Q0, Q1, Q2 fournissent des horloges de priode T/2, T/4 et T/8 (diviseurs de frquence)

    Impulsion Q2 Q1 Q0tat initial 0 0 0

    1 0 0 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 07 1 1 18 0 0 0

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 56

    Les compteurs dans une bascule matre-esclave, l'entre est valide sur le

    front montant de l'horloge (stocke dans la bascule matre) et l'tat final de la bascule est valid sur le front descendant de l'horloge (transfert de l'tat de la bascule matre vers la bascule esclave)

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 57

    Les compteurs compteur-dcompteur asynchrone

    compteur : dclenche chaque bascule quand celle de rang infrieur passe de 1 0

    dcompteur : il faut dclencher quand la bascule de rang infrieur passe de 0 1en utilisant la sortie Q

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 58

    compteur-dcompteur asynchrone compteur : dclenche chaque bascule quand celle de rang

    infrieur passe de 1 0 dcompteur : il faut dclencher quand la bascule de rang

    infrieur passe de 0 1

    la ligne de commande X permet de slectionner le mode :

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 59

    compteur-dcompteur asynchrone compteur : dclenche chaque bascule quand celle de rang

    infrieur passe de 1 0 dcompteur : il faut dclencher quand la bascule de rang

    infrieur passe de 0 1 compteur : en utilisant la sortie Q

    la ligne de commande X permet de slectionner le mode : X=1 compteur

    Qi

    1

    Qi

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 60

    compteur-dcompteur asynchrone compteur : dclenche chaque bascule quand celle de rang

    infrieur passe de 1 0 dcompteur : il faut dclencher quand la bascule de rang

    infrieur passe de 0 1dcompteur : en utilisant la sortie

    la ligne de commande X permet de slectionner le mode : X=0 dcompteur

    Q

    Qi1

    Qi

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 61

    Les compteurs remise zro et chargement d'un compteur

    en fonctionnement normalDS = R = 1 J = K = Pr = Cr =1 sur chaque bascule

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 62

    remise zro et chargement d'un compteur

    RAZ : R = 0 J = K = 0 (interdit tout basculement sur Clk) (Pr = 1, Cr = 0) Q = 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 63

    remise zro et chargement d'un compteur

    Chargement : (DS = 0, R = 1) J = K = 0 (interdit tout basculement sur Clk)D = 0 (Pr = 1, Cr = 0) Q = 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 64

    remise zro et chargement d'un compteur

    Chargement : (DS = 0, R = 1) J = K = 0 (interdit tout basculement sur Clk)D = 1 (Pr = 0, Cr = 1) Q = 1dans les deux cas la bascule prend la valeur de D

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 65

    Les compteurs compteur cycle incomplet

    pour compter jusqu' un nombre N qui ne soit pas forcment une puissance de 2 (10 par exemple)

    compteur de n bascules avec 2n > Net asservissement du Cr pour remettre le compteur 0 tous les N coups

    exemple : compteur modulo 10

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 66

    exemple : compteur modulo 10 entre Cr 0 quand le compteur atteint 1010, soit 10102

    (si Q2 ou Q0 taient 1 alors que Q3 et Q1 le sont, alors le nombre correspondant serait > 10)

    Cr = Q3 .Q2 .Q1 . Q0Cr = Q3 .Q1

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 67

    Les compteurs inconvnient des compteurs asynchrones

    cause du temps de rponse non nul des bascules, le signal d'horloge ne parvient pas simultanment toutes les bascules

    exemple : passage de 0111 1000 sur un compteur modulo 16, avec un temps de rponse tT pour toutes les bascules

    on passe par les tats transitoires 0110, 0100, et 0000 qui sont faux

    tT

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 68

    Les compteurs compteurs synchrones

    toutes les bascules reoivent en parallle le mme signal d'horloge

    pour faire dcrire au compteur une squence dtermine, il faut dfinir les entres J et K de chaque bascule chaque top d'horloge, en utilisant la table de transition des bascules J-K

    on peut choisir J = K

    Qn Qn+1 Jn Kn0 0 0 X0 1 1 X1 0 X 11 1 X 0

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 69

    exemple d'un compteur 3 bits selon le code binaire pur

    chaque ligne correspond une mme tranche de temps

    #top Q2 Q1 Q0 J2=K2 J1=K1 J0==K00 0 0 01 0 0 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 07 1 1 18 0 0 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 70

    exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une

    ligne la suivante

    chaque ligne correspond une mme tranche de temps

    #top Q2 Q1 Q0 J2=K2 J1=K1 J0==K00 0 0 0 0 0 11 0 0 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 07 1 1 18 0 0 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 71

    exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une

    ligne la suivante

    chaque ligne correspond une mme tranche de temps

    #top Q2 Q1 Q0 J2=K2 J1=K1 J0==K00 0 0 0 0 0 11 0 0 1 0 1 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 07 1 1 18 0 0 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 72

    exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une

    ligne la suivante

    chaque ligne correspond une mme tranche de temps

    #top Q2 Q1 Q0 J2=K2 J1=K1 J0==K00 0 0 0 0 0 11 0 0 1 0 1 12 0 1 0 0 0 13 0 1 14 1 0 05 1 0 16 1 1 07 1 1 18 0 0 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 73

    exemple d'un compteur 3 bits selon le code binaire pur table donnant la combinaison J-K qui permet de passer d'une

    ligne la suivante

    chaque ligne correspond une mme tranche de temps

    #top Q2 Q1 Q0 J2=K2 J1=K1 J0==K00 0 0 0 0 0 11 0 0 1 0 1 12 0 1 0 0 0 13 0 1 1 1 1 14 1 0 0 0 0 15 1 0 1 0 1 16 1 1 0 0 0 17 1 1 1 1 1 18 0 0 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 74

    on peut vrifier J0 = K0 = 1 J1 = K1 = Q0 J2 = K2 = Q0 Q1

    et plus gnralement : J0 = K0 = 1Ji = Q0Q1 ... Qi-1 = Ji-1 Qi-1

    on peut procder de mme pour un dcompteur

    J0=K0=1J1=K1=Q0J2=K 2=Q0Q1Ji=Ji1Qi1

    #top Q2 Q1 Q0 J2=K2 J1=K1 J0==K00 0 0 0 0 0 1

    1 0 0 1 0 1 1

    2 0 1 0 0 0 1

    3 0 1 1 1 1 1

    4 1 0 0 0 0 1

    5 1 0 1 0 1 1

    6 1 1 0 0 0 1

    7 1 1 1 1 1 1

    8 0 0 0

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 75

    Les compteurs implmentation "report parallle"

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 76

    implmentation "report srie"

    on utilise la fonction Ji-1 qui permet d'viter des portes entres multiplesmais il faut tenir compte du retard dans l'tablissement de Ji-1 impulsions d'horloge assez larges plus lent

    Les compteurs

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 77

    Gnrateurs de squence but : afficher une suite prdtermine de nombres principe :

    crire la suite des transitions raliser dterminer les entres des bascules qui vont raliser ces

    transitions exprimer ces entres en fonction des sorties attendues

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 78

    Gnrateurs de squence exemple : raliser la squence

    avec des bascules T

    0 4 1 3 5 2

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 79

    Gnrateurs de squence exemple : raliser la squence

    avec des bascules T table d'volution

    0 4 1 3 5 2

    Sn Sn+1tats Q2 Q1 Q0 Q'2 Q'1 Q'0 T2 T1 T0

    0 0 0 0 1 0 0 1 0 04 1 0 0 0 0 1 1 0 11 0 0 1 0 1 1 0 1 03 0 1 1 1 0 1 1 1 05 1 0 1 0 1 0 1 1 12 0 1 0 0 0 0 0 1 0

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 80

    Q0Q1Q2

    00 01 11 10

    0 1 0 1 01 1 X X 1

    Q0Q1Q2

    00 01 11 10

    0 0 1 1 11 0 X X 1

    Q0Q1Q2

    00 01 11 10

    0 0 0 0 01 1 X X 1

    Gnrateurs de squence relations entre les entres T des bascules et les sorties

    avec des tables de Karnaugh

    T0=Q2

    T1=Q0+Q1

    T2=Q0Q1+Q0Q1+Q2=Q0Q1+Q2

    T0

    T1

    T2

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 81

    Gnrateurs de squence implmentation

    T

    Clk

    Q T

    Clk

    Q T

    Clk

    Q

    Q0 Q1 Q2

    H

  • F. Touchard Polytech Marseille INFO3 2017-18 Cours d'Architecture Logique squentielle 82

    RAM

    suivre...

    file:///home/touchard/Documents/Boulot/Polytech/1/Slides/C5-RAM.odp