Systèmes de logiques séquentielles-Bascules

download Systèmes de logiques séquentielles-Bascules

of 19

  • date post

    20-Mar-2017
  • Category

    Technology

  • view

    17
  • download

    0

Embed Size (px)

Transcript of Systèmes de logiques séquentielles-Bascules

REPUBLIQUE TUNISIENNEMINISTERE DE L'ENSEIGNEMENT SUPERIEUR, DE LARECHERCHE SCIENTIFIQUE ET DE LA TECHNOLOGIEDIRECTION GENERALE DES ETUDES TECHNOLOGIQUESINSTITUT SUPERIEUR DES ETUDES TECHNOLOGIQUESDE RADESDpartement Gnie Electrique

LaboratoireSystmes Logiques

TP5: Systmes de logiques squentielles Bascules

-Elabor par : Jebali Hatem Dhrifi Zeineb

-Encadr par : Mr Azzouni Mourad

-Anne Universitaire 2015/2016-Sommaire

Rappel de cours4Manipulation15La bascule RS15I.1- Construction dune bascule RS asynchrone partir de fonctions logiques15I.1.1- Table de vrit15I.2- Construction dune bascule RS synchrone partir de fonctions logiques16Table de vrit:16La bascule D17II.1- Construction dune bascule D partir dune bascule RS17II.1. Table de vrit:17La bascule JK:18III.1- Construction dune bascule JK18III.1.1- Table de vrit18III.2- Construction dune bascule JK Maitre-esclave19III.2.1- Table de vrit:19III.2.2- Le chronogramme:19Recherche20

I. Objectif: Distinguer la diffrence entre les systmes combinatoires .et celles squentielles Etudier les fonctionnements de diffrentes bascules.

II. Prrequis: Systme combinatoire, Simplification des fonctions logiques, Les circuits arithmtiques

III. Equipements: Maquette de simulations: KL-31001, Les modules: KL33008

Rappel de cours

Systmes Squentielles1. Dfinition:Un systme est ditSystme squentiel, lorsque son volution ne dpend pas uniquement des informations donnes par ses variables dentre, mais aussi de ltat antrieur de chacune de ses sorties.2. Modlisation:Un systme squentiel est identifi par la modlisation suivante:

BasculeRS Asynchrone1. Dfinition:Une bascule RS asynchrone est un systme dont llment est une mmoire.Cette bascule est commande par deux entres S (Set: mise 1) et R (Reset: remise a 0).Laction simultane sur S et R engendre un tat indfini. N.B : La basculeRS est la seul bascule asynchrone existante.2. Symbole:

S: entre de mise 1 ou denclenchementR: entre de remise 0 ou de dclenchementRemarque: laction simultane de R et S (R=S=1) est un tat indfini.

3. Etude dune bascule RS: Table de vrit: R S Remarque

00 0 0 : Maintien a 0

00 1 1: Maintien a 1

01 0 1 : Enclenchement

01 1 1 : Maintien a 1

10 0 0: Maintien a 0

10 1 0 : Dclenchement

11 0 0 Etat Indfini

11 1 0 Etat Indfini

Tableau de Karnaugh: RSQn

00 01 11 10

0 0 1 - 0

1 1 1 - 0

=S +.Logigramme:

Chronogramme:

Diagramme de fluence:

Le diagramme de fluence traduit la table de vrit simplifie en un graphique compos par les deux tats stables de la bascule (0) et (1) et les conditions dvolution entre ces deux tats.

Les Bascules SYNCHRONES Dans ce mode, la variation de ltat de la sortie dans une bascule synchrone nest possible qu la prsence simultane de signal de commande et du signal de synchronisation appel HORLOGE (H), Clock (Cp, CLK) ou Timing (T).

Bascule RS Synchrone (RSH ou RST):1. Dfinition: Une bascule RSH est une bascule RS dont lenclenchement et le dclenchement se sont autoriss qu la prsence dun signal de synchronisation. Ce dernier est dit signal dhorloge H.Laction simultane sur R et S la prsence de signal H, engendre un tat indfini.2. Symbole:

3. Etude dune bascule RSH: Table de vrit: (mme table que RS)

Logigramme:

Chronogramme:

Diagramme de fluence: (mme diagramme que RS)

Bascule JK : Le terme bascule JK est invent par le docteur ELDRED Nelson, un scientifique Amricain. La bascule JK est nomme en honneur de Jack Kilby ingnieur en lectronique Amricain.1. Dfinition:La bascule JK Synchrone possde deux entres et deux sorties complmentaires J: entre de mise 1 ou enclenchement de la bascule. K: entre de remise 0 ou dclenchement de la bascule.Cette bascule permet dliminer la condition indtermine. Pour la condition J=K=1, la sortie Q de la bascule passe toujours ltat complment larrive du front du signal dHorloge H.

2. Symbole:

3. Etude dune bascule JK: Table de vrit simplifie: J K Remarque

1001 : Enclenchement

0110 : Dclenchement

0000: Maintien a 0

0011: Maintien a 1

Tableau de Karnaugh: JKQn00011110

00011

11001

= J. + . Logigramme:

Chronogramme:

Diagramme de fluence:

Bascule D :1. Dfinition:La bascule D possde deux tats stables, elle est commande par une seule entre D (Data). Cette bascule recopie le contenu de D sur Q chaque front dhorloge.2. Symbole:

3. Etude dune bascule D:

Table de vrit simplifie: D Remarque

1 0 1 : Enclenchement

0 1 0 : Dclenchement

0 0 0: Maintien a 0

1 1 1: Maintien a 1

Logigramme:

Chronogramme:

Diagramme de fluence:

Bascule T :1. Dfinition:La bascule T est dclenche par le signal dhorloge H, elle commande par lunique entreT. La sortieQ change dtat chaque impulsion du signal dhorloge et conserve son tat le reste du temps. N.B: La bascule T est un diviseur de frquence quand elle est commande par un signal dhorloge.2. Symbole:

3. Etude dune bascule D: Table de vrit simplifie:

T Remarque

0 0 0: Maintien a 0

1 0 1 : Enclenchement

0 1 1: Maintien a 1

1 1 0 : Dclenchement

= T. + . = T Chronogramme:

Diagramme de fluence:

Remarque: soit la priode du signal dhorloge et celle de Q. On a alors =2*. Une multiplication par deux de la priodeH une division par deux de la frquence de Q, donc la bascule T est un diviseur de frquence.Manipulation

La bascule RSI.1- Construction dune bascule RS asynchrone partir de fonctions logiques

I.1.1- Table de vrit

A4 A3 Remarque

0 1 0 1

1 0 1 0

0 1 1

0 0 0

I.2- Construction dune bascule RS synchrone partir de fonctions logiques

I.2.1- Pour CLK=0, les entres A1 et A2 ninterviennent pas (quel que soit les valeurs entres, il n ya pas une rponse du bascule)I.2.2- Pour CLK=1, Table de vrit:

CLK SW0SW1 Remarque

1 0 1 0 1

1 1 0 1 0

1 0 1 1

1 0 0 0

La bascule DII.1- Construction dune bascule D partir dune bascule RS

II.1. Table de vrit: SW1 L0 L1 Remarque

1 1 0

0 0 1

0 0 1

1 1 0

Conclusion: Cette bascule (Data) recopie le contenu de SW1 (D) sur L0 (Q), Chaque front dhorloge.

La bascule JK:III.1- Construction dune bascule JK

III.1.1- Table de vrit

SW1 SW2 Remarque

1 1 0 : Enclenchement

1 0 1 : Dclenchement

0 0 1: Maintien a 0

0 1 0: Maintien a 1

Conclusion: Quel que soit les valeurs changes par les deux interrupteurs, la bascule donne une rponse que la prsence du front de la signala dhorloge.

III.2- Construction dune bascule JK Maitre-esclave

III.2.1- Table de vrit:

III.2.2- Le chronogramme:

La bascule JK divise le impulsions dhorloge par 2 lorsque J = K =1.

RechercheLes compteurs binaires1- IntroductionLlment de base du compteur est la bascule qui peut tre de type D ou JK, montes en T.Pour ce type de composants, au lieu de brancher des bascules discrtes pour constituer le compteur/dcompteur recherch, les bascules qui les constituent, sont compltement encapsules dans un mme circuit intgr.2- Exemples de rfrences de compteurs binaires Compteurs intgrs asynchrones

Technologie TTL 7493-74293-74393

Technologie CMOS 4020-4024-4040

3- Etude du circuit TTL 7493A. PrsentationCest un compteur binaires modulo 16 deux tages, ralis partir de quatre bascules JK actives sur front descendant.Le premier tage (DIV 2) est un compteur modulo 2, dhorloge CKA et de sortie QA. Le second (DIV 8) est un compteur modulo 8 dhorloge CKB et de sortie QB QC et QD.

74LS93: Fmax= 42MHz et Imax =9 mA 7493: Fmax=40MHz et Imax=28mA

77QSSSQSQS

Rsum Un compteur est un circuit squentiel comportant n bascules dcrivant au rythme dune horloge un cycle de comptage rgulier ou quelconque dun maximum de combinaisons.

Dans un compteur binaire chaque bascule divise par deux la frquence dhorloge qui alimente son entre CLK, avec ce genre de circuit, on peut diviser la frquence initiale par nimporte quelle puissance de 2.

Le modulo dun compteur est le nombre dtats occups par ce dernier pendant un cycle complet. le modulo maximal dun compteur n bits est .

Les diviseurs de frquence sont des compteurs dont toutes les sorties ne sont pas utilises. La division de frquence dpendra de la sortie utilise.

La remise zro peut tre synchrone ou asynchrone. Dans le cas dune RAZ asynchrone, la combinaison appliquer lentre ou aux entres de remise zro est celle correspondante la valeur immdiatement suprieure la dernire valeur incluse dans lintervalle de comptage.

Le 7490 est compos dun diviseur par 2 et dun diviseur par 8. Par mise en cascade, il permet une division par 16.