TD ARCHITECTURE DES EQUIPEMENTS INFORMATIQUES COMBINATOIRE...

Click here to load reader

  • date post

    14-Sep-2018
  • Category

    Documents

  • view

    220
  • download

    0

Embed Size (px)

Transcript of TD ARCHITECTURE DES EQUIPEMENTS INFORMATIQUES COMBINATOIRE...

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2013/2014 p.1/1

    TD ARCHITECTURE DES EQUIPEMENTS INFORMATIQUES COMBINATOIRE ET SEQUENTIELLE

    [email protected]

    TD1: les nombres Numration:

    crire en base 16:

    %1001.0101.1101

    %1110.0110.1010

    crire en base 2

    0xE0BD217A

    0xA0E15B

    crire en base 10

    0xFD4

    %1011.0110.0010

    crire en base 16

    1234

    54865

    Faire les oprations suivantes:

    binaire: 1101.1111.1010 + 1010.1111.0110

    1011.0110.0010 + 0111.1101.0110

    hexadcimal:

    0x2578 + 0xAB45

    0x7748 + 0x3AA7

    210 = 1024 = 1K

    1Ko signifie 1 kilo octet

    un octet est constitu de 8 bits

    1Ko comporte donc 1024 octets, c'est--dire 8192 bits

    Combien y a t'il de bits dans 2Mo ?

    mailto:[email protected]

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2013/2014 p.2/2

    TD2: ALGEBRE BINAIRE

    1 - Simplifier les expressions logiques suivantes :

    . S0 = A+B+/B

    . S1 = A+(B./B)

    . S2 = A + /A

    . S3 = A.(B + /B)

    . S4 = A + A./B

    . S5 = A.B+B.C+A.B.C

    . S6 = A.B+/A

    2 - Dvelopper:

    . S7 = (A + B).(A + /B)

    . S8=A.B+A.B

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.3/3

    TD3: Tables de vrits:

    1. Faire le tableau de vrit de S1 S5 :

    S1 = /E1 + E2

    S2 = E1./E2

    S3 = /E1

    S4 = E1.E2+/E1

    S5= E1.E2 E1.E2 (ajouter une colonne pour /S5)

    2. Donner les quations des sorties S6 S8 en fonction des entres E3 et E4

    Entres sorties

    E3 E4 S6 S7 S8 S9 S10

    0 0 0 0 1 0 1

    0 1 0 1 1 1 0

    1 0 1 0 0 1 0

    1 1 0 1 1 0 1

    Dterminer l'quation d'un OU EXCLUSIF :

    sans utiliser de OU

    sans utiliser de ET

    3. tablir les tables de vrit des fonctions G1, G2 et G3 en fonction des entres A, B et C:

    G1= /A.B + /B./C G2 = C .(/B +A) G3 = /A.C + A./C

    4. Chronogramme:

    Complter le chronogramme suivant

    d'aprs ce trac, dterminer ce que vaut s, en fonction de b :

    . pour a=0

    . pour a=1

    a

    b

    s =

    1

    a

    b

    s

    1

    1

    1

    0

    0

    0 t

    t

    t

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.4/4

    TD4. Combinatoire: analyse et synthse

    1. Donner les quations de S et de R en fonction de A et B.

    Puis simplifier ces quations.

    2. Raliser avec des fonctions de bases les fonctions S7, S8 et S9

    S7 = /(A+/B).C

    S8 = A + B + C

    S9 = /A + B.(C + /D)

    en utilisant des portes une ou 2 entres au choix.

    3. Donner l'quation de s et complter son chronogramme.

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.5/5

    5. Analyse de schma :

    Donner les quations logiques des signaux E, F et G en fonction de A, B, C et D

    Obtenir les mmes signaux de sorties (E, F et G) en utilisant :

    seulement des OU et des NON

    puis seulement des ET et des NON

    6. Donner les quations de S, E et I en fonction de A et B.

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.6/6

    TD5 Bascules

    1. complter les chronogrammes 1 et 2 d'une bascule D.

    Chronogramme 1:

    Chronogramme 2:

    C

    D

    Q

    C

    D

    Q

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.7/7

    2, Dterminer les chronnogrammes des sorties S0 et S1

    Tracer S0, D1 et S1 en supposant S0=0 et S1=0 t=0.

    1D

    C1

    Q

    /Q

    & D

    S0

    D1

    CK

    1D

    C1

    S1

    CK

    D

    S0

    D1

    S1

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.8/8

    Dterminer les signaux des sorties des bascules :

    on suppose Q1=0 et Q2=0 t=0

    3. Tracer les chronogrammes: NIVEAUX ELECTRIQUES

    >C1

    1D

    CK

    /Q

    Q

    CK

    Q

    D = /Q

    Q2 >C1

    1D /Q2

    >C1

    1D

    CK

    /Q1

    Q1

    Data

    CK

    Data

    Q1

    Q2

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.9/9

    TD 6: Exercices de logique squentielle. Complter les chronogrammes suivants:

    EXERCICE 2

    Faire le chronogramme des sorties du systme suivant en prenant Qa = Qb = 0 t=0

    Qa

    Qb

    Db

    1D

    >C1

    1D

    >C1

    Qa

    Qb

    Ck

    Db

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.10/10

    EXERCICE 3

    Pour tudier le plus simplement possible ce type de circuits il est prfrable d'en faire la

    table d'volution partir de laquelle on pourra facilement obtenir le chronnogramme.

    Table d'volution:

    dans cette table le passage d'une ligne la suivante lieu au front actif de l'horloge:

    Q1 Q2 D1 D2

    0 0

    Pour complter cette table il faut connatre les quations de D1 et D2 et dterminer D1 et

    D2 pour les valeurs de Q1 et Q2 sur la ligne considre.

    puis ces valeurs de D1 et D2 deviennent celles de Q1 et Q2 aprs le front, c'est--dire

    la ligne suivante,

    on peut alors dterminer nouveau D1 et D2

    Quelles squences ralisent Q2 et Q1 (Q1 poids fort) d'une part, et D2 et Q1 d'autre

    part?

    >C1

    >C1

    1D

    1D =1

    CK Q2

    D1

    Q1

    D2

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.11/11

    EXERCICE 4

    Donner les quations combinatoires et squentielles des signaux, puis faire la table

    d'volution des signaux ( t=0 toutes les sorties sont 0).

    1D

    >C1

    1D 1D

    >C1 >C1

    &

    Q0

    Q1 Q2

    CK

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.12/12

    T.D 7 dcodage d'adresse des botiers mmoires

    On veut utiliser 4 circuits mmoires pour un systme microprocesseur. tablir les liaisons :

    Quelles sont les capacits des circuits mmoires ? Quelle est la capacit dadressage du microprocesseur ?

    DONNER UN TABLEAU AVEC LES ADRESSES A COMPLETER

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.13/13

    Placer les circuits mmoires RAM0 et RAM1, partir de ladresse 0. Dterminer leurs adresses de dbut et de fin. Donner les quations des CS. Comment attribuer RAM1 lespace mmoire qui commence ladresse 0x300 et RAM2 celui qui dbute en 0x400 ? Faire alors un plan mmoire indiquant la totalit de la mmoire adressable et les zones attribues chacun des botiers.

    On veut utiliser 4 circuits mmoires pour un systme microprocesseur. tablir les liaisons :

    A0-A6

    D0-D7

    R/W

    CS

    A0-A6

    D0-D7

    R/W

    CS

    A0-A6

    D0-D7

    R/W

    CS

    A0-A6

    D0-D7

    R/W

    CS

    A0-A10

    D0-D7

    R/W

    D0-D15

    A0-A7

    A0-A7

    A0-A7

    A0-A7

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.14/14

    tude partir d'un schma et de chronogramme

    on considre la portion de circuit suivante, le microprocesseur n'est pas reprsent: il gnre les signaux R/W et les bits d'adresses (A0 A4) et communique avec les circuits par le bus de donnes non reprsent.

    On a relev les signaux indiqus gauche du schma. Indiquer dans le tableau ci dessous, pour chaque tape du chronogramme: la case mmoire adresse dans un circuit (adresse dans le boitier mmoire) le circuit mmoire adress: C1, C2 ou C3 le sens de l'change, mode lecture ou criture pour le microprocesseur R/W = 0 pour l'criture R/W=1 pour la lecture

    Donner les quations des CS0 CS3 afin dobtenir des adresses mmoires contigus partir de

    ladresse 0x400

    &

    &

    &

    1 2 3 4 5

    C1 A0/A2

    R/W

    CS

    C2 A0/A2

    R/W

    CS

    C3 A0/A2

    R/W

    CS

    A0/A2

    R/W

    A3

    A0

    A1

    A2

    A3

    A4

    R/W

    A4

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.15/15

    Etape Case mmoire Circuit mode 1

    2

    3

    4

    5

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.16/16

    TD 8. Unit logique et accumulateur L'objectif de ce TP est de construire un embryon de microprocesseur, la structure

    propose n'est videmment pas la seule possible.

    Pour notre processeur rudimentaire le bus de donnes transmet en parallle un certain

    nombre de bits :

    Des bits indiquant lopration effectuer (code instruction)

    Des bits indiquant la donne traiter par lopration

    (pour concevoir notre systme complet il faudrait ajouter une mmoire dans laquelle se

    trouve les codes successifs composant notre programme. Il faut alors ajouter un circuit

    mmoire)

    Cette structure, pour laquelle chaque instruction du programme contient un code

    dinstruction et une donne, nest pas la seule possible, ni la plus employe en ralit.

    1. Unit logique:

    On propose le schma suivant pour raliser une unit de calcul logique :

    A

    =1 A'

    z0

    & S'

    B =1 S

    =1 B'

    z1 z2

    rappel sur le OU EXCLUSIF : = = . + .

    Table de vrit : Table de vrit rduite :

    A B S

    0 0 0

    0 1 1

    1 0 1

    1 1 0

    selon les valeurs respectives de z0, z1 et z2, on obtient les valeurs:

    A ou /A pour A' (selon la valeur de z0) et

    B ou /B pour B' (selon z1) et enfin

    S' ou /S' pour S (selon z2).

    on a toujours S' = A' . B'

    par exemple pour z0= 0, z1=1 et z2=0, on obtient:

    z0=0 => A'=A

    z1=1 => B'=/B

    z2=0 => S=S' donc S=A./B

    A S

    0 B

    1 /B

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.17/17

    crire, en appliquant le mme raisonnement, les quations de S et S en fonction de A et

    B pour chacune des combinaisons de z0, z1 et z2:

    Z0 Z1 Z2 S' S

    0 0 0

    0 0 1

    0 1 0 A./B A./B

    0 1 1

    1 0 0

    1 0 1

    1 1 0

    1 1 1

    2. Dcodeur d'instructions:

    Le circuit prcdent peut tre considr comme l'embryon d'une Unit Logique puisque

    selon le code de commande plac sur z0, z1 et z2 on peut obtenir 8 quations logiques

    (on ne peut cependant pas obtenir S= A, S= B, S=/A , S=/B ainsi que les

    OUEXCLUSIFS).

    Le systme peut tre galement reprsent ainsi:

    z2

    z1

    z0

    A

    UL

    S

    B

    z0, z1 et z2 permettent de choisir la fonction ralise par le systme, on dit aussi

    lINSTRUCTION.

    A et B sont les entres de donnes du systme.

    S est donc le rsultat de linstruction code sur z2, z1 et z0, sur les donnes A et B.

    On dsire utiliser seulement les 4 instructions: OU, NON OU, ET et NON ET.

    Le choix entre ces 4 instructions est donc possible avec seulement deux signaux (ZD0 et

    ZD1)

    Le systme complet devient:

    ZD0 z2

    dcodeur z1

    ZD1 z0

    S

    A

    B UL

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.18/18

    ZD0 et ZD1 sont les bits qui contiennent le code de linstruction. On a choisi dutiliser

    les codes suivants pour ZD1 et ZD0:

    ZD1 ZD0 z0 z1 z2

    0 0 A OU B

    0 1 NON (A ET B)

    1 0 NON (A OU B)

    1 1 A ET B

    Complter la table de vrit en fonction des quations trouves la question 1, et en

    dduire les quations de z0, z1 et z2 en fonction de ZD0 et ZD1.

    3. Evolution du format des donnes:

    Une unit de calcul (gnralisation d'une unit logique obtenue en ajoutant des

    possibilits de calcul arithmtique, de dcalages) peut tre reprsente de la faon

    suivante:

    X est la donne traiter et C le code de lopration raliser : bus de donnes

    Y est le second oprande (donne) et R le rsultat

    En comparaison avec le circuit prcdent :

    lopration est ralise sur des mots de 3 bits :

    X est compose de x2, x1 et x0

    De mme pour Y et R : y2, y1, y0 et r2 ,r1 ,r0

    Le code, C, est au format 2 bits : pour coder les 4 oprations logiques de base.

    Les oprations logiques sont effectues bit bit :

    Par exemple pour un ET :

    R= X . Y => r2 =y2.x2 r1 = y1.x1 r0 = y0.x0

    Cette unit de calcul est purement combinatoire: pour une combinaison de X, Y et C on

    obtient une valeur de R, toujours la mme.

    4. Accumulateur

    Puisque le systme doit transmettre le code de linstruction et un oprande en mme

    temps cela oblige, pour les oprations 2 oprandes, davoir mmoris un des oprandes

    (Y). Cette mmoire sappelle registre accumulateur.

    Par exemple pour raliser lopration 010 ET 011 (2 ET 3) il faut:

    Charger 010 dans laccumulateur

    Faire un ET entre 011 et laccumulateur

    (Stocker rsultat)

    Il y a donc 2 oprations (instructions) excuter : CHARGEMENT puis ET

    3

    X

    R

    2

    Y

    C

    3 Unit de calcul

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.19/19

    Le registre accumulateur est ralis avec des bascules D.

    Sur le bus de donnes parviennent en mme temps le code de linstruction (C) et

    loprande (X).

    Les oprations sont faites entre X, donne transmise avec le code de lopration sur le

    bus de donnes, et Y, valeur prcdemment mmorise dans laccumulateur (par une

    instruction de chargement, ou rsultat dune opration prcdente).

    Pour chaque instruction il y a deux temps :

    Prsentation code et oprande : le rsultat est immdiatement obtenu en R

    Front sur clock pour mmoriser le rsultat dans lACCU

    Travail demand: Raliser les connexions sur le schma suivant :

    Bus de donnes

    les instructions possibles, par lUL, sont les suivantes:

    Code hxa Code c1 c0 binaire Instruction mnmonique

    0 00 R = X LOAD_ACCU

    1 01 R = X OU Y OU_ACCU

    2 10 R = X ET Y AND_ACCU

    3 11 R = X OUEX Y OUEX_ACCU

    Pour raliser une instruction il faut procder ainsi :

    Placer la donne (code et oprande) sur le bus de donnes (inters)

    Faire une impulsion sur clock (mmorisation du rsultat dans laccumulateur)

    Donner les codes de la suite doprations suivante puis indiquer la suite des contenus de

    laccumulateur obtenue lors de lexcution de cette suite dinstructions:

    LOAD_ACCU 4

    Unit de calcul

    X

    Y = ACCU

    R

    C

    Registreaccumulateur

    clock

    ACCUBUS DE DONNEESBUS DE DONNEES

    33

    3

    2

    C1

    R2

    R1

    R0

    R3

    X0

    X1

    X2

    Y0

    C0

    X3

    Y1

    Y2

    Y3

    D0

    D1

    D2

    D3

    D4C0

    D5C1

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2014/2015 p.20/20

    OUEX_ACCU 7

    LOAD_ACCU 6

    AND_ACCU 3

    LOAD_ACCU 2

    OU_ACCU 4

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2013/2014 p.21/21

    TD 8 nombres signs, nombres fractionnaires

    Nombres signs (format 8 bits)

    donner la valeur dcimale des nombres signs (8 bits en complment 2 )

    suivants :

    %0110.1100 %1110.1000 0x25 0xEE

    0x30 0x60 0x90 0xE0

    Calculer, en hexa, au format 8 bits :

    0x30+0x60 0x30+0x90 0x90+0x90 0xE0+0xE0

    Donner dans chaque cas le rsultat et si il est correct ou non.

    Nombres fractionnaires

    1. Dterminer lquivalent dcimal de A = %0,1010

    2. Virgule flottante :

    crire les nombres 2 et 0,1

    au format float

    3. Dcoder les nombres 32 bits en virgule flottante suivants :

    0xE0BD217A

    0x2C791AFE

    remplir le tableau en respectant le format 8 bits:

    Des oprations de

    la

    Nombre ou

    rsultat hexadci

    mal

    Valeur dcimale en non sign

    Valeur dcimale en

    sign

    Rsultat dcimal non

    sign

    attendu

    Rsultat dcimal sign

    attendu

    retenue overflow

    X 0x30 x x x x

    X 0x60 x x x x

    X 0x90 x x x x

    x 0xE0 x x x x

    0x30 + 0x30 0 0

    0x30 + 0x60 0 1

    0x30 + 0xE0 1 0

    0x30 + 0x90 0 0

    0x90 + 0x90 1 1

    0xE0+ 0xE0 1 0

  • IUT1 GRENOBLE RT Architecture des quipements informatiques TD 2013/2014 p.22/22

    Complter la 2 colonne en plaant le rsultat en hxadcimaldes oprations indiques

    dans la 1 colonne

    indiquer dans la 3 colonne la valeur dcimale de la 2 colonne en considrant des

    nombres signs

    idem pour la 4 colonne en considrant des nombres non signs

    indiquer dans la 5 colonne la valeur dcimale attendue en effectuant les oprations de la

    1 colonne en considrant des valeurs non signes

    idem dans la 6 colonne en considrant des valeurs signs

    indiquer dans les colonnes suivantes si l'opration a gnr une retenue et/ou un

    overflow