Mémoire 1 Les éléments de mémorisation Introduction Les bascules Les registres.

download Mémoire 1 Les éléments de mémorisation Introduction Les bascules Les registres.

of 34

  • date post

    03-Apr-2015
  • Category

    Documents

  • view

    108
  • download

    3

Embed Size (px)

Transcript of Mémoire 1 Les éléments de mémorisation Introduction Les bascules Les registres.

  • Page 1
  • Mmoire 1 Les lments de mmorisation Introduction Les bascules Les registres
  • Page 2
  • Mmoire 2 Objectifs Dfinir les lments de base de la mmorisation.
  • Page 3
  • Mmoire 3 Introduction Horloge D Q Q Nous allons envisager un circuit capable de mmoriser une information. C est dire que le dispositif doit tre capable d enregistrer, de conserver et de restituer l information. Entres Sorties
  • Page 4
  • Mmoire 4 Introduction Horloge D Q Q D Voici la variation de l entre du dispositif dans le temps.
  • Page 5
  • Mmoire 5 Introduction Horloge D Q Q D Q
  • Page 6
  • Mmoire 6 Introduction Horloge D Q = Prend la valeur de l entre D Q D Q Je prends une photo (je mmorise)
  • Page 7
  • Mmoire 7 Introduction Horloge D Q Q D Q La sortie est insensible aux variations de l entre.
  • Page 8
  • Mmoire 8 Introduction Horloge D Q Q D Q
  • Page 9
  • Mmoire 9 Introduction Horloge D Q Q D Q
  • Page 10
  • Mmoire 10 Introduction Horloge D Q Q D C Q Priode dhorloge
  • Page 11
  • Mmoire 11 Les bascules C D Q Q La figure montre une bascule D ralise avec des portes NOR. Une porte NOR agit comme un inverseur si l'autre entre est nulle. Donc, la paire de portes NOR montes en opposition enregistre la valeur de l'tat sauf si l'entre d'horloge, C, est 1, auquel cas la valeur de l'entre D remplace la valeur de Q et est enregistre. La valeur de l'entre D doit tre stable lorsque le signal d'horloge C passe de 1 0.
  • Page 12
  • Mmoire 12 Les bascules D C Q La figure donne le fonctionnement d'une bascule D en supposant que la sortie Q prend immdiatement la valeur de l'entre D. Le temps minimum pendant lequel l'entre doit tre valide avant le front d'impulsion est appel temps d'tablissement ; le temps minimum aprs le front d'impulsion est appel temps de maintien.
  • Page 13
  • Mmoire 13 Les bistables
  • Page 14
  • Mmoire 14 Les bistables
  • Page 15
  • Mmoire 15 Les bistables Si la porte ne filtre pas les gens .
  • Page 16
  • Mmoire 16 Les bistables
  • Page 17
  • Mmoire 17 Les bistables Avec un systme de portes bloquantes.
  • Page 18
  • Mmoire 18 Les bistables Une seule information est mmorise.
  • Page 19
  • Mmoire 19 Les bistables
  • Page 20
  • Mmoire 20 Les bistables D C Q Bascule D D C Q Bascule D Q Q D C Q tps d'tablissementtps de maintien
  • Page 21
  • Mmoire 21 Les bistables D C Q Bascule D D C Q Bascule D Q Q La figure montre un bistable D avec un dclenchement sur front descendant. La premire bascule appele le matre, est ouverte et suit lentre D lorsque l'entre d'horloge, C, est 1. Lorsque l'entre d'horloge, C, chute, la premire bascule est ferme, mais la deuxime bascule, appele l'esclave, est ouverte et prend son entre dans la sortie de la bascule matre.
  • Page 22
  • Mmoire 22 Les bistables D C Q tps d'tablissement tps de maintien La figure donne le fonctionnement d'un bistable D dclench par front d'impulsion descendant, en supposant que la sortie tait initialement 0. Lorsque l'entre d'horloge C passe 1 0, la sortie Q enregistre la valeur de D.
  • Page 23
  • Mmoire 23 Les bistables Q Q D C Q D C Q Bascule D
  • Page 24
  • Mmoire 24 Les bistables Q Q D C Q D C Q Bascule D
  • Page 25
  • Mmoire 25 Les bancs de registres Une structure primordiale de notre chemin de donnes est le banc de registres. Il est constitu dun ensemble de registres, et lon peut lire ou crire dans un registre en fournissant son numro dans le banc (adresse). Nous allons tudier la mise en uvre des ports de lecture et des ports dcriture.. Les registres et bancs de registres fournissent le bloc de construction pour les petites mmoires. Les mmoires de grande taille sont construites soit partir de SRAM (Static Random Access Memories) soit partir de DRAM (Dynamic Random Access Memories).
  • Page 26
  • Mmoire 26 Les bancs de registres Registre lecture numro 1 Registre lecture numro 2 Registre criture Donne crire Ecrire Donne lue 1 Donne lue 2 La figure montre un banc de registres avec 2 ports de lecture et 1 port dcriture. Puisque la lecture dun registre ne modifie aucun tat, nous avons uniquement besoin de fournir un numro de registre en entre et la donne sera la donne contenue dans ce registre. Pour lcriture nous avons besoin dune entre de contrle supplmentaire (crire).
  • Page 27
  • Mmoire 27 Registre lecture numro 1 Registre lecture numro 2 Donne lue 1 Donne lue 2 Ralisation des ports de lecture Registre 0 Registre 1 Registre.. Registre n Les deux ports de lecture pour un banc de registres n registres peuvent tre raliss avec une paire de multiplexeurs n entres ayant chacun une largeur de 32 bits. le signal de numro du registres lire est utilis comme un signal de slecteur du multiplexeur.
  • Page 28
  • Mmoire 28 Ralisation des ports d'criture Registre 0 C D Registre 1 C D Registre n-1 C D Registre n C D...... 0 1 Dcodeur n pour 1 n-1 n............ crire Numro de registre Donne de registre Les ports d'criture pour un banc de registres est ralis avec un dcodeur, qui combin avec un signal d'criture gnre l'entre C des registres. Les trois entres subiront des contraintes sur le temps d'tablissement et de maintien afin d'assurer que la donne crite dans le banc de registre soit correcte.
  • Page 29
  • Mmoire 29 Ralisation des ports d'criture Registre 0 C D Registre 1 C D Registre n-1 C D Registre n C D...... 0 1 Dcodeur n pour 1 n-1 n............ crire Numro de registre Donne de registre
  • Page 30
  • Mmoire 30 La SRAM SRAM 32K*8 Adresse Dentre7-0 15 8 8 Dsortie7-0 Slection puce Autorisation sortie Autorisation criture E Autoriser S E S E S E S Slection 0 Donne 0 Slection 1 Donne 1 Slection 2 Donne 2 Slection 3 Donne 3 Sortie 1) 2)
  • Page 31
  • Mmoire 31 Structure de base d'une SRAM Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Dsortie 1 Dentre 1 Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Dsortie 0 Dentre 0 Autorisation criture Adresse Dcodeur 2 pour 4
  • Page 32
  • Mmoire 32 Organisation d'une SRAM 32k*8 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM Dcodeur 9 pour 512 Mux Adresse 5-0 Adresse 14-6 512 64 Dsortie7Dsortie6Dsortie5Dsortie4Dsortie3Dsortie2Dsortie1 Dsortie0
  • Page 33
  • Mmoire 33 Une DRAM 4M*1 Dcodeur de ligne 11 pour 2048 Rseau 2048*2048 Bascule de colonne Mux Adresse 10-0 Ligne de mots Transistor de passage Condensateur Ligne de bits
  • Page 34
  • Mmoire 34 Une cellule DRAM Ligne de mots Transistor de passage Condensateur Ligne de bits