Post on 03-Apr-2015
A. Objectifs de la séquence:à l'issue de la séquence, il faut être capable de:
•Déterminer l’adresse de différents boîtiers mémoires dans un système minimum.
•Comprendre le fonctionnement de la technologie 3 états
B) Introduction
Logiquede
commande
Actionneur
Environnement
Capteurs
Commande
La disponibilité de petits ordinateurs bon marché a rendu très attrayant le pilotage direct, par ordinateur, d’expériences et de processus ainsi que la collecte de données et les calculs.
Logique câblée : Fonctions ET, OU, RS,JK,séquenceur
Logique programmée : Automate programmable,système minimum à μP
Logique de commande :
C) Elément de base d’un micro-ordinateurC) Elément de base d’un micro-ordinateur
Un micro-ordinateur est constitué de plusieurs éléments dont le plus important est le microprocesseur.
C.1) Fonctions réalisées par un C.1) Fonctions réalisées par un μμPP
Un μP peut:
FournirFournir les signaux de synchronisation et de commande à tous les éléments du micro-ordinateur.
Prendre en chargePrendre en charge les instructions et les données dans la mémoire
TransférerTransférer les données entre la mémoire et les dispositifs E/S et vice versa
DécoderDécoder les instructions
Effectuer les opérationsEffectuer les opérations arithmétiques et logiques commandées par les instructions
Réagir Réagir aux signaux de commande produits par les entrées sorties comme le signal RESETRESET et les INTERRUPTIONSINTERRUPTIONS
C.2) Organisation interne d’un C.2) Organisation interne d’un μμPP
La logique interne est d'une très grande complexité on peut cependant schématiser et dire qu'elle comprend 3 sections comme le montre la figure ci-dessous.
L'UAL, pour sa part a pour tâche d'effectuer sur les données les opérations arithmétiques et logiques (ET,OU, décalages,incrémentation,décrémentation ect…).
La Section de registres contient les différents registres qui ont tous un rôle précis. Le plus important des registres est le pointeur d'instruction PC qui a pour rôle de savoir quelles sont les adresses des codes instructions qui doivent être pris en charge dans la mémoire
Section de commande et de synchronisation: est de prendre en charge (récupérer) et décoder (interpréter) les codes instruction dans la mémoire contenant le programme (R/W,horloge,)
C.3) Les informations traitées par un C.3) Les informations traitées par un μμPP
La plus petite unité d'information dans un ordinateur est le bit.
Un bit isolé ne nous apprend pas grand chose. C'est pour cela que l'on a choisi comme unité d'information dans un ordinateur un groupe de bits appelé mot.
Le nombre de bits qui constitue un mot est le paramètre le plus souvent utilisé pour décrire un ordinateur. (8bits, 16bits, 32bits..).
C.3.1) Types de mots machinesC.3.1) Types de mots machines.
Un mot conservé dans une mémoire d'ordinateur peut correspondre à deux types d'informations.
Une instruction ou une donnée.Une instruction ou une donnée.
a) Les données
Les données sont des nombres ou des caractères que le programme du μP soumet à diverses opérations. Les données se présentent sous diverses formes:
binaires signées, DCB,à virgule flottante, code ASCII.
Les deux codes sont identiques l'ordinateur ne sait pas faire la différence entre les deux. C'est la tâche du programmeur de savoir quel type de données est mémorisé.
Quel est l'avantage de disposer d'un ordinateur ayant un mot plus long ?
QUESTIONS?
Le nombre +86 dans un mot de 8bit 01010110
Code ASCII de la lettre V 01010110
Exemples:
b) Mot instruction.
Le format pour les données varie peu entre ordinateur différent c'est tout le contraire pour les mots intructions.
Les mots instructions précisent deux éléments d'informations de bases.
19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Code OP4 bits
A d r e s s e d e l 'O p é r a n d e
Format d'un mot instruction
En conclusion le mot ci-dessus peut décrire 16 opérations différentes et retrouver 65536 adresses d'opérandes.
D) Structure type d’un micro-ordinateur.D) Structure type d’un micro-ordinateur.
VIVE MORTE
Interfacede sortie
Interfaced'entrée
B u s d ' a d r e s s e
dispositifde sortie
dispositifd'entrée
B u s d ' a d r e s s e
B u s d e c o m m a n d e
Port de sortie Port d'entrée
UCT
A15A0
D7.D0
R/W
RESINT
Circuitgénérateurdu signald'horloge
B u s d e d o n n é e s
D.1) Opération de Lecture et d'écritureD.1) Opération de Lecture et d'écriture
a) Lecturea) Lecture
R/W
B usd 'adresse
Busde données
Nouvelle adresse
Ancienne adresse
Haute-ZD on née de lam ém oire
1 2 3 4
R/w etadresse générés
Validation de la case mémoire ou del'E /S sélectionné
Donnée surle bus stable
B us de donnéem émorisé dans l'UC T
b) écritureb) écriture
R/W
B usd 'adresse
B usde données
N ouvelle adresse
A ncienne a dre sse
H aute-ZD on née d e lam ém oi re
1 2 3 4
R /w etadresse générés
V alidation de la case m ém oire ou del'E /S sélec tionné
D onnée surle bus stable
D onnée m émoriséedans les dispositifs E /S
E) Connexions avec l'extérieurE) Connexions avec l'extérieur
Exemple : Liaison entre un μP et une mémoire
Le bus de données est commun au μP. Pour éviter les conflits sur le BUS , un « 0 » et un « 1 » présent en même temps ) il convient de déconnecter électriquement , faute de pouvoir le faire physiquement , le boîtier non concerné par l’opération de transfert à réaliser.
E.1) Les risques de conflits sur le BUS de donnéesE.1) Les risques de conflits sur le BUS de données
Ceci est possible grâce à 2 éléments
La logique 3 états (tri-states)
Le décodage d’adresses
E1.1) La logique 3 étatsE1.1) La logique 3 états
En dehors de l’état haut et de l’état bas, un circuit logique 3 états possède un état supplémentaire appelé état haute impédance.
A
EY
S ym b o le U S
E
A Y
S ym b o le F r 3 é ta ts
E A Y
0 0 0
0 1 1
1 0 Z
1 1 Z(haute impédance)
Table de vérité
PPIA
D0
D7
CS
D0
D0
D7
D7
Mémoire OE
Application:Application:
Pour transmettre la donnée de la mémoire au PIA, il faut successivement :
Inhiber le PIA (CS=0)
Valider la mémoire
Inhiber la mémoire
Valider le PIA
•1
•2
•3
•4
E1.2) Le décodage d’adressesE1.2) Le décodage d’adresses
a) Sélection linéaire d’adresse.
Cette méthode n’est valable que pour les petits systèmes. On utilise les bits hauts d’adresse pour valider ou inhiber les entrées « CHIP select » et « Output Enable » des périphériques d’état.
P
PIAA13
CS
Mémoire
OE
R/W
A14
A15
A13
A14
A15&
Conséquences:
Les adresses des positions mémoires du PIA et de la mémoire sont directement liées au choix des bits d’adressages.
1) Pour le PIA il est sélectionné par A15=0, A14=1 ; A13=1
2) Pour la mémoire A15=1
b) Décodage complet du Bus d’adresse.
Les 16 bits du bus d’adresses seront utilisés pour chaque boîtier par l’intermédiaire de circuits à porte ou de décodeurs.
&
A 1 5A 1 4A 1 3A 1 2A 1 1A 1 0
C S
A 0
A 9
D 0
D 3
B u s d e d o n n éesB u s d 'ad res ses
Donner la zone d’adresse ou le boîtier est valideDonner la zone d’adresse ou le boîtier est valide
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 adresse
1 0 0 0 1 1 XX XX XX XX XX XX XX XX XX XX
1 0 0 0 1 1 XX XX XX XX XX XX XX XX XX XX
1 parmi 4 , 1 parmi 8 ; 1 parmi 10
Exemple 74138 S0S1S2S3S4S 5S6S7
A 0A 1A 2
&E 1
E 2E 3
Si le circuit n’est pas valide, toutes les sortie sont à 1.Si le circuit est valide, seule la sortie correspondant au code binaire affiché en A0, A1, A2 passe à 0.
•On utilise plus couramment des décodeurs :
c) Exercices:
1) Adresser 4 Eprom 2708 de 1Koctets chacune avec la sélection linéaire d’adresse. Préciser le plan mémoire de chacune. (Bus d’adresse de 16bits).
A0-A9
CS
10
A0-A9
CS
10
A0-A9
CS
10
A0-A9
CS
10
BUS d'ADRESSE A15 A14 A13 A12
2) Résoudre le problème par décodage complet du bus d’adresse avec un décodeur 74138 .Préciser le plan mémoire de chacune.
A0-A9
CS
10
A0-A9
CS
10
A0-A9
CS
10
A0-A9
CS
10
BUS d'ADRESSE A15 A14 A13 A12
S0S1S2S3S4S5S6S7
A0A1A2
&
A10A11A12
A14A13
A15