MICRO PROCESSEURd1n7iqsz6ob2ad.cloudfront.net/document/pdf/53307b2650e2e.pdf · 5 La programmation...

Institut Sup´ erieur des Etudes Technologiques de Rad` es

Departement de G´ enie Electrique

MICRO PROCESSEUR

Support de cours

4eme niveau G enie Electrique

Dr J.Y. Hagg egeIngenieur ENIT

Ag r´eg´edeGenie Elec trique

Technologue` a l’ISET de Rad` es

2003

ii

ISET Rad` es cours de microprocesseur HAGG EGE, 2003

Table des mati` eres

1 Historique et´ evolution des ordinateurs 11.1 « Prehistoire» desordinateurs.........................11.2 Machineselectromécaniques ..........................11.3 Machines électroniques.............................11.4 Machinesactuelles ...............................2

2 Architecture et fonctionnement d’un microprocesseur 32.1 Structured’uncalculateur ...........................32.2 Organisationde la mémoirecentrale......................42.3 Circulation del’information dansuncalculateur . . . . . . . . . . . . . . . 52.4 Descriptionmatérielled’unmicroprocesseur .................62.5 Fonctionnementd’unmicroprocesseur.....................6

3 Les m emoires 113.1 MémoiresROMetRAM............................ 113.2 Schema fonctionnel d’une mémoire ...................... 113.3 Int erfacage microprocesseur/mémoire ..................... 123.4 Chronogrammes de lecture/ecriture en mémoire ............... 133.5 Connection de plusieurs b oˆıtiers mémoire................... 143.6 Décodaged’adresses ..............................163.7 Classification des mémoires........................... 17

4 Le micropro cesseur Intel 8086 194.1 Descriptionphysique du8086 . . . . . . . . . . . . . . . . . . . . . . . . . 194.2 Schema fonctionnel du 8086 . . . . . . . . . . . . . . . . . . . . . . . . . . 204.3 Descriptionet utilisation dessignauxdu8086 . . . . . . . . . . . . . . . . 204.4 Organisation interne du 8086. . . . . . . . . . . . . . . . . . . . . . . . . . 264.5 Gestion dela memoire par le 8086. . . . . . . . . . . . . . . . . . . . . . . 294.6 Le micropro cesseur 8088. . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

5 La programmation en assembleur du micropro cesseur 8086 335.1 Generalités ................................... 335.2 Lesinstructionsdetransfert .......................... 335.3 Les instructions arithmétiques ......................... 375.4 Lesinstructionslogiques ............................ 38

HAGG EGE, 2003 cours de microprocesseur ISET Rad` es

iv Table desmati` eres

5.5 Lesinstructionsdebranchement........................ 425.6 Méthodesdeprogrammation.......................... 48

6 Lesinterfaces d’entr´ ees/sorties 516.1 Définitions.................................... 516.2 Adressagedesportsd’E/S ........................... 526.3 Gestion des p orts d’E/S par le 8086. . . . . . . . . . . . . . . . . . . . . . 536.4 L’interface parallele 8255. . . . . . . . . . . . . . . . . . . . . . . . . . . . 556.5 L’interface serie 8250. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60

7 Les interruptions 717.1 Définitiond’uneinterruption.......................... 717.2 Prise en charge d’une interruption par le micropro cesseur. . . . . . . . . . 727.3 Adresses dessous-programmes d’interruptions. . . . . . . . . . . . . . . . 737.4 Les interruptionsdu 8086 . . . . . . . . . . . . . . . . . . . . . . . . . . . 747.5 Le controleur programmable d ’interruptions 8259 . . . . . . . . . . . . . . 75

Annexe- Jeud’instructions du 8086 77

Bibliographie 81


Chapitre1

Historique et´ evolution desordinateurs

1.1 « Prehistoire » des ordinateurs

Les premieres mach ines àcalculeretaient purement mecaniques: bouliers, abaques,...(ant iquite).Premiere vraie mach ine à calculer : Pascal, 1642, machineàadditionner.Mach ine à multiplier: Leibniz, 1694, basee sur les travaux de John Nep er (1617,loga-rithmes).Premiere machine programmable: metier à tisser,Jacquard, xviii eme siecle,mach ine àcartes perforees.Mach ine p rogrammable universelle : Babbage,xviii eme siecle, non realisable avec les tech-nologies de l’ep o que (machines à vap eur), princip e des machines actuelles.

1.2 Machines´ electromécaniques

Mach ine àcalculera cartes perforees: Hermann Hollerith, 1885, facilite le recensementamericain.Mach ines industrielles p our la comptabilité et les statistiques. Ces mach ines sont àbasede relaiselectromecaniques (Aiken etStibitz, 1936-1939).

1.3 Machines´ electroniques

Premiere machine àcalculerelectronique : ENIAC, 1944, Eckert et Mauchly, 18000 tub eselectroniques, machinea programme cable.Mach ine à p rogramme enregisté: John Von Neumann, 1946, les instructionssont enre-gistrees dans la memoire du calculateur : ordinateur.Premier ordinateur commercialise : SSEC d’IBM, 1948.Ordinateurà transistors : 1963, PDP5 de Digital Equipment Corp oration (DEC), intro-duction des memoires à ferrites :mini-ordinateurs.

HAGG EGE, 2003 cours de microprocesseur ISET Rad` es

2 Chapitre 1-Historique et´ evolution des ordinateurs

Micro-ordinateurs : 1969-70, utilisation des circuits integres LSI.Premier micropro cesseur:Int el, 1971,micropro cesseur 4004,puis 8008, premier micro-ordinateur : le Micral, 1973, Fr ance, puis l’Altair, 1975, Etats-Unis.Autres micropro cesseurs:8080 et 8085 d’Intel, 6800 de Motorola, Z80 de Zilog: micro-pro cesseurs 8 bits, début des annees 1980.Micropro cesseurs 16 bits : 8086/8088 d’Intel, 68000 de Motorola.Micropro cesseurs 32 bits en 1986 : 80386 d’Intel et 68020 de Motorola.Fabricationen grandes series des micro-ordinateurs: 1977, Apple, Commo dore,Tandy.IBM PC + MS-DOS (Microsoft) en 1981.

1.4 Machines actuellesOrdinateurs de plus en plus puissants, basés sur des micropro cesseurs p erformants : Pen-t iu m,Powe r P C,...Nouvelles architectures de micropro cesseurs : RISC.Applications mu ltimedia, reseaux, ...Systemes embarqués : micro controleurs, pro cesseurs de traitement de signal (DSP), ...


Chapitre2

Architecture etfonctionnement d’unmicropro cesseur

2.1 Structured’un calculateur

horloge

unitéde contrôle

registres

unitéarithmétique

et logique(UAL)

unitéde

transfert

unitéd'entrées/

sorties

mémoirecentrale

monde extérieur(périphériques,

capteurs,actionneurs, ...)

unité centrale de traitement (UCT)

: ordre ou commande

: données

L’ elementdebased’uncalculateurestconstituéparl’unit´ ecentraledetraitement(UCT,CPU:CentralProcessingUnit).L’UCTestconstitu´ ee:

• d’uneunit earithm´ etiqueetlogique(UAL,ALU:ArithmeticandLogicUnit):c’estl’organedecalculducalculateur;

• deregistres: zones destockagedes donnees detravail del’UAL(op´ erandes,resultatsinterm ediaires);

• d’uneunitédecontrˆ ole(UC,CU:ControlUnit):elleenvoielesordres(oucom-mandes)àtouslesautres´ elementsducalculateurafind’ex´ ecuterunprogramme.

Lamémoirecentralecontient:• leprogrammeàex ecuter:suited’instructions´ elementaires;• lesdonneesàtraiter.

HAGG EGE,2003 coursdemicroprocesseur ISETRad` es

4 Chapitre2-Architectureetfonctionnementd’unmicroprocesseur

L’unitéd’entr´ ees/sorties(E/S)estuninterm´ ediaireentrelecalculateuretlemondeexterieur.L’unit edetransfertestlesupportmat´ erieldelacirculationdesdonn´ ees.Lesechangesd’ordresetdedonneesdanslecalculateursontsynchronisesparunehorlogequidélivredesimpulsions(signald’horloge)` adesintervallesdetempsfixes.Definition: unmicroprocesseurconsisteenuneunit´ ecentraledetraitement(UAL+registres+unitédecontrôle)enti erementcontenuedansunseulcircuitint´ egr e.Uncal-culateurconstruitautourd’unmicroprocesseurestunmicrocalculateurouunmicro-ordinateur.Remarque:uncircuitint´ egrequiinclutuneUCT,delam´ emoireetdesp´ eripheriquesestunmicrocontrˆ oleur.

2.2 Organisationdelam´ emoirecentrale

Lamémoirepeutˆ etrevuecommeunensembledecellulesoucasescontenantchacuneuneinformation: uneinstructionouunedonn´ ee.Chaquecasememoireestrepéreeparunnumérod’ordreunique:sonadresse.Representation:

12H

C6H

05H

3EH 0000H

0001H

0002H

0003H

contenudes casesmémoire

adresse des casesmémoire

(généralementnotée en

hexadécimal)

largeur des cases mémoire :en général 1 octet (8 bits)

= unité d'adressage

Unecasemémoirepeutˆ etrelueou´ ecriteparlemicroprocesseur(casdesm´ emoiresvives)oubienseulementlue(casdesm´ emoiresmortes).

ISETRad` es coursdemicroprocesseur HAGG EGE,2003

2.3-Circulationdel’informationdansuncalculateur 5

2.3 Circulationdel’informationdansuncalculateur

Laréalisationmat erielledesordinateursestgéneralementbaseesurl’architecturedeVonNeumann:

microprocesseur mémoire E/S

BUS

périp

hériq

ues

Lemicroprocesseurechangedesinformationsaveclamémoireetl’unit´ ed’E/S,sousformedemotsbinaires, aumoyend’unensembledeconnexionsappel´ ebus. Unbuspermetdetransférerdesdonnéessousformeparall` elle,c’est-` a-direenfaisantcirculer n bitssimultanement.Lesmicroprocesseurspeuvent etreclassesselonlalongueurmaximaledesmotsbinairesqu’ilspeuvent´ echangeraveclam´ emoireetlesE/S: microprocesseurs8bits, 16bits,32bits,...Lebuspeutˆ etred ecomposeentroisbusdistincts:

• lebus d’adressespermet aumicroprocesseur despécifier l’adressedelacasememoireàlireouà´ ecrire;

• lebusdedonn´ eespermetlestransfertsentrelemicroprocesseuretlam´ emoireoulesE/S;

• lebusdecommandetransmetlesordresdelectureetd’´ ecrituredelam´ emoireetdesE/S.

microprocesseur mémoire E/S

périp

hériq

ues

largeur du bus(nombre de bits

en parallèle)8

16bus de données

bus d'adresses

bus de commande

Remarque:lesbusdedonn´ eesetdecommandesontbidirectionnels,lebusd’adresseestunidirectionnel : seul lemicroprocesseurpeutd´ elivrerdesadresses(il existeunederogationpourlescircuitsd’acc` esdirectàlam´ emoire,DMA).



2.4 Descriptionmat´ erielled’unmicroprocesseurUnmicroprocesseursepr´ esentesouslaformed’uncircuitint´ egremuni d’unnombregeneralementimportantdebroches.Exemples:

• Intel8085,8086,ZilogZ80:40broches,DIP(DualIn-linePackage);• Motorola68000:64broches,DIP;• Intel80386:196broches,PGA(PinGridArray).

Technologiesdefabrication:NMOS,PMOS,CMOS.Onpeutrepr´ esenterunmicroprocesseurparsonsch´ emafonctionnel:

microprocesseur

horloge

reset

signaux decommande du

microprocesseur

n bits

p bits

bus d'adresses

bus de commande

bus de données

alimentation

2.5 Fonctionnementd’unmicroprocesseurUnmicroprocesseurexecuteunprogramme.Leprogrammeestunesuited’instructionsstockeesdanslam´emoire.Uneinstructionpeutˆ etrecod eesurunouplusieursoctets.Formatd’uneinstruction:

opération à effectuer opérande 1 opérande 2

données traitées par l'opération

,

Exemple:ADDITIONNER

operationcasememoire1, casememoire2

operandes


2.5-Fonctionnementd’unmicroprocesseur 7

Rangementenm emoire:

3EH 0000H

0001H

0002H

opérande 1

opérande 2

code opératoirede l'addition

instruction n

opérande p

Pourexécuterlesinstructionsdansl’ordre´ etabli parleprogramme, lemicroprocesseurdoitsavoir` achaqueinstantl’adressedelaprochaineinstructionàex´ ecuter.Lemicropro-cesseurutiliseunregistrecontenantcetteinformation. Ceregistreestappel´ epointeurd’instruction(IP: InstructionPointer)oucompteurd’instructionsoucompteurordinal.Exemple:

0000H

0001H

0002H

opérande 1

opérande 2

instruction n

opérande p

3A2BH3A2BH

pointeurd'instructio

n

adresse de laprochain

einstruction à exécute

r

instruction 1

Remarque: lavaleurinitialedupointeurd’instructionestfix´ eeparleconstructeurdumicroprocesseur. Ellevautunevaleurbiend´ efinieàchaquemisesoustensiondumicroprocesseuroubienlorsd’uneremiseàz´ ero(reset).Poursavoirquel typed’opérationdoitˆ etreex ecute(addition, soustraction, ...), lemi-croprocesseurlitlepremieroctetdel’instructionpoint´ eeparlepointeurd’instruction(codeop eratoire)etlerangedansunregistreappel´ eregistred’instruction.Lecodeoperatoireestd ecod epardescircuitsded´ ecodagecontenusdanslemicroprocesseur.Dessignauxdecommandepourl’UALsontproduitsenfonctiondel’op´ erationdemandeequiestalorsexécutee.Remarque:pourex´ ecuteruneinstruction, l’UALutilisedesregistresdetravail,exemple:l’accumulateur,registretemporairerecevantdesdonn´ eesintermediaires.



Pendantquel’instructionestd´ ecodee,lepointeurd’instructionestincr´ ementedefa¸conàpointerversl’instructionsuivante:

instruction n

opérande p

3A2BH3A2BH

pointeurd'instructio

n instruction n+1

3A2DH

3A2CH

3A2DH

puisleprocessusdelectureetded´ ecodagedesinstructionsrecommence.Alasuitedechaqueinstruction,unregistredumicroprocesseurestactualis´ eenfonctiondudernierr´ esultat: c’estleregistred’´ etatdumicroprocesseur. Chacundesbitsduregistred’ etatestunindicateurd’´ etatouflag(drapeau).Exemple:registred’´ etatdumicroprocesseurZ80:

01234567

SZAC P/O N C

signe zéro retenueauxiliaire

parité/dépassement

soustractionretenue(carry)

Lesindicateursd’étatsontactiv´ eslorsqu’unecertaineconditionestremplie,exemple:leflagZestmisà1lorsqueladerni` ereoperationadonnéunr´ esultatnul,leflagCestmisàunlorsqueler´ esultatd’uneadditionposs` edeuneretenue,...Lesindicateursd’ etatsontutilis´ esparlesinstructionsdesautconditionnels:enfonctiondel’étatd’un(ouplusieurs)flags,leprogrammesepoursuitdemani` erediff erente.Toutescesétapes(lecturedel’instruction, decodage,execution)sontsynchroniséesparuns equenceurquiassurelebond´ eroulementdesoperations:

horloge

séquenceur

micro-code

pointeurd'instruction

registred'instruction

décodeur

exécution

bus d'adresse

bus de commande : "lire la mémoire"

bus de données

mémoire


2.5-Fonctionnementd’unmicroprocesseur 9

Pourexecuterleprogrammecontenudanslam´ emoirecentrale,les equenceurdumicropro-cesseurexecutelui-m emeunprogrammeappelémicro-code,contenudansunem´ emoiremorteàl’int´ erieurdumicroprocesseur.Les equenceurestdirigéparunehorlogequi delivreunsignal defréquencedonneeper-mettantd’encha ınerlesdifférentesetapesdel’ex ecutiond’uneinstruction:

T1

T2

T3

cycle d'instructionpériode d'horloge(microcycle

)

recherche del'instruction

décodage

exécution

instructionsuivante

Chaqueinstructionestcaract´ eriseeparlenombredep´ eriodesd’horloge(oumicrocycles)qu’elleutilise(donn´ eefournieparlefabricantdumicroprocesseur).Exemple: horlogeà5MHz,p´ eriode T =1 /f =0 , 2 µs. Si l’instructions’exécuteen3microcycles,laduréed’executiondel’instructionest:3 × 0, 2=0 , 6 µs.L’horlogeestconstituéeparunoscillateur` aquartzdontlescircuitspeuventˆ etreinternesouexternesaumicroprocesseur.Structurecomplèted’unmicroprocesseursimple: pourfonctionner, unmicroprocesseurnecessitedoncauminimumles´ elementssuivants:

UnitéArithmétique

et Logique(UAL)

registres

séquenceur

horloge

décodeurd'instructions

pointeur d'instruction

registre d'instructionaccumulateur

indicateurs d'état

quartz


Chapitre3

Lesm´ emoires

3.1 MemoiresROMetRAMOndistinguedeuxtypesdem´ emoires:

• lesm emoiresvives(RAM:RandomAccessMemory)oum´ emoiresvolatiles.Ellesperdentleurcontenuencasdecoupured’alimentation. Ellessontutilis´ eespourstockertemporairementdesdonnéesetdesprogrammes.Ellespeuventˆ etreluesetecritesparlemicroprocesseur;

• lesm emoiresmortes(ROM: ReadOnlyMemory)oum´ emoiresnonvolatiles.Ellesconserventleurcontenuencasdecoupured’alimentation. Ellesnepeuventetrequeluesparlemicroprocesseur(pasdepossibilitéd’´ ecriture). Onlesutilisepourstockerdesdonnéesetdesprogrammesdemani` ered efinitive.

Lesmemoiressontcaracteriseesparleurcapacit´ e:nombretotaldecasesm´ emoireconte-nuesdansunmˆ emeboıtier.

3.2 Sch emafonctionneld’unem´ emoire

A0

A2A1

An-1

D0D1D2

Dp-1

n lignesd'adresses

p lignes de données(le plus souvent, p = 8)

WRCS

RD ou OEsignal d'écriture (RAM) :signal de lecture :

validation de boîtier :

RAMou

ROM

actif

s à l'é

tat b

as

(chip select)

Lenombredelignesd’adressesd´ ependdelacapacitédelam´ emoire: n lignesd’adressespermettentd’adresser2

ncasesmemoire:8bitsd’adressespermettentd’adresser256oc-


12 Chapitre3-Lesm´ emoires

tets,16bitsd’adressespermettentd’adresser65536octets(=64Ko),...Exemple:m´emoireRAM6264,capacit´e=8K × 8bits:13brochesd’adressesA0` aA12,213 =8192=8Ko.

3.3 Interfa cagemicroprocesseur/m´ emoire

A0

A2A1

An-1

D0D1

D7

WRCS

RD

D0D1

D7

WRRD

A0

A2A1

An-1

microprocesseur mémoire

données

commandes

adresses

Representationcondensee(pluspratique):

A0

A2A1

An-1

D0D1

D7

WRCS

RD

D0D1

D7

WRRD

A0

A2A1

An-1


données

commandes

adresses

bus

n

8


3.4-Chronogrammesdelecture/´ ecritureenm´ emoire 13

3.4 Chronogrammesdelecture/´ ecritureenm´ emoire

Unecaracteristiqueimportantedesm´ emoiresestleurtempsd’acc` es:c’estletempsquis’ecouleentrel’instantoùl’adressedelacasem´ emoireestprésenteesurlebusd’adressesetcelui oùlamémoireplaceladonn´ eedemandeesurlebusdedonn´ ees.Cetempsvarieentre50ns(m´ emoiresrapides)et300ns(m´ emoireslentes).Chronogrammedelectureenm´ emoire:

une période d'horloge

temps d'établissement de l'adresseadresse stable

adresse sur le bus (0 ou 1)

lecture autorisée

temps d'accèsdonnéestable

donnéesur le bus

lecture interdite

valeurs non significatives

horloge

busd'adresses

commandede lecture

bus dedonnées

Remarque:siletempsd’acc` esd’unem´ emoireestsupérieuràunep´ erioded’horloge(memoirelente),lemicroprocesseurpeutaccorderàlam´ emoireuntempssupplémentaire(uneouplusieursp´ eriodesd’horloge), alademandedecelle-ci.Cetempssuppl´ ementaireestappeletempsd’attente(waittime: TW ):

signalde lecture

demandede tempsd'attente




Chronogrammed’ecritureenmémoire:

adresse sur le bus

horloge

busd'adresses

commandede lecture

bus dedonnées

donnée sur le bus

pallierde sécurité

écriture autorisée

3.5 Connexiondeplusieursboˆ ıtiersm´ emoiresurlebusd’unmicroprocesseur

Lesbo ıtiersmémoirepossedentunebrochenot´ eeCS:ChipSelect.Lorsquecettebrocheestactive(´ etatbas),lecircuitpeutˆ etreluou´ ecrit.Lorsqu’elleestinactive(´ etathaut),lecircuitestexcluduservice:sesbrochesdedonn´ eesD0àD7passentàl’´ etatdehauteimpedance:toutsepassecommesilam´ emoire etaitdéconnecteedubusdedonn´ eesdumicroprocesseur,d’oùlapossibilitedeconnecterplusieursboˆıtiersmémoiresurunmˆ emebus:unseulsignal CSdoitˆ etreactif` auninstantdonnépour´ eviterlesconflitsentrelesdifferentsboıtiers.

Exemple:connexiondetroisboˆ ıtiersmémoired’unecapacitéde8Kochacun(13lignesd’adresses)surunbusd’adressede16bits:


3.5-Connectiondeplusieursboˆ ıtiersm´ emoire 15

A0

A2A1

A12

D0D1

D7

WRCS

RD

D0D1

D7

WRRD

A0

A2A1

A12

microprocesseur mémoire 1

A14A15

A13

D0D1

D7

WRCS

RD

A0

A2A1

A12

mémoire 2D0D1

D7

WRCS

RD

A0

A2A1

A12

mémoire 3

8 Ko 8 Ko8 Ko

bus d'adresses A0 - A12

bus dedonnéesD0-D7

13

8

signauxde selectionde boîtier

Dansunmêmeboıtier,unecasem´ emoireestdésigneeparlesbitsd’adressesA0àA12:

A12 A11 ... A1 A00 0 ... 0 0

0000Hà

A12 A11 ... A1 A01 1 ... 1 1

1FFFH

Pouratteindrelam´ emoiren o1, il fautmettreà1lebitA13et` a0lesbitsA14etA15.Laplaged’adressesoccupeeparcettem´ emoireestdonc:

A15 A14 A13 A12 ... A0001 0 ... 0

2000Hà

A15 A14 A13 A12 ... A0001 1 ... 1

3FFFH

Dem eme,pourlam´ emoireno2,ondoitavoirA13=0,A14=1etA15=0d’oùlaplaged’adressesoccupeecettemémoire:

A15 A14 A13 A12 ... A0010 0 ... 0

4000Hà

A15 A14 A13 A12 ... A0010 1 ... 1

5FFFH

Pourlam´ emoireno3,ondoitavoirA13=0,A14=0etA15=1d’oùlaplaged’adressesoccupeecettemémoire:

A15 A14 A13 A12 ... A0100 0 ... 0

8000Hà

A15 A14 A13 A12 ... A0100 1 ... 1

9FFFH

Onendéduitlacartographieoumappingdelam´ emoirevisibleparlemicroprocesseur:



mémoire no 1

mémoire no 2

mémoire no 3

2000H

3FFFH4000H

5FFFH

8000H

9FFFH

0000H

FFFFH

mémoire totaleadressable par

le microprocesseurmémoireréelle

implantée

3.6 Decodaged’adresses

LestroisbitsA13,A14etA15utilis´ espr ecedemmentfournissentenfait8combinaisons,de000à111, d’oùlapossibilitédeconnecterjusqu’à8boˆ ıtiersmémoirede8Kosurlebus. Lamémoiretotaleimplant´ eedevientdoncde8 × 8Ko=64Ko: valeurmaximalepossibleavec16bitsd’adresses.Pourcela,ilfaututiliseruncircuitded´ ecodaged’adresses,danscecas:und´ ecodeur3vers8 .

CS

CSCS

CSCS

CSCS

CS

mémoire no 0

23

45

67

1microprocesseur

A0 à A12

D0 à D7

Y0Y1Y2Y3Y4Y5Y6Y7

ABC

A13A14A15

décodeur 3 vers 8(ex: 74138)


3.7-Classificationdesm´ emoires 17

Tabledevéritédudécodeurd’adresses:

CBAY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70000 1 1 1 1 1 1 10011 0 1 1 1 1 1 10101 1 0 1 1 1 1 10111 1 1 0 1 1 1 11001 1 1 1 0 1 1 11011 1 1 1 1 0 1 11101 1 1 1 1 1 0 11111 1 1 1 1 1 1 0

Lemappingdelam´ emoiredevientainsi:

mémoire no 1

mémoire no 2

mémoire no 3

2000H

3FFFH4000H

5FFFH

8000H

9FFFH

0000H

FFFFHmémoire no 7

mémoire no 6

mémoire no 5

mémoire no 4

mémoire no 01FFFH

6000H

7FFFH

A000H

BFFFHC000H

DFFFHE000H

3.7 Classificationdesm´ emoiresJusqu’àlafindesann´ ees1970, onutilisaitdesm´ emoiresàtoresmagn etiques, lentesetdefaiblescapacit es.Actuellement,onn’utiliseplusquedesm´ emoiresàsemiconducteurs.

mémoires à semiconducteurs

mémoires mortes mémoires vives

ROM PROMEPROM EEPROM DRAM SRAM



Memoiresmortes:• ROM: ReadOnlyMemory. Memoireàlectureseule, sansecriture. Soncontenu

estprogramm eunefoispourtoutesparleconstructeur. Avantage: faiblecoût.Inconvenient:n´ ecessiteuneproductionentr` esgrandequantité.

• PROM:ProgrammableReadOnlyMemory.ROMprogrammableuneseulefoisparl’utilisateur(ROMOTP: OneTimeProgramming)enfaisantsauterdesfusibles.Necessiteunprogrammateurspecialise:applicationd’unetensiondeprogrammation(21ou25V)pendant20ms.

• EPROM:ErasablePROM,appel´ eeaussiUVPROM.ROMprogrammable´ electri-quementavecunprogrammateureteffa¸cableparexpositionàunrayonnementultra-violetpendant30minutes. Famille27nnn, exemple: 2764(8Ko), 27256(32Ko).Avantage:reprogrammableparl’utilisateur.

• EEPROM:ElectricallyErasablePROM.ROMprogrammableeteffa¸ cableelectri-quement.Lectureàvitessenormale( ≤ 100ns).Ecriture(=effacement)tr` eslente(≈ 10ms). Application: lesEEPROMcontiennentdesdonn´ eesqui peuvent etremodifieesdetempsentemps,exemple:paramètresdeconfigurationdesordinateurs.Avantage: programmationsansextractiondelacarteetsansprogrammateur.In-convenient:coût´ eleve.

Memoiresvives:• SRAM:StaticRandomAccessMemory.M´ emoirestatiqueàaccesaleatoire,àbase

debasculesàsemiconducteursàdeuxetats(basculesRS).Famille62nnn,exemple:62128(16Ko).Avantage:tr` esrapide,simpled’utilisation.Inconv´ enient:compliquéàrealiser.

• DRAM: DynamicRAM. Baseesurlachargedecondensateurs: condensateurcharge=1,condensateurd´ echarge=0.Avantage:int´ egration elevee,faiblecoût.Inconvenient:n´ ecessiteunrafra ıchissementperiodiqueàcauseducourantdefuitedescondensateurs. Application: realisationdelam´ emoirevivedesordinateurs(barettesm emoireSIMM:SingleIn-lineMemorymodule).


Chapitre4

LemicroprocesseurIntel8086

4.1 Descriptionphysiquedu8086

LemicroprocesseurIntel 8086estunmicroprocesseur16bits, apparuen1978. C’estlepremiermicroprocesseurdelafamilleIntel 80x86(8086, 80186,80286,80386,80486,Pentium, ...). Il sepr´esentesouslaformed’unboˆ ıtierDIP(Dual In-linePackage)`a40broches:

1

20 21

40GNDAD14 AD15

AD0AD1AD2AD3AD4AD5AD6AD7AD8AD9

AD10AD11AD12AD13

NMIINTRCLKGND

VCC

A16/S3

A19/S6A18/S5A17/S4

BHE/S7MN/MXRDHOLDHLDAWRM/IODT/RDENALEINTATESTREADYRESET

8086

2345678910111213141516171819 22

2324252627282930313233343536373839

(RQ/GT0)(RQ/GT1)(LOCK)

(S2)(S1)(S0)

(QS0)(QS1)

(modemaximum)


20 Chapitre4-LemicroprocesseurIntel8086

4.2 Sch emafonctionneldu8086

GND

AD15

AD0

NMI

INTR

CLK

VCC

A16

A19

BHE

MN/MX

RD

HOLD

HLDA

WR

M/IO

DT/R

DEN

ALE

INTA

TEST

READY

RESET

8086

S0

S7

horloge

contrôle dumicroprocesseur

interruptions

DMA

busd'adresses/données

signauxde contrôle

signauxd'état

alimentation

4.3 Descriptionetutilisationdessignauxdu8086

CLK:entr´ eedusignald’horlogequicadencelefonctionnementdumicroprocesseur.Cesignalprovientd’ung´ en erateurd’horloge:le8284.

8284

CLK

READY

RESET

quartz14,318 MHz

4,77 MHz

8086

générateurd'horloge


4.3-Descriptionetutilisationdessignauxdu8086 21

RESET:entr´ eederemiseàz´ erodumicroprocesseur. Lorsquecetteentr´ eeestmiseàl’ etathautpendantaumoins4p´ eriodesd’horloge,lemicroprocesseurestr´ einitialisé:ilvaexécuterl’instructionsetrouvant` al’adresseFFFF0H(adressedebootstrap).LesignaldeRESETestfourniparleg´ enerateurd’horloge.

READY:entr´ eedesynchronisationaveclam´ emoire. Cesignal provientégalementdugenerateurd’horloge.

TEST:entr´ eedemiseenattentedumicroprocesseurd’un´ evenementexterieur.

MN/ MX:entr´ eedechoixdumodedefonctionnementdumicroprocesseur:

• modeminimum(MN / MX=1):le8086fonctionnedemani` ereautonome,ilg´ enerelui-memelebusdecommande( RD,WR,...);

• modemaximum(MN / MX=0): cessignauxdecommandesontproduitsparuncontr oleurdebus,le8288.Cemodepermetder´ ealiserdessystemesmultiproces-seurs.

NMIetINTR:entr´ eesdedemanded’interruption.INTR:interruptionnormale,NMI(NonMaskableInterrupt):interruptionprioritaire.

INTA:InterruptAcknowledge,indiquequelemicroprocesseuracceptel’interruption.

HOLDetHLDA:signauxdedemanded’accordd’acc` esdirectàlam´ emoire(DMA).

S0àS7:signauxd’´ etatindiquantletyped’op´ erationencourssurlebus.

A16/S3àA19/S6: 4bitsdepoidsfortdubusd’adresses, multiplexésavec4bitsd’etat.

AD0àAD15: 16bitsdepoidsfaibledubusd’adresses, multiplexésavec16bitsdedonn ees.LebusA/Destmultiplex´ e(multiplexagetemporel)d’oùlan´ ecessitéd’und emultiplexagepourobtenirs´ eparementlesbusd’adressesetdedonn´ ees:

• 16bitsdedonn´ ees(microprocesseur16bits);

• 20bitsd’adresses,d’où2 20 =1Mod’espacem´ emoireadressableparle8086.

ChronogrammedubusA/D:



T1 T4T3T2 T1 T4T3T2

1 cycle de bus

adresse donnée adresse donnée

lecture

écriture

CLK

ADi

ALE

RD

WRLed emultiplexagedessignauxAD0àAD15(ouA16/S3` aA19/S6)sefaitenm´ emorisantl’adresselorsquecelle-ci estprésentesurlebusA/D, àl’aided’unverrou(latch), en-sembledebasculesD. Lacommandedem´ emorisationdel’adresseestg´ enereeparlemicroprocesseur:c’estlesignalALE,AddressLatchEnable.Circuitded´ emultiplexageA/D:

DH Q

x 20

LATCH

AD0 - AD15A16/S3 - A19/S6

20D0 - D15S3 -S6

A0 - A19

ALE

8086bus d'adresses

bus de données

Fonctionnement:• siALE=1,leverrouesttransparent(Q=D);• siALE=0,m´ emorisationdeladerni` erevaleurdeDsurlessortiesQ;• lessignauxdelecture( RD)oud’´ ecriture(WR)nesontg´ eneresparlemicroproces-

seurquelorsquelesdonnéessontpr esentessurlebusA/D.



ExemplesdebasculesD:circuits8282,74373,74573.

AD0 - AD7ou

AD8 - AD15ou

A16/S3 - A19/S6

D0D1

D7

Q0Q1

Q7

STROBEOE

ALE

A0 - A7ou

A8 - A15ou

A16 - A19

8282

RD:Read,signaldelectured’unedonn´ ee.WR:Write,signald’´ ecritured’unedonn´ee.M/ IO:Memory/Input-Output,indiquesile8086adresselam´ emoire(M / IO=1)oulesentrees/sorties(M / IO=0).DEN: DataEnable, indiquequedesdonn´ eessontentraindecirculersurlebusA/D(equivalentdeALEpourlesdonn´ ees).DT/ R:DataTransmit/Receive,indiquelesensdetransfertdesdonn´ ees:

• DT / R=1:donn´ eesemisesparlemicroprocesseur(´ecriture);• DT / R=0:donn´ eesre¸cuesparlemicroprocesseur(lecture).

T1 T4T3T2

1 cycle de bus

adresse donnée

CLK

ADi

ALE

DEN

DT/R

lecture

écriture

LessignauxDENetDT / Rsontutilis´ espourlacommandedetamponsdebus(buffers)permettantd’amplifierlecourantfourni parlemicroprocesseursurlebusdedonn´ ees.



Exemplesdetamponsdebus:circuitstransmetteursbidirectionnels8286ou74245.

x 8

A0A1

A7

B0B1

B7

DIR

EN

8286AD0 - AD7ou

AD8 - AD15

D0 - D7ou

D8 - D15

lignes dedonnées

bufferisées

commande du sens detransfert

validationdu transfert

DT/RDEN

BHE: BusHighEnable, signal delecturedel’octetdepoidsfortdubusdedonn´ ees.Le8086poss edeunbusd’adressessur20bits, d’oùlacapacitéd’adressagede1Moou512Kmotsde16bits(busdedonn´ eessur16bits).Leméga-octetadressableestdiviséendeuxbanquesde512Kochacune: labanqueinferieure(oupaire)etlabanquesup´ erieure(ouimpaire). Cesdeuxbanquessontselectionneespar:

• A0pourlabanquepairequicontientlesoctetsdepoidsfaible;• BHEpourlabanqueimpairequicontientlesoctetsdepoidsfort.

A0A1

A18

D0

D7

CS

D1banque

paire

A0A1

A18

D0

D7

CS

D1banqueimpaire

A0

BHE

A1 - A19

D0 - D15

bus d'adresses

bus de données

A1A2

A19

A1A2

A19

D0

D7

D1

D8

D15

D9



SeulslesbitsA1àA19servent` adésignerunecasem´ emoiredanschaquebanquede512Ko.Lemicroprocesseurpeutainsilireet´ ecriredesdonneessur8bitsousur16bits:

BHE A0 octetstransf eres00 lesdeuxoctets(motcomplet)01octetfort(adresseimpaire)10octetfaible(adressepaire)11aucunoctet

Remarque:le8086nepeutlireunedonn´ eesur16bitsenuneseulefois,uniquementsil’octetdepoidsfortdecettedonn´ eeestrangé auneadresseimpaireetl’octetdepoidsfaibleàuneadressepaire(alignementsurlesadressespaires), sinonlalecturedecettedonneedoitsefaireendeuxop´ erationssuccessives,d’oùuneaugmentationdutempsd’executiondutransfertdû` aunmauvaisalignementdesdonn´ ees.Realisationdesdeuxbanquesavecplusieursboˆ ıtiersmémoire:

A0A1

A15

D0

D7

CS

D164 K x 8

A0A1

A15

D0

D7

CS

D164 K x 8

A0A1

A15

D0

D7

CS

D164 K x 8

A0A1

A15

D0

D7

CS

D164 K x 8

A1A2

A16

A1A2

A16

A1A2

A16

A1A2

A16

D0

D7

D1

D8

D15

D9

D0

D7

D1

D8

D15

D9

Y0Y1Y2Y3Y4Y5Y6Y7

ABC

74138

EN

Y0Y1Y2Y3Y4Y5Y6Y7

ABC

74138

EN

A17A18A19

A17A18A19

A0

BHE

bus d'adresses A1 - A19

bus de données D0 - D15

banquepaire

banqueimpaire



Creationdubussyst` emedu8086:

CLK BHE/S7

RD

WR

M/IO DT/R

DEN

ALE

READY

RESET

8086

A16/S3

A19/S6

AD0

AD15

8282

STR

STR

STR

8286ENDIR

A B

8286ENDIR

A B

8284 DQ

8282DQ

8282D Q

BHEA19

A16

A15

A8

A7

A0

D7

D0

D15

D8

RD

WR

M/IO

adre

sses

donn

ées

com

man

des

BUS

SYST

EME

4.4 Organisationinternedu8086

Le8086estconstitu´ededeuxunit´ esfonctionnantenparall` ele:

• l’unit´ed’ex´ ecution(EU:ExecutionUnit);• l’unit ed’interfacedebus(BIU:BusInterfaceUnit).


4.4-Organisationinternedu8086 27

AH ALBH BLCH CLDH DL

SIDISPBP

= BX

= DX= CX

= AX

DSSS

ESCS

IP

registrestemporaires

UAL

indicateurs

123456

générationd'adresseset contrôle

de bus

commandesde l'unité

d'exécution

16bus de données

interne

file d'attentedes instructions

(6 octets)

bus externe A/Dmultiplexé

+bus de

contrôle

8 bits 8 bits

16 bits16 bits

registresgénéraux

pointeurset index

registresde segments

pointeur d'instruction

UNITE D'EXECUTION (EU) UNITE D'INTERFACE DE BUS (BIU)

Roledesdeuxunit´ es:• l’unit ed’interfacedebus(BIU)recherchelesinstructionsenm´ emoireetlesrange

dansunefiled’attente;• l’unitéd’execution(EU)ex´ ecutelesinstructionscontenuesdanslafiled’attente.

Lesdeuxunitésfonctionnentsimultanement,d’oùuneaccelerationduprocessusd’executiond’unprogramme(fonctionnementselonleprincipedupipe-line).Lemicroprocesseur8086contient14registresr´ epartisen4groupes:

• Registresg´ en eraux:4registressur16bits.



AX=(AH,AL);BX=(BH,BL);CX=(CH,CL);DX=(DH,DL).

Ilspeuventêtre egalementconsiderescomme8registressur8bits.Ilsserventàconte-nirtemporairementdesdonn´ ees.Cesontdesregistresg´ enerauxmaisilspeuventetreutiliséspourdesop´ erationsparticulières.Exemple: AX=accumulateur, CX=compteur.

• Registresdepointeursetd’index:4registressur16bits.

Pointeurs:SP:StackPointer,pointeurdepile(lapileestunezonedesauvegardededonneesencoursd’exécutiond’unprogramme);BP:BasePointer,pointeurdebase,utilis´ epouradresserdesdonnéessurlapile.

Index:SI:SourceIndex;DI:DestinationIndex.Ilssontutilis´ espourlestransfertsdechaˆ ınesd’octetsentredeuxzonesmemoire.

Lespointeursetlesindexcontiennentdesadressesdecasesm´ emoire.• Pointeurd’instructionetindicateurs(flags):2registressur16bits.

Pointeurd’instruction: IP, contientl’adressedelaprochaineinstruction` aexecuter.Flags:

O DI TS Z A P C15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

CF:indicateurderetenue(carry);PF:indicateurdeparité;AF:indicateurderetenueauxiliaire;ZF:indicateurdez´ ero;SF:indicateurdesigne;TF:indicateurd’ex´ ecutionpasàpas(trap);IF:indicateurd’autorisationd’interruption;DF:indicateurded´ ecrementation;OF:indicateurded´ epassement(overflow).

• Registresdesegments:4registressur16bits.CS:CodeSegment,registredesegmentdecode;


4.5-Gestiondelam´ emoireparle8086 29

DS:DataSegment,registredesegmentdedonn´ ees;SS:StackSegment,registredesegmentdepile;ES:ExtraSegment,registredesegmentsuppl´ ementairepourlesdonnées;

Lesregistresdesegments, associesauxpointeursetauxindex, permettentaumi-croprocesseur8086d’adresserl’ensembledelam emoire.

4.5 Gestiondelam´ emoireparle8086L’espacememoireadressableparle8086estde2 20 =1048576octets=1Mo(20bitsd’adresses).Cetespaceestdiviséensegments. Unsegmentestunezonem´ emoirede64Ko(65536octets)d´ efinieparsonadresseded´ epartqui doitêtreunmultiplede16.Dansunetelleadresse, les4bitsdepoidsfaiblesontàz´ ero. Onpeutdoncrepr´ esenterl’adressed’unsegmentavecseulementses16bitsdepoidsfort,les4bitsdepoidsfaibleetantimplicitementà0.Pourdésignerunecasemémoireparmi les2 16 =65536contenuesdansunsegment, ilsuffitd’unevaleursur16bits.Ainsi,unecasem´ emoireestrep ereeparle8086aumoyendedeuxquantit´ essur16bits:

• l’adressed’unsegment;• undéplacementouoffset(appeléaussiadresseeffective)danscesegment.

Cetteméthodedegestiondelam´ emoireestappel eesegmentationdelam´ emoire.

un segment(64 Ko)

0

1 Mo

00000H

FFFFFH

offsetadressemultiple

de 16

casemémoire

Ladonn eed’uncouple(segment,offset)définituneadresselogique,not´ eesouslaformesegment:offset.L’adressed’unecasemémoiredonneesouslaformed’unequantit´ esur20bits(5digitshexa)estappeléeadressephysiquecarellecorrespondàlavaleurenvoy´ eer eellementsurlebusd’adressesA0-A19.



Correspondanceentreadresselogiqueetadressephysique:

segment 0 0 0 0

16 bits 4 bits

20 bits

offset+

adresse physique

20 bits

16 bits

Ainsi,l’adressephysiquesecalculeparl’expression:

adressephysique=16 × segment+offset

carlefaitd’injecter4z´ erosenpoidsfaibledusegmentrevient` aeffectuerund´ ecalagede4positionsverslagauche,c’est` adireunemultiplicationpar2 4 =16.Auninstantdonn´ e, le8086aacc` esà4segmentsdontlesadressessetrouventdanslesregistresdesegmentCS, DS, SSetES. Lesegmentdecodecontientlesinstructionsduprogramme,lesegmentdedonnéescontientlesdonnéesmanipuleesparleprogramme,lesegmentdepilecontientlapiledesauvegardeetlesegmentsuppl´ ementairepeutaussicontenirdesdonn ees.LeregistreCSestassoci´ eaupointeurd’instructionIP, ainsi laprochaineinstruction` aexecutersetrouve` al’adresselogiqueCS:IP.

0

1 Mo

00000H

FFFFFH

segmentde code

CS : 0000H

CS : IP

instructionà exécuter

offset = IP


4.5-Gestiondelam´ emoireparle8086 31

Dem eme,lesregistresdesegmentsDSetESpeuventˆ etreassociesàunregistred’index.Exemple:DS:SI,ES:DI.Leregistredesegmentdepilepeutˆ etreassocieauxregistresdepointeurs:SS:SPouSS:BP.Memoireaccessibleparle8086` auninstantdonné:

0

1 Mo

00000H

FFFFFH

segmentde pile

SS : 0000H

SS : SPoffset = SP

extrasegment

ES : 0000H

ES : DIoffset = DI

segmentde données

DS : 0000H

DS : SIoffset = SI

segmentde code

CS : 0000H

CS : IPoffset = IP

Remarque: lessegmentsnesontpasn´ ecessairementdistinctslesunsdesautres, ilspeuventsechevaucherouserecouvrircompl` etement.

segmentde pile

segmentde données

segmentde code

SS : 0000H

DS : 0000H

CS : 0000H

0

1 Mo

00000H

FFFFFH

segmentde code,

de donnéeset de pile

SS : 0000HDS : 0000HCS : 0000H

0

1 Mo

00000H

FFFFFH

Lenombredesegmentsutilisédéfinitlemod` elem´ emoireduprogramme.



ContenudesregistresaprèsunRESETdumicroprocesseur:

IP=0000HCS=FFFFHDS=0000HES=0000HSS=0000H

PuisqueCScontientlavaleurFFFFHetIPlavaleur0000H, lapremièreinstructionexecuteeparle8086setrouvedonc` al’adresselogiqueFFFFH:0000H,correspondant` al’adressephysiqueFFFF0H(bootstrap).Cetteinstructionestg´ eneralementunsautversleprogrammeprincipalquiinitialiseensuitelesautresregistresdesegment.

4.6 Lemicroprocesseur8088Lemicroprocesseur8088estidentiqueau8086saufquesonbusdedonn´ eesexterneestsur8bitsaulieude16bits,lebusdedonn´ eesinternerestantsur16bits.Le8088aéteproduitparIntelapr` esle8086pourassurerlacompatibilit´ eavecdescircuitsperipheriquesdejàexistant,fabriqu espourlesmicroprocesseurs8bits8080et8085.Diff erencesavecle8086:

• lesbrochesAD8àAD15deviennentA8` aA15(busdedonn´ eessur8bits);• labroche BHEn’existepasdansle8088cariln’yapasd’octetdepoidsfortsurle

busdedonnées;• labrocheM / IOdevientIO / Mpourlacompatibilit´ eavecd’ancienscircuitsd’E/S.

Auniveaudel’architectureinterne,pasdediff´ erencesavecle8086saufquelafiled’attentedesinstructionspassede6` a4octets.


Chapitre5

Laprogrammationenassembleurdumicroprocesseur8086

5.1 G en eralit es

Chaquemicroprocesseurreconnaitunensembled’instructionsappel ejeud’instructions(InstructionSet)fix´ eparleconstructeur.Pourlesmicroprocesseursclassiques,lenombred’instructionsreconnuesvarieentre75et150(microprocesseursCISC:ComplexInstruc-tionSetComputer).Ilexisteaussidesmicroprocesseursdontlenombred’instructionsesttr esr eduit(microprocesseursRISC: ReducedInstructionSetComputer): entre10et30instructions,permettantd’am´ eliorerletempsd’ex´ ecutiondesprogrammes.Uneinstructionestd´ efinieparsoncodeop´ eratoire, valeurnum eriquebinairedifficileàmanipulerparl’ˆ etrehumain.Onutilisedoncunenotationsymboliquepourrepr´ esenterlesinstructions:lesmn´ emoniques.Unprogrammeconstituédemn´ emoniquesestappeleprogrammeenassembleur.Lesinstructionspeuventˆ etreclasseesengroupes:

• instructionsdetransfertdedonn´ ees;• instructionsarithmétiques;• instructionslogiques;• instructionsdebranchement...

5.2 Lesinstructionsdetransfert

Ellespermettentded´ eplacerdesdonneesd’unesourceversunedestination:• registreversmémoire;• registreversregistre;• memoireversregistre.

Remarque:lemicroprocesseur8086n’autorisepaslestransfertsdem´ emoireversmemoire(pourcefaire,ilfautpasserparunregistreinterm´ ediaire).


34 Chapitre5-Laprogrammationenassembleurdumicroprocesseur8086

Syntaxe: MOVdestination,sourceRemarque:MOVestl’abbr´ eviationduverbe « tomove » :déplacer.Ilexistediff´ erentesfa¸consdespecifierl’adressed’unecasem emoiredansuneinstruction:cesontlesmodesd’adressage.Exemplesdemodesd’adressagesimples:

• movax,bx :chargelecontenuduregistreBXdansleregistreAX.Danscecas,letransfertsefaitderegistre` aregistre:adressageparregistre;

• moval,12H : chargeleregistreALaveclavaleur 12H. Ladonnéeest fournieimmediatementavecl’instruction:adressageimm´ ediat.

• movbl,[1200H] :transfèrelecontenudelacasemémoired’adresseeffective(offset)1200HversleregistreBL. L’instructioncomportel’adressedelacasem´ emoireoùsetrouveladonn´ ee:adressagedirect.L’adresseeffectiverepr´ esentel’offsetdelacasememoiredanslesegmentdedonnées(segmentdontl’adresseestcontenuedansleregistreDS):segmentpard´ efaut.

0

1 Mo

00000H

FFFFFH

segmentde données

DS : 0000H

DS : 1200Hoffset = 1200H

BLmov bl, 1200H

Onpeutchangerlesegmentlorsd’unadressagedirectenajoutantun pr´ efixedesegment,exemple: movbl,es:[1200H] .Onparlealorsdefor¸cagedesegment.

0

1 Mo

00000H

FFFFFH

extrasegment

ES : 0000H

ES : 1200Hoffset = 1200H

BL

mov bl, es : 1200H


5.2-Lesinstructionsdetransfert 35

Remarque:danslecasdel’adressageimm´ ediatdelam´ emoire,ilfautindiquerleformatdeladonn´ ee: octetoumot(2octets)carlemicroprocesseur8086peutmanipulerdesdonneessur8bitsou16bits.Pourcela,ondoitutiliserunsp´ ecificateurdeformat:

• movbyteptr[1100H],65H : transferelavaleur65H(sur1octet)danslacasememoired’offset1100H;

• movwordptr[1100H],65H :transf erelavaleur0065H(sur2octets)danslescasesmemoired’offset1100Het1101H.

mov byte ptr 1100H , 65H mov word ptr 1100H , 65H

1100H1101H1100H 65H

00H65H 1 octet

2 octets

Remarque: lesmicroprocesseursIntelrangentl’octetdepoidsfaibled’unedonn´ eesurplusieursoctetsàl’adresselaplusbasse(formatLittleEndian).Modesd’adressageevolues:

• adressagebas´ e:l’offsetestcontenudansunregistredebaseBXouBP.Exemples:

moval,[bx] :transfèreladonnéedontl’offsetestcontenudansleregistredebaseBXversleregistreAL.Lesegmentassociépard´ efautauregistreBXestlesegmentdedonnées:onditquel’adressageestbasésurDS;

moval,[bp] :lesegmentpard´ efautassocieauregistredebaseBPestlesegmentdepile.Danscecas,l’adressageestbas´ esurSS.

0

1 Mo

00000H

FFFFFH

segmentde données

DS : 0000H

DS : BXoffset = BX

ALmov al, bx

0

1 Mo

00000H

FFFFFH

segmentde pile

SS : 0000H

SS : BPoffset = BP

ALmov al, bp

• adressageindex´ e:semblable` al’adressagebase,saufquel’offsetestcontenudansunregistred’indexSIouDI,associ´ espardéfautausegmentdedonn´ ees.Exemples:

moval,[si] :chargeleregistreALaveclecontenudelacasem´ emoiredontl’offsetestcontenudansSI;



mov[di],bx :chargelescasesmémoired’offsetDIetDI+1aveclecontenuduregistreBX.

Remarque:unevaleurconstantepeut´ eventuellementetreajoutéeauxregistresdebaseoud’indexpourobtenirl’offset.Exemple:

mov[si+100H],axquipeutaussis’´ ecrire

mov[si][100H],axouencore

mov100H[si],ax

Lesmodesd’adressagebasesouindexéspermettentlamanipulationdetableauxrang´ esenm emoire.Exemple:

movsi,0movwordptrtable[si],1234Hmovsi,2movwordptrtable[si],5678H

Danscetexemple, table representel’offsetdupremier´ elementdutableauetleregistreSIjouelerˆ oled’indicedetableau:

12H34H

56H78H

DS : table 0

DS : table SI

• adressagebas´ eetindex´ e: l’offsetestobtenuenfaisantlasommed’unregistredebase,d’unregistred’indexetd’unevaleurconstante.Exemple:

movah,[bx+si+100H]Cemoded’adressagepermetl’adressagedestructuresdedonn´ eescomplexes:ma-trices,enregistrements,...Exemple:

movbx,10movsi,15movbyteptrmatrice[bx][si],12H

Danscetexemple, BXetSIjouentrespectivementlerôled’indicesdeligneetdecolonnedanslamatrice.


5.3-Lesinstructionsarithm´ etiques 37

5.3 Lesinstructionsarithm´ etiques

Lesinstructionsarithmétiquesdebasesontl’addition,lasoustraction,lamultipli-cationetladivisionqui incluentdiversesvariantes. Plusieursmodesd’adressagesontpossibles.Addition: ADDoperande1,op erande2L’operationeffectueeest: operande1 ← operande1 + operande2.Exemples:

• addah,[1100H] :ajoutelecontenudelacasem´ emoired’offset1100Hàl’accumu-lateurAH(adressagedirect);

• addah,[bx] :ajoutelecontenudelacasem´ emoirepointeeparBXàl’accumulateurAH(adressagebase);

• addbyteptr[1200H],05H :ajoutelavaleur05Haucontenudelacasem´ emoired’offset1200H(adressageimmediat).

Soustraction: SUBoperande1,op erande2L’operationeffectueeest: operande1 ← operande1 − operande2.Multiplication: MULoperande,où operande estunregistreouunecasem´ emoire.CetteinstructioneffectuelamultiplicationducontenudeALparunop´ erandesur1octetouducontenudeAXparunop´ erandesur2octets.Ler´ esultatestplacédansAXsilesdonneesàmultipliersontsur1octet(r´ esultatsur16bits),dans(DX,AX)siellessontsur2octets(r´ esultatsur32bits).Exemples:

• moval,51movbl,32mulbl→ AX=51 × 32

• movax,4253movbx,1689mulbx→ (DX , AX)=4253 × 1689

• moval,43movbyteptr[1200H],28mulbyteptr[1200H]→ AX=43 × 28

• movax,1234movwordptr[1200H],5678mulwordptr[1200H]→ (DX , AX)=1234 × 5678

Division: DIVopérande,où operande estunregistreouunecasem´ emoire.CetteinstructioneffectueladivisionducontenudeAXparunop´ erandesur1octetoulecontenude(DX,AX)parunop´ erandesur2octets.R´ esultat:sil’op´ erandeestsur1octet,



alorsAL=quotientetAH=reste; si l’operandeestsur2octets, alorsAX=quotientetDX=reste.Exemples:

• movax,35movbl,10divbl→ AL=3(quotient)etAH=5(reste)

• movdx,0movax,1234movbx,10divbx→ AX=123(quotient)etDX=4(reste)

Autresinstructionsarithm´ etiques:• ADC:additionavecretenue;• SBB:soustractionavecretenue;• INC:incr´ ementationd’uneunité;• DEC:d´ ecrementationd’uneunité;• IMUL:multiplicationsign´ ee;• IDIV:divisionsign´ ee.

5.4 LesinstructionslogiquesCesontdesinstructionsquipermettentdemanipulerdesdonn´ eesauniveaudesbits.Lesoperationslogiquesdebasesont:

• ET;• OU;• OUexclusif;• complementà1;• complementà2;• decalagesetrotations.

Lesdiff erentsmodesd’adressagesontdisponibles.

ETlogique: ANDoperande1,operande2L’operationeffectueeest: operande1 ← operande1 ET operande2.Exemple:

moval,10010110Bmovbl,11001101Bandal,bl

→AL=10010110BL=11001101AL=10000100


5.4-Lesinstructionslogiques 39

Application:masquagedebitspourmettreàz´ erocertainsbitsdansunmot.Exemple:masquagedesbits0,1,6et7dansunoctet:

76543210

0101011100111100 ← masque00010100

OUlogique: ORoperande1,op erande2L’operationeffectueeest: operande1 ← operande1 OU operande2.Application:miseà1d’unouplusieursbitsdansunmot.Exemple: danslemot10110001Bonveutmettre` a1lesbits1et3sansmodifierlesautresbits.

76543210

10110 0 0 100001010 ← masque10111 0 1 1

Lesinstructionscorrespondantespeuvents’écrire:movah,10110001Borah,00001010B

Complémentà1: NOToperandeL’operationeffectueeest: operande ← operande.Exemple:

moval,10010001Bnotal

→ AL= 10010001B=01101110B

Complémentà2: NEGoperandeL’operationeffectueeest: operande ← operande + 1.Exemple:

moval,25movbl,12negbladdal,bl

→ AL=25+( −12)=13

OUexclusif: XORoperande1,operande2L’operationeffectueeest: operande1 ← operande1⊕ operande2.Exemple:miseàzérod’unregistre:

moval,25xoral,al

→ AL=0

Instructionsded´ ecalagesetderotations: cesinstructionsdéplacentd’uncertainnombredepositionslesbitsd’unmotverslagaucheouversladroite.Danslesd´ ecalages,lesbitsqui sontdéplacessontremplacéspardeszéros.Ilyalesdecalageslogiques(operationsnonsign´ ees)etlesd´ ecalagesarithmetiques(op erationssignees).



Danslesrotations,lesbitsd´ eplacesdansunsenssontr´ einjectesdel’autrecˆ otédumot.Decalagelogiqueversladroite(ShiftRight): SHRoperande,nCetteinstructiond´ ecalel’operandedenpositionsversladroite.Exemple:

moval,11001011Bshral,1

1 1 0 0 1 0 1 1

0 1 1 0 0 1 0 1 1CF

avant

après

→ entreed’un0` alaplacedubitdepoidsfort;lebitsortantpasse` atraversl’indicateurderetenueCF.Remarque:silenombredebitsàd´ ecalerestsup erieurà1, cenombredoitˆ etreplac edansleregistreCLouCX.Exemple:décalagedeALdetroispositionsversladroite:

movcl,3shral,cl

Decalagelogiqueverslagauche(ShiftLeft): SHLoperande,nCetteinstructiond´ ecalel’operandedenpositionsversladroite.Exemple:

moval,11001011Bshlal,1

1 1 0 0 1 0 1 1

1 0 0 1 0 1 1 0

avant

après1CF

→ entreed’un0` alaplacedubitdepoidsfaible;lebitsortantpasse` atraversl’indicateurderetenueCF.Memeremarquequeprécedemmentsilenombredepositionsàd´ ecalerestsup erieurà1.Decalagearithm´ etiqueversladroite: SARoperande,nCed ecalageconservelebitdesignebienquecelui-cisoitd´ ecale.Exemple:

moval,11001011Bsaral,1

1 1 0 0 1 0 1 1

1 1 1 0 0 1 0 1 1CF

avant

après

→ lebitdesigneestr´ einjecté.


5.4-Lesinstructionslogiques 41

Decalagearithm´ etiqueverslagauche: SARoperande,nIdentiqueaud´ ecalagelogiqueverslagauche.Applicationsdesinstructionsded´ ecalage:

• cadrageàdroited’ungroupedebits.Exemple:onveutavoirlavaleurduquartetdepoidsfortduregistreAL:

moval,11001011Bmovcl,4shral,cl

→ AL=00001100B

• testdel’´ etatd’unbitdansunmot.Exemple:onveutd´ eterminerl’étatdubit5deAL:

movcl,6shral,cl

ou movcl,3shlal,cl

→ avecundécalagede6positionsversladroiteou4positionsverslagauche, lebit5deALesttransf´ eredansl’indicateurderetenueCF.Ilsuffitdoncdetestercetindicateur.

• multiplicationoudivisionparunepuissancede2: undécalageadroiterevient` afaireunedivisionpar2etund´ ecalageagauche,unemultiplicationpar2.Exemple:

moval,48movcl,3shral,cl

→ AL=48 / 23 =6

Rotation` adroite(RotateRight): RORoperande,nCetteinstructiond´ ecalel’operandedenpositionsversladroiteetr´ einjecteparlagauchelesbitssortant.Exemple:

moval,11001011Broral,1

1 1 0 0 1 0 1 1

1 1 1 0 0 1 0 1 1CF

avant

après

→ reinjectiondubitsortantquiestcopi´ edansl’indicateurderetenueCF.Rotationàgauche(RotateLeft): ROLoperande,nCetteinstructiond´ ecalel’operandedenpositionsverslagaucheetr´ einjecteparladroitelesbitssortant.Exemple:

moval,11001011Brolal,1



1 1 0 0 1 0 1 1

1 0 0 1 0 1 1 1

avant

après1CF

→ reinjectiondubitsortantquiestcopi´ edansl’indicateurderetenueCF.Rotation` adroiteavecpassageparl’indicateurderetenue(RotateRightthroughCarry): RCRoperande,nCetteinstructiond´ ecalel’operandedenpositionsversladroiteenpassantparl’indicateurderetenueCF.Exemple:

moval,11001011Brcral,1

1 1 0 0 1 0 1 1

x 1 1 0 0 1 0 1 1CF

avant

après

valeurprécédente

de CF

→ lebitsortantparladroiteestcopi´ edansl’indicateurderetenueCFetlavaleurprecedentedeCFestr´ einjecteeparlagauche.Rotation` agaucheavecpassageparl’indicateurderetenue(RotateLeftthroughCarry): RCLoperande,nCetteinstructiond´ecalel’operandedenpositionsverslagaucheenpassantparl’indicateurderetenueCF.Exemple:

moval,11001011Brclal,1

1 1 0 0 1 0 1 1

1 0 0 1 0 1 1 x

avant

après1CF

valeurprécédente

de CF

→ lebitsortantparlagaucheestcopi´ edansl’indicateurderetenueCFetlavaleurprecedentedeCFestr´ einjecteeparladroite.

5.5 LesinstructionsdebranchementLesinstructionsdebranchement(ousaut)permettentdemodifierl’ordred’ex´ ecutiondesinstructionsduprogrammeenfonctiondecertainesconditions.Ilexiste3typesdesaut:

• sautinconditionnel;• sautsconditionnels;• appeldesous-programmes.


5.5-Lesinstructionsdebranchement 43

Instructiondesautinconditionnel: JMPlabelCetteinstructioneffectueunsaut(jump)verslelabelsp´ ecifie.Unlabel(ou´ etiquette)estunereprésentationsymboliqued’uneinstructionenm´ emoire:

... ← instructionsprécedantlesaut

jmpsuite... ← instructionssuivantlesaut(jamaisex´ ecutees)

suite: ... ← instructionexécuteeapreslesautExemple:

boucle:incaxdecbxjmpboucle

→ boucleinfinie

Remarque:l’instructionJMPajouteauregistreIP(pointeurd’instruction)lenombred’octets(distance)qui separel’instructiondesautdesadestination. Pourunsautenarri ere,ladistanceestn´ egative(codeeencompl ementà2).Instructionsdesautsconditionnels: Jcondition labelUnsautconditionnel n’estexécutequesi unecertaineconditionestsatisfaite, sinonl’executionsepoursuits´ equentiellementàl’instructionsuivante.Laconditiondusautportesurl’´ etatdel’un(ouplusieurs)desindicateursd’´ etat(flags)dumicroprocesseur:

instruction nom condition

JZlabel JumpifZero sautsiZF=1JNZlabel JumpifNotZero sautsiZF=0JElabel JumpifEqual sautsiZF=1JNElabel JumpifNotEqual sautsiZF=0JClabel JumpifCarry sautsiCF=1JNClabel JumpifNotCarry sautsiCF=0JSlabel JumpifSign sautsiSF=1JNSlabel JumpifNotSign sautsiSF=0JOlabel JumpifOverflow sautsiOF=1JNOlabel JumpifNotOverflow sautsiOF=0JPlabel JumpifParity sautsiPF=1JNPlabel JumpifNotParity sautsiPF=0

Remarque: les indicateurs sont positionnes enfonctiondur´ esultat deladerni` ereoperation.Exemple:

... ← instructionsprécedantlesautconditionnel

jnzsuite... ← instructionsex ecuteessilaconditionZF=0estv´ erifiee

suite: ... ← instructionexécuteeàlasuitedusaut



Remarque:ilexisteunautretypedesautconditionnel,lessautsarithm´ etiques.Ilssuiventengénerall’instructiondecomparaison: CMPoperande1,operande2

condition nombressign´ es nombresnonsign´ es= JEQlabel JEQlabel> JGlabel JAlabel< JLlabel JBlabel= JNElabel JNElabel

Exemple:cmpax,bxjgsuperieurjlinferieur

superieur: ...

...inferieur: ...

Exempled’applicationdesinstructionsdesautsconditionnels:onveutadditionnerdeuxnombressignesN1etN2setrouvantrespectivementauxoffsets1100Het1101H. Leresultatestrangé` al’offset1102Hs’il estpositif, al’offset1103Hs’il estnégatif etàl’offset1104Hs’ilestnul:

Organigramme: Programme:

début

N1 + N2

résultat> 0

résultat= 0

ranger le résultatà l'offset 1103H



fin

oui

non

oui

non

mov al,[1100H]add al,[1101H]js negatifjz nulmov [1102H],aljmp fin

negatif: mov [1103H],aljmp fin

nul: mov [1104H],alfin: hlt

Appel desous-programmes:pour´ eviterlar´ epetitiond’unemˆ emesequenced’ins-tructionsplusieursfoisdansunprogramme, onrédigelaséquenceuneseulefoisenluiattribuantunnom(auchoix)etonl’appellelorsqu’onenabesoin. Leprogrammeap-



pelantestleprogrammeprincipal.Las´ equenceappeleeestunsous-programmeouproc edure.Ecritured’unsous-programme:

nomsp PROC... ← instructionsdusous-programme

ret ← instructionderetourauprogrammeprincipalnomsp ENDP

Remarque:uneproc´ edurepeutêtredetype NEARsiellesetrouvedanslemˆ emesegmentoudetype FARsiellesetrouvedansunautresegment.Exemple: ss prog1 PROC NEAR

ss prog2 PROC FARAppeld’unsous-programmeparleprogrammeprincipal: CALLproc edure

... ← instructionsprécedantl’appelausous-programme

callnom sp ← appelausous-programme... ← instructionsex ecuteesapresleretourauprogrammeprincipal

Lorsdel’ex´ ecutiondel’instructionCALL, lepointeurd’instructionIPestchargéavecl’adressedelapremi` ereinstructiondusous-programme. Lorsduretourauprogrammeappelant, l’instructionsuivantleCALLdoitˆ etreex ecutee, c’est-à-direqueIPdoitˆ etrerechargeavecl’adressedecetteinstruction.

programmeprincipal

sous-programmeCALL

RET1000H

2100H

2000H

1002H

valeur de IPavant l'appel

au sous-programme

valeur de IPaprès l'appel

au sous-programme

valeur de IPà la fin du

sous-programme

valeur de IPau retour du

sous-programme

AvantdechargerIPavecl’adressedusous-programme,l’adressederetourauprogrammeprincipal,c’est-à-direlecontenudeIP,estsauvegard eedansunezonememoireparticuli ereappeleepile.Lorsdel’ex´ ecutiondel’instructionRET,cetteadresseestr´ ecupereeàpartirdelapileetrecharg´ eedansIP,ainsileprogrammeappelantpeutsepoursuivre.Fonctionnementdelapile:lapileestunezonem´ emoirefonctionnantenmodeLIFO(LastInFirstOut: dernierentré, premiersorti). Deuxop erationssontpossiblessurlapile:

• empilerunedonn´ ee:placerladonn´ eeausommetdelapile;• d epilerunedonn´ ee:lireladonn´ eesetrouvantausommetdelapile.



Lesommetdelapileestrep´ ereparunregistreappel´ epointeurdepile(SP: StackPointer)quicontientl’adressedeladerni` eredonneeempilee.Lapileestd´ efiniedanslesegmentdepiledontl’adresseded´ epartestcontenuedansleregistreSS.

0

1 Mo

00000H

FFFFFH

segment de pile

SS : 0000H

SS : SP

segment de code

CS : 0000H

sommetde la pilesens de

croissancede la pile

sens decroissance

du programme

Remarque:lapileetleprogrammecroissentensensinversepourdiminuerlerisquedecollisionentrelecodeetlapiledanslecasoùcelle-ci estplac eedanslemˆ emesegmentquelecode(SS=CS).Lorsdel’appel` aunsous-programme,l’adressederetourauprogrammeappelant(contenudeIP)estempil´ eeetlepointeurdepileSPestautomatiquementd´ ecr ement e.Auretourdusous-programme, lepointeurd’instructionIPestrechargéaveclavaleurcontenuesommetdelapileetSPestincr´ ement e.

0

1 Mo

00000H

FFFFFH

segment de pile

SS : 0000H

SS : SPSS : SP

SS : FFFFH

décrémentationde SP de 2 unités

adresse deretour ausous-

programme(2 octets)

Lapilepeut´ egalementegalementservir asauvegarderlecontenuderegistresquinesontpasautomatiquementsauvegardeslorsdel’appel` aunsousprogramme:

• instructiond’empilage: PUSHoperande• instructionded´ epilage: POPoperande

oùoperande estunregistreouunedonn´ eesur2octets(onnepeutempilerquedesmotsde16bits).Exemple:



pushax ;empilageduregistreAX...pushbx ;...duregistreBX...push[1100H] ;...etdelacasem´ emoire1100H-1101H

...pop [1100H] ;d´ epilagedansl’ordreinversedel’empilagepop bxpop ax

Remarque: lavaleurdeSPdoitˆ etreinitialis´ eeparleprogrammeprincipal avantdepouvoirutiliserlapile.Utilisationdelapilepourlepassagedeparam` etres: pourtransmettredespa-rametresàuneprocedure,onpeutlesplacersurlapileavantl’appeldelaproc´ edure,puiscelle-cilesrécupereeneffectuantunadressagebasédelapileenutilisantleregistreBP.Exemple: soituneproc´ edureeffectuantlasommededeuxnombresetretournantleresultatdansleregistreAX:

• programmeprincipal:mov ax,200pushax ;empilagedupremierparam` etremov ax,300pushax ;empilagedudeuxi` emeparametrecallsomme ;appeldelaproc´ eduresomme

• proceduresomme:somme proc

pushbp ;sauvegardedeBPmov bp,sp ;fairepointerBPsurlesommetdelapilemov ax,[bp+4];r´ ecuperationdudeuxi` emeparametreadd ax,[bp+6];additionaupremierparam` etrepop bp ;restaurationdel’anciennevaleurdeBPret 4 ;retouretd´ epilagedesparam` etres

somme endp

L’instruction ret4 permetderetournerauprogrammeprincipal etd’incr´ ementerlepointeurdepilede4unit´ espourdépilerlesparamètresafinderemettrelapiledanssonetatinitial.Etatdelapile:

segment de pile

SS : 0000H

SS : SP

SS : FFFFH

2 octets(sommetde la pile)

avant CALL

segment de pile

SS : 0000H

SS : SP

SS : FFFFH

2 octets

après CALL

2 octets2 octets

SS : BP+4SS : BP+6paramètre 1 (200)

paramètre 2 (300)adresse de retour

segment de pile

SS : 0000H

SS : SP

SS : FFFFHaprès POP BP et RET 4

retour de la pileà son état initial

= SS : BPancienne valeur de BP2 octets



5.6 Methodesdeprogrammation

Etapesdelar´ ealisationd’unprogramme:• Definirleprobl` emeàresoudre:quefaut-ilfaireexactement?• Determinerdesalgorithmes, desorganigrammes: commentfaire?Parquoi com-

mencer,puispoursuivre?• Redigerleprogramme(codesource):

–utilisationdujeud’instructions(mn´ emoniques);–créationdedocumentsexplicatifs(documentation).

• Testerleprogrammeenr´ eel;• Corrigerleserreurs(bugs)´ eventuelles: d eboguerleprogrammepuisrefairedes

testsjusqu’àobtentiond’unprogrammefonctionnantdemani` eresatisfaisante.Langagemachineetassembleur:

• Langagemachine:codesbinairescorrespondantauxinstructions;• Assembleur : logiciel detraductionducodesource´ ecrit enlangageassembleur

(mnemoniques).Realisationpratiqued’unprogramme:

• Redactionducodesourceenassembleuràl’aided’un´ editeur(logicieldetraitementdetexteASCII):

– edit sousMS-DOS,– notepad (bloc-note)sousWindows,

• Assemblageducodesource(traductiondesinstructionsencodesbinaires)avecunassembleur:

– MASMdeMicrosoft,– TASMdeBorland,– A86disponibleensharewaresurInternet,...

pourobtenirlecodeobjet:codemachineex´ ecutableparlemicroprocesseur;• Chargementenm emoirecentraleetex´ ecution:rˆ oledusystèmed’exploitation(or-

dinateur)oud’unmoniteur(carteded´ eveloppementàbasedemicroprocesseur).Pourlamiseaupoint(d´ ebogage)duprogramme, onpeututiliserunprogrammed’aideàlamiseaupoint(comme DEBUGsousMS-DOS)permettant:

• l’executionpasàpas;• lavisualisationducontenudesregistresetdelam´ emoire;• laposedepointsd’arrˆ et...

Structured’unfichiersourceenassembleur: pourfaciliterlalisibilitéducodesourceenassembleur,onler´ edigesouslaformesuivante:


5.6-M´ ethodesdeprogrammation 49

labels instructions commentaireslabel1: movax,60H ;ceciestuncommentaire...

... ... ...sous prog1 procnear ;sous-programme

... ... ...sous prog1 endp

... ... ...Directivespourl’assembleur:

• Origineduprogrammeenm´ emoire: ORGoffsetExemple: org1000H

• Definitionsdeconstantes: nomconstanteEQUvaleurExemple: escapeequ1BH

• Reservationdecasesmemoires:nomvariableDBvaleurinitialenomvariableDWvaleurinitiale

DB:DefineByte,r´ eservationd’unoctet;DW: DefineWord,r´ eservationd’unmot(2octets).Exemples:

nombre1 db 25nombre2 dw ? ;pasdevaleurinitialebuffer db 100dup(?) ;r´ eservationd’unezonem´ emoire

;de100octets


Chapitre6

Lesinterfacesd’entr´ ees/sorties

6.1 Definitions

Uneinterfaced’entr´ ees/sortiesestuncircuitint´ egrepermettantaumicroprocesseurdecommuniqueravecl’environnementexterieur(p eripheriques):clavier,´ ecran,imprimante,modem,disques,processusindustriel,...Lesinterfacesd’E/Ssontconnect´ eesaumicroprocesseur atraverslesbusd’adresses, dedonneesetdecommandes.

microprocesseur

périphérique 1

données

adresses

commandes

périphérique 2

interface 1 interface 2

environnementextérieur

calc

ulat

eur port 1 port 2

Lespointsd’accèsauxinterfacessontappel´ esports.Exemples:

interface port exempledep´ eriph eriqueinterfaceparall ele portparallèle imprimanteinterfaceserie portsérie modem


52 Chapitre6-Lesinterfacesd’entr´ ees/sorties

Sch emasynoptiqued’uncircuitd’E/S:

circuitd'E/S

lignesd'E/S

D0 - Dnlignes dedonnéesA0 -

Aplignesd'adresse

s(p = 1 ou 2, en général) RD

CS

WR

commandesde lecture/écritur

e signal deselectionde boîtier

mic

ropr

oces

seur

périp

hériq

ues

6.2 Adressagedesportsd’E/SUncircuitd’E/Sposs` ededesregistrespourg´ ererleséchangesaveclesperipheriques:

• registresdeconfiguration;• registresdedonn ees.

Achaqueregistreestassignéuneadresse:lemicroprocesseuraccèdeàunportd’E/Senspecifiantl’adressedel’undesesregistres.Lemicroprocesseurpeutvoirlesadressesdesportsd’E/Sdedeuxmani` eres:

• adressagecartographique:lesadressesdesportsd’E/Sappartiennentaumˆ emeespacememoirequelescircuitsm´ emoire(onditquelesE/Ssontmapp´ eesenm emoire):

circuitsmémoire

circuitsd'E/S

espacemémoire

totaladressable

00000H

FFFFFH

Consequences:–l’espaced’adressagedesmémoiresdiminue;–l’adressagedesportsd’E/Ssefaitavecuneadressedemˆ emelongueur(même

nombredebits)quepourlescasesm´ emoires;


6.3-Gestiondesportsd’E/Sparle8086 53

–touteslesinstructionsemploy´ eesavecdescasesmémoirespeuventêtreap-pliqueesauxportsd’E/S:lesmˆ emesinstructionspermettentdelireet´ ecriredanslamémoireetlesportsd’E/S,touslesmodesd’adressage´ etantvalablespourlesE/S.

• adressageind´ ependant:lemicroprocesseurconsid` eredeuxespacesdistincts:–l’espaced’adressagedesmémoires;–l’espaced’adressagedesportsd’E/S.

C’estlecasdumicroprocesseur8086:

circuitsmémoire

circuitsd'E/S

00000H

FFFFFH

0000H

FFFFH

espace mémoire espace E/S

1 Mo

64 Ko

Consequences:–contrairement` al’adressagecartographique,l’espacem emoiretotaladressable

n’estpasdiminué;–l’adressagedesportd’E/Speutsefaireavecuneadressepluscourte(nombre

debitsinf´ erieur)quepourlescircuitsm´ emoires;–lesinstructionsutilis´ eespourl’acc esàlam emoirenesontplusutilisablespour

l’accesauxportsd’E/S:ceux-cidisposentd’instructionssp´ ecifiques;–unemˆ emeadressepeutd esignersoitunecasemémoire,soitunportd’E/S:le

microprocesseurdoitdoncfournirunsignalpermettantdediff´ erencierl’adres-sagedelamémoiredel’adressagedesportsd’E/S.

Remarque:l’adressageind´ ependantdesportsd’E/Sn’estpossiblequepourlesmicro-processeurspossédantunsignal permettantdediff´ erencierl’adressagedelam´ emoiredel’adressagedesportsd’E/Sainsi quelesinstructionssp´ ecifiquespourl’accèsauxportsd’E/S.Parcontre,l’adressagecartographiqueestpossiblepourtouslesmicroprocesseurs.

6.3 Gestiondesportsd’E/Sparle8086Le8086disposed’unespacem´ emoirede1Mo(adressed’unecasem´ emoiresur20bits)etd’unespaced’E/Sde64Ko(adressed’unportd’E/Ssur16bits).Lesignal permettantdediff´ erencierl’adressagedelam´ emoiredel’adressagedesportsd’E/SestlaligneM / IO:

• pourunaccèsàlamémoire,M / IO=1;• pourunaccèsauxportsd’E/S,M / IO=0.



Cesignalestutilis´ epourvaliderled´ ecodaged’adressedanslesdeuxespaces:

A

G1G2A

G2B

BC

74138

Y1

Y5Y4

Y2

Y7Y6

Y3

Y0

A

G1G2A

G2B

BC

74138

Y1

Y5Y4

Y2

Y7Y6

Y3

Y0va

lidat

ion

valid

atio

n

M/IO

+5 V

bus d

'adre

sses

bus d

'adre

sses

signaux devalidationdes circuitsmémoire

signaux devalidationdes circuitsd'E/S

décodeur 3 vers 8

Lesinstructionsdelectureetd’´ ecritured’unportd’E/Ssontrespectivementlesinstruc-tionsINetOUT. EllesplacentlaligneM / IOà0alorsquel’instructionMOVplacecelle-cià1.Lectured’unportd’E/S:

• sil’adresseduportd’E/Sestsurunoctet:INAL,adresse :lectured’unportsur8bits;INAX,adresse :lectured’unportsur16bits.

• sil’adresseduportd’E/Sestsurdeuxoctets:INAL,DX :lectured’unportsur8bits;INAX,DX :lectured’unportsur16bits.

oùleregistreDXcontientl’adresseduportd’E/S` alire.Ecritured’unportd’E/S:

• sil’adresseduportd’E/Sestsurunoctet:OUTadresse,AL :écritured’unportsur8bits;OUTadresse,AX :écritured’unportsur16bits.

• sil’adresseduportd’E/Sestsurdeuxoctets:OUTDX,AL:écritured’unportsur8bits;OUTDX,AX:écritured’unportsur16bits.

oùleregistreDXcontientl’adresseduportd’E/Sà´ ecrire.


6.4-L’interfaceparall` ele8255 55

Exemples:• lectured’unportd’E/Ssur8bits` al’adresse300H:

movdx,300Hinal,dx

• ecrituredelavaleur1234Hdansleportd’E/Ssur16bits` al’adresse49H:movax,1234Hout49H,ax

6.4 L’interfaceparall` ele8255

Lerˆoled’uneinterfaceparall` eleestdetransf´ ererdesdonn´eesdumicroprocesseurversdesperipheriquesetinversement, touslesbitsdedonn´ eesetantenvoyesoure¸cussimul-tanement.

microprocesseur

données

adresses

commandes

interfaceparallèle

sortie dedonnées

en parallèle

entrée dedonnées

en parallèle

Le8255estuneinterfaceparall` eleprogrammable: ellepeutˆ etreconfigur eeenentr´ eeet/ouensortieparprogramme.Brochagedu8255:

1

20 21

40

D0D1D2D3D4D5D6D7

GND

VCC

RD WRRESET8255

2345678910111213141516171819 22

2324252627282930313233343536373839

A0A1

PA0

PA4

PA7PA6PA5

PA3PA2PA1

PB6

PB2

PB5

PB3

PB0PB1 PB4

PB7PC3

PC5PC4

PC6PC7

PC2

PC0PC1

CS



Sch emafonctionnel:

GNDVCC

alimentation

RDWR

RESET

A0A1

CS

D0 - D7bus de

données

8

4

4

8

8255

port A(PA0 - PA7)

port B(PB0 - PB7)

port Chaut

(PC4 - PC7)

port Cbas

(PC0 - PC3)

grou

pe A

grou

pe B

lignes decontrôle

Le8255contient4registres:• troisregistrescontenantlesdonn´ eespresentessurlesportsA,BetC;• unregistredecommandepourlaconfigurationdesportA,BetCenentr´ eeset/ou

ensorties.Acc esauxregistresdu8255: leslignesd’adressesA0etA1d´ efinissentlesadressesdesregistresdu8255:

A1 A0 RDWRCS op eration00010 lectureduportA01010 lectureduportB10010 lectureduportC00100´ ecritureduportA01100´ ecritureduportB10100´ ecritureduportC11100´ ecritureduregistredecommandeXXXX1pasdetransaction11010 ill egalXX110pasdetransaction

Remarque:leregistredecommandeestaccessibleuniquementen´ ecriture,lalecturedeceregistren’estpasautoris´ ee.Configurationdu8255:lesportspeuventˆ etreconfiguresenentr eesouensortiesselonlecontenuduregistredecommande. Deplusle8255peutfonctionnerselon3modes:mode0,mode1oumode2.Lemode0estleplussimple: lesportssontconfigur´ esenentr´ees/sortiesdebase. Lesdonneesecritesdanslesregistrescorrespondantssontm´ emoriseessurleslignesdesor-ties; l’ etatdeslignesd’entr´ eesestrecopi edanslesregistrescorrespondantsetn’estpasmemorise.Lesmodes1et2sontpluscomplexes.Ilssontutilis´ espourledialogueavecdesp´eripheriquesnecessitantunasservissement.



Structureduregistredecommande:

D0D5D6 D4 D3D7 D2 D1

Groupe A

port C haut1 = entrée0 = sortie

port A1 = entrée0 = sortie

sélection demode :00 = mode 001 = mode 11x = mode 2

drapeau1 = actif

Groupe Bport C bas1 = entrée0 = sortie

port B1 = entrée0 = sortie

sélection demode :0 = mode 01 = mode 1

Connexiondu8255surlesbusdu8086: lebusdedonn´ eesdu8255estsur8bitsalorsqueceluidumicroprocesseur8086estsur16bits.Onpeutdoncconnecterlebusdedonneesdu8255surleslignesdedonn´ eesdepoidsfaibledu8086(D0-D7)ousurcellesdepoidsfort(D8-D15).Unedonneeestenvoyee(oure¸cue)parlemicroprocesseur8086:

• surlapartiefaibledubusdedonn´ eeslorsquel’adresseàecrire(ouàlire)estpaire:validationparA0;

• surlapartiehautelorsquel’adresseestimpaire:validationpar BHE.

Ainsil’undecesdeuxsignauxA0ou BHEdoitˆ etreutilisépoursélectionnerle8255:

RDWR

A0A1

CS

D0 - D7ou

D8 - D158255

RDWR

A1A2

A0 ou BHE

M/IO

A3 - A15

validation

décodeurd'adresses

D0...D7

Consequence:lesadressesdesregistresdu8255setrouvent` adesadressespaires(valida-tionparA0)ouimpaires(validationpar BHE).



Ledécodeur d’adressesdeterminel’adressedebasedu8255; les lignes A1et A2determinentlesadressesdesregistresdu8255.Exemple:connexiondu8255surlapartiefaibledubusdedonn´ eesdu8086,avecdecodaged’adressesincomplet(leslignesd’adressesA3-A15nesontpastoutesutilis´ ees):

RDWR

A0A1

CS

D0 - D7 8255

RDWR

A1A2

A0

M/IO

A

G1G2AG2B

BC

74138

Y1

Y5Y4

Y2

Y7Y6

Y3

Y0va

lidat

ion

+5 V

A8A9A10

D0...D7

Determinationdel’adressedu8255:

A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0X X X X X 0 1 1 X X X X X A1 A0 0

adressedebase sélection CS

=300H deregistre =0

• A2=0etA1=0:adresseduportA=adressedebase+0=300H;

• A2=0etA1=1:adresseduportB=adressedebase+2=302H;

• A2=1etA1=0:adresseduportC=adressedebase+4=304H;

• A2=1etA1=1:adresseduregistredecommande=adressedebase+6=306H.

Remarque:led´ ecodaged’adressesetantincomplet, le8255apparaˆ ıtdansplusieursplagesd’adressesselonlesvaleursdesbitsd’adressesnond´ ecodes(A7-A13etA12-A15).Danscetexemple,l’adressedebase300Hcorrespond` alapremièreadressepossible(bitsd’adressesnondécodestouségauxà0).Remarque:sionveutquele8255poss` ededesadressesconsécutives(parexemple300H,301H,302Het303H),onpeututiliserlesch´ emasuivantquiexploitetoutlebusdedonn´ ees(D0-D15)du8086:



RDWR

A0A1

CS

8255

RDWR

A1A0

BHE

M/IO

A2- A15

validation

décodeurd'adresses

A B

DIREN

8286

A B

DIREN

8286

D0...D7

DT/R 8

8

8

PA

PB

PC

transmetteurbidirectionnel

D0 - D7

D8 - D15

Exempledeprogrammation:soitlemontagesuivant:

D0 - D7 8255D0...D7

8086

adressede base= 300H

01

01

01

PA0

PA1

PA2

PB0

K1

K2

K0

LED

Onveutquelaleds’allumelorsqu’onalacombinaison:K0=1etK1=0etK2=1.

Programme:



portA equ 300H ;adressesdesregistresdu8255portB equ 302HportC equ 304Hcontrole equ 306H

mov dx,controle ;initialisationduportAenentr´ eemov al,90H ;etduportBensortie(mode0):out dx,al ;controle=10010000B=90H

boucle: mov dx,portA ;lectureduportAin al,dxand al,00000111B ;masquagePA0,PA1etPA2cmp al,00000101B ;testPA0=1,PA1=0etPA2=1jne faux ;non->alleraulabel‘‘faux’’...mov al,00000001B ;oui->mettrePB0à1jmp suite ;etcontinueraulabel‘‘suite’’

faux: mov al,00000000B ;...mettrePB0à0suite: mov dx,portB ;´ ecritureduportB

out dx,aljmp boucle ;retournerlireleportA

6.5 L’interfaces´ erie8250Uneinterfaceseriepermetd’échangerdesdonneesentrelemicroprocesseuretunp eripheriquebitparbit.

microprocesseur

données

adresses

commandes

interfacesérie

TxD : émission

RxD : réception

Avantage: diminutiondunombredeconnexions(1fil pour l’ emission, 1fil pour lareception).Inconvenient:vitessedetransmissionplusfaiblequepouruneinterfaceparall` ele.Ilexistedeuxtypesdetransmissionss´ eries:

• asynchrone:chaqueoctetpeutˆ etre emisoure¸cusansduréedetermineeentreunoctetetlesuivant;

• synchrone:lesoctetssuccessifssonttransmisparblocss´ eparespardesoctetsdesynchronisation.

Latransmissionasynchronelaplusutilis´ eeestcellequiestd´ efinieparlanormeRS232.


6.5-L’interfaces´ erie8250 61

Exemple:transmissionducaract` ere’E’(codeASCII45H=01000101B)sousformes´ erieselonlanormeRS232:

10 1100 0 0

bit destart bits de

données

bit deparité

LSB

MSB

bits destop

durée d'un bit = T

+9 à +15 V

-9 à -15 V

• l’ etat1correspond` aunetensionn´ egativecompriseentre −9et −15V,l’´ etat0` aunetensionpositivecompriseentre+9et+15V.Aurepos,laligneest`al’´ etat1(tensionn egative);

• lebitdestartmarqueled´ ebutdelatransmissionducaract` ere;• lesbitsdedonn´ eessonttransmisl’unapr` esl’autreencommen¸cantparlebitde

poidsfaible.Ilspeuventˆ etreaunombrede5,6,7ou8.Chaquebitestmaintenusurlalignependantunedur´ eedetermineeT.L’inversedecettedur´ eedefinitlafr´ equencedebit=nombredebitsparsecondes=vitessedetransmission. Lesvitessesnormaliseessont:50,75,110,134.5,150,300,600,1200,2400,4800,9600bits/s;

• lebitdeparit´ e(facultatif)estunbitsuppl´ ementairedontlavaleurd´ ependdunombredebitsdedonn´ eesegaux a1. Il estutilis´epourlad´ etectiond’erreursdetransmission;

• lesbitsdestop(1,1.5ou2)marquentlafindelatransmissionducaract` ere.

Principed’uneinterfaces´ erie:

registre de donnéesémission

registre à décalageréception

registre à décalageémission

registre de donnéesréception

logique de synchronisation+ contrôle de parité

horloge

8TxD

RxD

bus dedonnéesinterne

...

signauxde

controle

D0 - D7

registres deconfiguration

et d'état



Uncircuitint´ egred’interfaces erieasynchrones’appelleunUART:UniversalAsynchro-nousReceiverTransmitter);uneinterfaces´ eriesynchrone/asynchroneestunUSART.Exemplesd’interfacesseries:

• 8251(Intel);

• 8250(NationalSemiconductor);

• 6850(Motorola).

Connexiondedeux´ equipementsparuneliaisons´ erieRS232:les´ equipementsquipeuventˆ etreconnectesàtraversuneliaisons´ erieRS232sontdedeuxtypes:

• les equipementsterminauxdedonn´ ees(DTE:DataTerminalEquipment)quigenerentlesdonnéesàtransmettre,exemple:unordinateur;

• les equipementsdecommunicationdedonn´ ees(DCE:DataCommunicationEquipment)quitransmettentlesdonn´ eessurleslignesdecommunication,exemple:unmodem.

Pourconnecterceséquipements,onutilisedesconnecteursnormalisésDB9ouDB25:

DB9 mâle

1 2 3 4 6 7 8 95 10 11 12 13

14 15 16 17 19 20 21 2218 23 24 25

1 2 3 4 5

6 7 8 9

DB25 mâle

Differentssignauxsonttransport´ esparcesconnecteurs:

signal no broche no broche description sensDB9 DB25 DTE DCE

TxD 3 2 TransmitData sortie entreeRxD 2 3 ReceiveData entree sortieRTS 7 4 RequestToSend sortie entreeCTS 8 5 ClearToSend entree sortieDTR 4 20 DataTerminalReadysortie entreeDSR 6 6 DataSetReady entree sortieDCD 1 8 DataCarrierDetect entree sortie

RI 9 22 RingIndicator entree sortieGND 5 7 Ground — —

Seulsles2signauxTxDetRxDservent` atransmettrelesdonn´ ees.Lesautressignauxsontdessignauxdecontrˆ oledel’´ echangededonnees.



ConnexionentreDTEetDCE:

TxDRxDRTSCTSDTRDSRDCD

RIGND


RIGND

DTE(ordinateur)

DCE(modem)

DialogueentreDTEetDCE:

DTR

RTS

TxD

DSR

DCD

CTS

donnée

DTE

DCE

(lessignauxdecontrˆ olesontactifsàl’´ etatbas=tensionpositive)• quandleDTEveuttransmettredesdonn´ ees,il activelesignal DTR. Si leDCE

estprêtàrecevoirlesdonn´ ees, il activelesignal DSRpuislesignal DCD: lacommunicationpeutdébuter;

• lorsqueleDTEaunedonn´ eeà emettre, il activelesignal RTS. Si leDCEpeutrecevoirladonnée,ilactiveCTS:leDTEenvoieladonn´ eesurlaligneTxD;

• sileDCEveutdemanderunepausedanslatransmission,ild´ esactiveCTS:leDTEarretelatransmissionjusqu’àcequeCTSsoitr´ eactive.C’estuncontrˆ olemat´ erieldufluxdedonn´ ees;

• Lorsquelatransmissionesttermin´ ee, lessignauxRTS, CTS, DTR, DCDetDSRsontsuccessivementdesactives.



Applicationsdesliaisonss´ eries:• transmissiondedonn eesàtraversunelignet´ elephonique:

mic

ropr

oces

seur

inte

rface

série

modem

DTE

DCE

mic

ropr

oces

seur

inte

rface

série

modem

DTE

DCEligne téléphonique

Lemodemtransformelessignauxnum´ eriquesproduitsparl’interfaces´ erieensi-gnauxanalogiquesacceptesparlalignet´ elephoniqueetinversement(modulationsnumeriquesFSK,PSK,...)

• liaisons eriedirecteentredeuxDTE:–liaisonsimple` a3fils:rebouclage(strapping)dessignauxdecontrˆ ole:


RIGND


RIGNDDTE 1 DTE 2

Cecâblagenepermetpaslecontrˆ olemat erieldufluxentrelesdeuxDTE.–liaisoncompl` ete:câbleNullModem:


RIGND


RIGNDDTE 1 DTE 2

Cecâblagesimulelapr´ esenced’unmodem(DCE)encroisantlessignauxdecontroleetpermetlecontrˆ olemat erielduflux.



Miseenœuvred’uneinterfaces´ erie,l’UART8250:

Brochagedu8250:1

20 21

40

8250

2345678910111213141516171819 22

2324252627282930313233343536373839

D0D1D2D3D4D5D6D7

RCLKSIN

SOUTCS0CS1CS2

BAUDOUTXTAL1XTAL2

DOSTRDOSTR

GND

VCCRIDCDDSRCTSMROUT1DTRRTSOUT2INTRPTNCA0A1A2ADSCSOUTDDISDISTRDISTR

Sch emafonctionnel:

D0 - D7

MRDISTRDOSTRDISTRDOSTR

CS0CS1CS2

A2A1A0ADS

INTRPT

DDISCSOUT

VCC

XTAL1

XTAL2

RCLKBAUDOUT

SIN

SOUT

RTSDTR

OUT1OUT2

CTSDSRDCD

RIGND

RxD

TxD

RTSDTR

CTSDSRDCDRIGND

1489

1488

14881488

14891489

14891489

A0ou

BHE

M/IO

A4 - A15

validation

décodeurd'adresses

D0 - D7ou

D8 - D15

RESETRDWR

A3A2A1

+5 V

demanded'interruption

commandesd'amplificateurs

de bus

interfacemicroprocesseur UART

contrôleet état de

ligne

diviseurd'horloge

etgénérateur

de baud

récepteur

émetteur

interface modem

contrôlemodem

étatmodem

modem

lignetéléphonique

adaptateurRS232/TTL

adaptateurTTL/RS232

1.8432 MHzou

2.4576 MHzou

3.072 MHz

8250

+5 V



Acc esauxregistresdu8250:le8250poss` ede11registres.Commeiln’yaque3bitsd’adresses(A0,A1etA2),plusieursregistresdoiventsepartagerlamˆ emeadresse:

DLABA2 A1 A0 registre0 0 0 0 RBR: ReceiverBufferRegister, registreder´ eception

(accessibleseulementenlecture)0 0 0 0 THR : Transmitter Holding Register, registre

d’emission(accessibleseulementenecriture)1 0 0 0 DLL: DivisorLatchLSB, octetdepoidsfaibledudi-

viseurd’horloge1 0 0 1 DLM:DivisorLatchMSB,octetdepoidsfortdudivi-

seurd’horloge0 0 0 1 IER:InterruptEnableRegister,registred’autorisation

desinterruptionsX 0 1 0 IIR: InterruptIdentificationRegister, registred’iden-

tificationdesinterruptionsX 0 1 1 LCR: LineControl Register, registredecontrˆ olede

ligneX 1 0 0 MCR: ModemControl Register, registredecontrˆ ole

modemX 1 0 1 LSR:LineStatusRegister,registred’´ etatdelaligneX 1 1 0 MSR:ModemStatusRegister,registred’´ etatdumo-

demX 1 1 1 SCR:ScratchRegister,registre` ausageg eneral

Enfonctiondel’´ etatdeDLAB(DivisorLatchAccessBit=bitdepoidsfortduregistreLCR),onaacc` essoitauregistred’´ emission/reception,soitaudiviseurd’horloge,soitaumasqued’interruptions.Structuredesregistres:

• LineControlRegister(LCR):bits0et1 :longueurdumottransmis, bit1 bit0

0 0 → 5bits0 1 → 6bits1 0 → 7bits1 1 → 8bits

bit2 :nombredebitsdestop,0 → 1bitdestop,1 → 1.5bits de stopsi 5bits sont

transmis,2bitsdestopsinon;bit3 :autorisationdeparit´ e, 0 → pasdeparit´ e,

1 → paritégenereeetvérifiee;bit4 :s electiondeparit´ e, 0 → parit eimpaire,

1 → paritépaire;bit5 :for¸cagedeparité, 0 → parit enonforcée

1 → paritéfixe;



bit6:contrˆ oledel’´ etatdelaligneTxD, 0 → ligneenfonctionnementnormal,1 → forcagedeTxDàl’état0(break);

bit7 :DLAB(DivisorLatchAccessbit), 0 → accesauxregistresd’´ emission,deréceptionetIER,

1 → accesaudiviseurd’horloge.• LineStatusRegister(LSR):

bit0 :1 → donneere¸cue;bit1 :1 → erreurd’écrasementdecaractere;bit2 :1 → erreurdeparité;bit3 :1 → erreurdecadrage(bitdestopnonvalide);bit4 :1 → detectiond’un´ etatlogique0surRxDpendant

unedur eesuperieureàladuréed’unmot;bit5 :1 → registredetransmissionvide;bit6 :1 → registreàdecalagevide;bit7 :nonutilis´ e,toujoursà0.

• ModemControlRegister(MCR):bit0 : DTRbit1 : RTSbit2 : OUT1bit3 : OUT2

⎫⎪⎪⎪⎬⎪⎪⎪⎭

activation(miseà0)deslignescorrespondantesenmettantà1cesbits;

bit4 :1 → fonctionnementenboucle:TxDconnect´ eeàRxD(modetest);bit5bit6bit7

⎫⎪⎬⎪⎭ :inutilisés,toujoursà0.

• ModemStatusRegister(MSR):bit0 :1 → changementdeCTSdepuisladerni` erelecture:deltaCTS;bit1 :1 → deltaDSR;bit2 :1 → deltaRI(uniquementfrontmontantsurRI);bit3 :1 → deltaDCD;bit4 : CTSbit5 : DSRbit6 : RIbit7 : DCD

⎫⎪⎪⎪⎬⎪⎪⎪⎭

cesbitsindiquentl’´ etatdeslignescorrespondantes.

• Diviseurd’horloge(DLM,DLL): lavitessedetransmissionestfix´ eeparlavaleurdudiviseurd’horloge:

vitesse(bit / s)=frequencedhorloge(quartz)

16× (DLM , DLL)

Exempledecalcul:vitessedetransmissiond´ esiree=1200bit/s,fr´ equenced’horloge=1.8432MHz,d´ eterminationdelavaleurdudiviseurd’horloge:

diviseur=frequencedhorloge

16× vitesse=

1.8432× 106

16× 1200=96 ⇒ DLM=0etDLL=96.



• ReceiverBufferRegister(RBR):contientladonn´ eere¸cue.• TransmitterHoldingRegister(THR):contientladonn´ eeàtransmettre.• InterruptIdentificationRegister(IIR):

bit0 :0 → interruptionencours,1 → pasd’interruptionencours;

bits1et2 :sourced’interruption, bit2 bit11 1 → erreur1 0 → donneere¸cue0 1 → registred’ emissionvide0 0 → changementd’etatmodem

(ordredeprioritéd´ ecroissant);bit3bit4bit5bit6bit7

⎫⎪⎪⎪⎪⎪⎪⎬⎪⎪⎪⎪⎪⎪⎭

:inutilisés,toujoursà0.

• InterruptEnableRegister(IER):autorisationdesinterruptionsbit0 :1 → donneere¸cue;bit1 :1 → registred’ emissionvide;bit2 :1 → erreur;bit3 :1 → changementd’etatmodem;bit4bit5bit6bit7

⎫⎪⎪⎪⎬⎪⎪⎪⎭

:inutilisés,toujoursà0.

• ScratchRegister(SCR):registre` ausageg eneralpouvantcontenirdesdonn´ eestemporaires.

Exempledeprogrammation:soitunUART8250dontlebusdedonn´ eesestconnectésurlapartiefaibledubusdedonn´ eesdumicroprocesseur8086.L’adressedebasedu8250estfixeeàlavaleur200Hparund´ ecodeurd’adresses.Lafr equenced’horlogedu8250estde1.8432MHz.Onveut:

• ecrireuneprocédure init quiinitialisele8250aveclesparam` etressuivants:2400bits/s,8bitsparcaract` ere,paritépaire,1bitdestop(2400,8,P,1);

• ecrireuneprocédure envoi quiémetunmessagecontenudanslazonededonn´ eesmsg.L’émissions’arretelorsquelecaractèreEOT(EndOfText,codeASCII=03H)estrencontré;

• ecrireuneproc´ edure reception qui re¸coitunelignede80caract` eresetlarangedansunezonededonn´ eesappelee ligne . Encasd’erreurder´ eception,envoyerlecaractereNAK(NoAcknowledge,codeASCII=15H)sinonenvoyerlecaract` ereACK(Acknowledge,codeASCII=06H).

Programme:



RBR equ 200H ;adressesdesregistresdu8250THR equ 200HDLL equ 200HDLM equ 202HIER equ 202HIIR equ 204HLCR equ 206HMCR equ 208HLSR equ 20AHMSR equ 20CHSCR equ 20EHEOT equ 03H ;caract` ereEndOfTextACK equ 06H ;caract` ereAcknowledgeNAK equ 15H ;caract` ereNoAcknowledgeLIGNE db 80dup(?) ;zonederangementdescaract` eresre¸ cusMSG db ’Test8250’,EOT ;message` aenvoyer

INIT PROCNEAR ;proc´ edured’initialisationdu8250mov dx,LCR ;DLAB=1pouracc´ ederaudiviseurmov al,80H ;d’horlogeout dx,almov dx,DLL ;vitessedetransmission=2400bit/smov al,48 ;=>DLL=48...out dx,almov dx,DLM ;...etDLM=0mov al,0out dx,almov dx,LCR ;DLAB=0,8bitsdedonn´ ees,mov al,00011011B ;parit´ epaire,1bitdestopout dx,alret

INIT ENDP

ENVOICARACTEREPROCNEAR ;proc´ edured’´ emissionducontenudeAHmov dx,LSR ;lectureduregistred’´ etatdelaligne

attente envoi: ;attenteregistredetransmissionvidein al,dxand al,20H ;masquagebit5deLSRjz attente envoi ;sibit5deLSR=0=>attente...mov dx,THR ;...sinonenvoyerlecaract` eremov al,ah ;contenudansleregistreAHout dx,alret

ENVOICARACTEREENDP



ENVOI PROCNEAR ;proc´ edured’´ emissiondumessagemov si,offsetMSG ;pointerversled´ ebutdumessage

boucle:mov ah,[si] ;AH<-caract` ere` aenvoyercmp AH,EOT ;findumessage?jz fin envoi ;oui=>finproc´ edurecall ENVOICARACTERE ;non=>envoyercaract` ere...inc si ;...etpasseraucaract` eresuivantjmp boucle

fin envoi:ret

ENVOI ENDP

RECEPTIONPROCNEAR ;proc´ edureder´ eceptiond’unelignemov di,offsetLIGNE ;pointerversd´ ebutzoneder´ eceptionmov cx,80 ;compteurdecaract` eresre¸ cus

attente reception:mov dx,LSR ;lectureduregistred’´ etatdelalignein al,dxtest al,01H ;testdel’´ etatdubit0deLSRjz attente reception ;pasdecaract` erere¸ cu=>attentetest al,00001110B ;sinontesterreurs:bits1,2,3deLSRjz suite ;pasd’erreurs=>continuermov ah,NAK ;erreurs=>envoyerNAK...call ENVOICARACTEREjmp attente reception ;...etretournerattendreuncaract` ere

suite:mov dx,RBR ;lirecaract` erere¸ cu...in al,dxmov [di],al ;...etlerangerdansLIGNEmov ah,ACK ;puisenvoyerACKcall ENVOICARACTEREdec cx ;d´ ecr ementercompteurdecaract` eresjz fin reception ;sicompteur=0=>finr´ eceptioninc di ;sinonincr´ ementerDIjmp attente reception ;etallerattendrecaract` eresuivant

fin reception:ret

RECEPTIONENDP


Chapitre7

Lesinterruptions

7.1 Definitiond’uneinterruption

Soitunmicroprocesseurquidoit´ echangerdesinformationsavecunp´ eripherique:

microprocesseur

périp

hériq

ue

interface

Ilyadeuxm´ ethodespossiblespourrecevoirlesdonn´eesprovenantdesp eripheriques:• scrutationp´ eriodique(oupolling): leprogrammeprincipal contientdesins-

tructionsquilisentcycliquementl’´ etatdesportsd’E/S.Avantage:facilit´ edeprogrammation.Inconvenients:

–pertedetempss’ilyadenombreuxp´ eripheriques`ainterroger;–denouvellesdonn´ eesnesontpastoujourspr´ esentes;–desdonn´ eespeuvent etreperduessielleschangentrapidement.

• interruption:lorsqu’unedonn´ eeapparaıtsurunp´ eripherique,lecircuitd’E/Slesignaleaumicroprocesseurpourquecelui-cieffectuelalecturedeladonn´ ee:c’estunedemanded’interruption(IRQ:InterruptRequest):

microprocesseur

périp

hériq

ue

interface


Avantage:lemicroprocesseureffectueunelecturedesportsd’E/Sseulementlors-qu’unedonneeestdisponible,cequipermetdegagnerdutempsetd’´ eviterdeperdredesdonnees.


72 Chapitre7-Lesinterruptions

Exemplesdep eripheriquesutilisantlesinterruptions:

• clavier:demanded’interruptionlorsqu’unetoucheestenfonc´ ee;

• portsérie: demanded’interruptionlorsdel’arriv´ eed’uncaractèresurlalignedetransmission.

Remarque:lesinterruptionspeuventˆ etreg enereesparlemicroprocesseurlui-mêmeencasdeproblèmestelsqu’uneerreurd’alimentation, unedivisionparz´ eroouuncircuitmemoired efectueux(erreursfatales). Danscecas, lademanded’interruptionconduit` al’arr etdumicroprocesseur.

7.2 Priseencharged’uneinterruptionparlemicro-processeur

Alasuited’unedemanded’interruptionparunp´ eripherique:

• lemicroprocesseurterminel’exécutiondel’instructionencours;

• il rangelecontenudesprincipauxregistressurlapiledesauvegarde: pointeurd’instruction,flags,...

• il emetunaccuséder´ eceptiondedemanded’interruption(InterruptAcknow-ledge)indiquantaucircuitd’E/Squelademanded’interruptionestaccept´ ee:

microprocesseur

périp

hériq

ue

interface


interruptionacceptée

Remarque: lemicroprocesseurpeutrefuserlademanded’interruption: celle-ciestalorsmasqu´ ee. Lemasquaged’uneinterruptionsefaitg´ eneralementenpo-sitionnantunflagdansleregistredesindicateursd’´ etat. Il existecependantdesinterruptionsnonmasquablesquisonttoujoursprisesencompteparlemicropro-cesseur.

• ilabandonnel’ex ecutionduprogrammeencoursetvaex´ ecuterunsous-programmedeservicedel’interruption(ISR:InterruptServiceRoutine);

• apresl’executiondel’ISR,lesregistressontrestaur´ esàpartirdelapileetlemicro-proceseurreprendl’ex ecutionduprogrammequ’ilavaitabandonné:


7.3-Adressesdessous-programmesd’interruptions 73

programmeprincipal sous-programme

de servicede l'interruption

service

de

l'interr

uption

retour au

prog

ramm

eprinc

ipa

l (IRET

)

arrivée dela demande

d'interruption

Remarque:laderni` ereinstructiond’unsous-programmedeserviced’interruptiondoitetrel’instruction IRET:retourd’interruption.Si plusieursinterruptionspeuventseproduireenmˆ emetemps, ondoitleuraffecterunepriorit epourquelemicroprocesseursachedansquelordreildoitservirchacuned’entreelle.

7.3 Adressesdessous-programmesd’interruptionsLorsqu’uneinterruptionsurvient, lemicroprocesseurabesoindeconnaˆ ıtrel’adressedusous-programmedeservicedecetteinterruption.Pourcela,lasourced’interruptionplacesurlebusdedonn´ eesuncodenumériqueindiquantlanaturedel’interruption.Lemicro-processeurutilisececodepourrechercherdansunetableenm´ emoirecentralel’adressedusous-programmed’interruptionàexécuter.Chaque elementdecettetables’appelleunvecteurd’interruption:

table desvecteursd'interruptionsadresse int. no i

sous-programmed'interruption no i

code (ou no) del'interruption

mémoire centrale

adresse int. no j

sous-programmed'interruption no j

Lorsquelesadressesdessous-programmesd’interruptionssontg´ ereesdecettemani` ere,onditquelesinterruptionssontvectoris´ ees.Avantagedelavectorisationdesinterruptions:l’emplacementd’uneISRpeutˆ etren’im-porteoùdanslam´ emoire,ilsuffitdesp´ ecifierlevecteurd’interruptioncorrespondant.



7.4 Lesinterruptionsdu8086Lemicroprocesseur8086peutgérerjusqu’à256interruptions.Chaqueinterruptionre¸ coitunnumérocomprisentre0et255appel´ etypedel’interruption.Troissortesd’interruptionssontreconnuesparle8086:

• interruptionsmat´ eriellesproduitesparl’activationdeslignesINTRetNMIdumicroprocesseur;

• interruptionslogiciellesproduitesparl’instruction INTn ,oùnestletypedel’in-terruption;

• interruptionsprocesseurg´ enereesparlemicroprocesseurencasded´ epassement,dedivisionparz´ erooulorsdel’ex´ ecutionpasàpasd’unprogramme.

Lesinterruptionsdu8086sontvectoris´ ees.Latabledesvecteursd’interruptionsdoitobligatoirementcommenceral’adressephysique00000Hdanslam´ emoirecentrale.Chaquevecteurd’interruptionestconstitu´ ede4octetsrepr´ esentantuneadresselogiquedutypeCS:IP.

type FFH : libre

type 40H : libretype 3FH :

réservé par Microsoft

type 20H :réservé par Microsoft

type 1FH :réservé par Intel

type 05H :réservé par Intel

type 04H :overflowtype 03H :

instruction int sur 1 octettype 02H :

NMItype 01H :pas à pas

type 00H :division par zéro

3FFH3FCH

103H100H

83H80H

FCHFFH

7FH7CH

17H14H13H10H0FH0CH0BH08H07H04H03H00H

adresses desvecteurs d'interruption

interruptionslibres : disponiblespour l'utilisateur

interruptionsréservées par

Microsoft dansun PC : utilisées

par MS-DOS,Windows, ...

interruptionsréservées par

Intel

CSIP

2 octets2 octets


7.5-Lecontrˆ oleurprogrammabled’interruptions8259 75

Remarque: correspondanceentreletypedel’interruptionetl’adresseduvecteurcor-respondant:

adressevecteurd’interruption=4 × typedel’interruption

Exemple:interruption20H,adresseduvecteur=4 × 20H=80H.Latabledesvecteursd’interruptionsestcharg´ eeparleprogrammeprincipal(carteàmi-croprocesseur)ouparlesyst` emed’exploitation(ordinateur)aud´ emarragedusystème.Ellepeutˆ etremodifiéeencoursdefonctionnement(d´ etournementdesvecteursd’inter-ruptions).

7.5 Lecontrˆ oleurprogrammabled’interruptions8259

Lemicroprocesseur 8086nedisposequededeuxlignes dedemandes d’interruptionsmaterielles(NMIetINTR). Pourpouvoirconnecterplusieursp´ eriperiquesutilisantdesinterruptions, onpeututiliserlecontrˆ oleurprogrammabled’interruptions8259dontleroleestde:

• re¸cevoirdesdemandesd’interruptionsdesp eripheriques;

• resoudrelesprioritésdesinterruptions;

• genererlesignalINTRpourle8086;

• emettrelenumérodel’interruptionsurlebusdedonn´ ees.

Un8259peutg´ ererjusqu’à8demandesd’interruptionsmat´ erielles.Brochagedu8259:

1 28

8259

234567891011121314 15

161718192021222324252627

CSWRRDD7D6D5D4D3D2D1D0

CAS0CAS1GND

VCCA0INTAIR7IR6IR5IR4IR3IR2IR1IR0INTSP/ENCAS2



Sch emafonctionnel:

A0ou

BHE

M/IO

A2 - A15

validation

décodeurd'adresses

D0 - D7ou

D8 - D15

+5 V

8259

D0 - D7

RDWR

RDWR

CS

A1

INTRINTA

IR0IR1IR2IR3IR4IR5IR6IR7

CAS0CAS1CAS2SP/EN

entrées dedemandes

d'interruptions

mise encascade

de plusieurs8259

VCC

GND

INTINTA

A0

Remarque:silenombrededemandesd’interruptionsestsup´ erieur a8,onpeutplacerplusieurs8259encascade:

IR0IR1IR2IR3IR4IR5IR6IR7 entrées de

demandesd'interruptions

INT


INT


INT

8259maître

INTR

CAS0, CAS1, CAS2

8259esclave

8259esclave

INTA INTASP/EN

SP/EN


Annexe

Jeud’instructionsdu8086

Transfertdedonn´ ees:

G en eralMOV Deplacementd’unoctetoud’unmotPUSH Ecritured’unmotausommetdelapilePOP Lectured’unmotausommetdelapileXCHG Echanged’octetsoudemotsXLATouXLATB

Traductiond’unoctet` al’aided’unetable

Entrees/SortiesIN Lectured’unportd’E/SOUT Ecritured’unportd’E/S

Transfertd’adressesLEA Chargementd’uneadresseeffectiveLDS Chargementd’unpointeurutilisantDSLES Chargementd’unpointeurutilisantES

TransfertdesflagsLAHF Transfertdes5flagsbasdansAHSAHF TransfertdeAHdansles5flagsbasPUSHF SauvegardedesflagssurlapilePOPF Restaurationdesflags`apartirdelapile

Instructionsarithm´ etiques:

AdditionADD Additiond’octetsoudemotsADC Additiond’octetsoudemotsavecretenueINC Incrementationde1d’unoctetoud’unmotAAA AjustementASCIIdel’additionDAA Ajustementd´ecimaldel’addition


78 Annexe-Jeud’instructionsdu8086

SoustractionSUB Soustractiond’octetsoudemotsSBB Soustractiond’octetsoudemotsavecretenueDEC Decrementationde1d’unoctetoud’unmotNEG Complementation a2d’unoctetoud’unmot(change-

mentdesigne)CMP Comparaisond’octetsoudemotsAAS AjustementASCIIdelasoustractionDAS Ajustementdécimaldelasoustraction

MultiplicationMUL Multiplicationnonsign´ eed’octetsoudemotsIMUL Multiplicationsign´ eed’octetsoudemotsAAM AjustementASCIIdelamultiplication

DivisionDIV Divisionnonsignéed’octetsoudemotsIDIV Divisionsign eed’octetsoudemotsAAD AjustementASCIIdeladivisionCBW Conversiond’octetenmotCWD Conversiondemotendoublemot

Instructionslogiques:

LogiqueNOT Complementà1d’unoctetoud’unmotAND ETlogiquededeuxoctetsoudedeuxmotsOR OUlogiquededeuxoctetsoudedeuxmotsXOR OUexclusiflogiquededeuxoctetsoudedeuxmotsTEST Comparaison,al’aided’unET,d’octetsoudemots

DecalagesSHL/SAL Decalageagauchearithm´ etiqueoulogique(octetou

mot)SHR Decalagelogiqueadroited’unoctetoud’unmotSAR Decalagearithmetique adroited’unoctetoud’unmot

RotationsROL Rotationàgauched’unoctetoud’unmot)ROR Rotationàdroited’unoctetoud’unmotRCL RotationàgaucheincluantCF(octetoumot)RCR RotationàdroiteincluantCF(octetoumot)


79

Instructionssurleschaˆ ınesdecaract` eres:

PrefixesREP RepetitiontantqueCXn’estpasnulREPEou REPZ Repetitiontantqu’ilya´ egaliteetqueCXn’estpasnulREPNEouREPNZ

Repetitiontantqu’il n’yapas´ egaliteetqueCXn’estpasnul

InstructionsMOVSouMOVSB/MOVSW

Deplacementdeblocsd’octetsoudemots

CMPSouCMPSB/CMPSW

Comparaisondeblocsd’octetsoudemots

SCASouSCASB/SCASW

Explorationd’unblocd’octetsoudemots

LODSouLODSB/LODSW

Tranfertd’unoctetoud’unmotdansALouAX

STOSouSTOSB/STOSW

Chargementd’unblocd’octetsoudemotsparALouAX

Instructionsdebranchements:

BranchementsinconditionnelsCALL Appeldeproc´ edureRET Retourd’uneproc´edureJMP Sautinconditionnel

Contr olesd’it´ erationsLOOP BouclagetantqueCX =0LOOPEouLOOPZ

BouclagetantqueCX =0etZF=1(´ egalite)

LOOPNEouLOOPNZ

BouclagetantqueCX =0etZF=0(in´ egalite)

JCXZ SautsiCXestnulInterruptions

INT InterruptionlogicielleINTO InterruptionsiOF=1(overflow)IRET Retourd’uneinterruption


80 Annexe-Jeud’instructionsdu8086

Instructionsdebranchementsconditionnels:

SautsconditionnelsJA ou JNBE(1) Sautsi « superieur » (siCF+ZF=0)JAEou JNB(1) Sautsi « superieurou´ egal» (siCF=0)JB ou JNAE(1) Sautsi « inferieur » (siCF=1)JBEou JNA(1) Sautsi « inferieurou´ egal» (siCF+ZF=1)JC Sautencasderetenue(siCF=1)JE ou JZ Sautsi « egal» ou « nul » (siZF=1)JGou JNLE(2) Sautsi « plusgrand » (si(SF ⊕ OF)+ZF=0)JGEou JNL(2) Sautsi « plusgrandou´ egal» (siSF ⊕ OF=0)JL ou JNGE(2) Sautsi « pluspetit » (siSF ⊕ OF=1)JLEou JNG(2) Sautsi « pluspetitou´ egal» (si(SF ⊕ OF)+ZF=1)JNC Sautsi « pasderetenue » (siCF=0)JNEou JNZ Sautsi « non egal» ou « nonnul » (si(ZF=0)JNO Sautsi « pasdedépassement» (siOF=0)JNPou JPO Sautsi « parit eimpaire » (siPF=0)JNS Sautsi « signepositif » (siSF=0)JO Sautsi « depassement» (siOF=1)JP ou JPE Sautsi « paritépaire » (siPF=1)JS Sautsi « signenegatif » (siSF=1)

(1) concernedesnombresnonsignés.(2) concernedesnombressign es.

Instructionsdecontrˆ oledu8086:

OperationssurlesflagsSTC Metleflagderetenueà1CLC EffaceleflagderetenueCMC Inversel’ etatduflagderetenueSTD Metleflagdedirectionà1(d´ ecrementation)CLD Metleflagdedirectionà0(incr´ ementation)STI AutoriselesinterruptionssurINTRCLI InterditlesinterruptionssurINTR

Synchronisationavecl’ext´ erieurHLT Arr etdumicroprocesseur(sortiedecet´ etatparinter-

ruptionoureset)WAIT AttentetantqueTESTn’estpasà0ESC Prefixe=instructiondestin´ eeàuncoprocesseurLOCK Prefixe=r´ eservationdubuspourl’instruction

Pasd’opérationNOP Pasd’operation


Bibliographie

[1] P. Andr e. LaliaisonRS232. Dunod,Paris,1998.[2] T.C. Bartee . Digital ComputerFundamentals. McGraw-Hill,Tokyo,1981.[3] J. Campbell . L’interfaceRS-232. Sybex,Paris,1984.[4] B. Fabrot . Assembleurpratique. MaraboutInformatique,Alleur,Belgique,1996.[5] A.B. Fontaine . Lemicroprocesseur16bits8086/8088–Mat´ eriel,logiciel,syst` eme

d’exploitation. Masson,Paris,1988.[6] B. Geoffrion . 8086- 8088–Programmationenlangageassembleur.Editions

Radio,Paris,1986.[7] J.P. Hayes . ComputerArchitectureandOrganization. McGraw-Hill,Tokyo,1982.[8] S. Leibson . Manuel desinterfaces. McGraw-Hill,Paris,1984.[9] H. Lilen . Introduction` alamicro-informatique–Dumicroprocesseuraumicro-

ordinateur. EditionsRadio,Paris,1982.[10] H. Lilen . 8088etsesp´ eripheriques–Lescircuitscl´ esdesIBMPCetcompatibles.

EditionsRadio,Paris,1985.[11] H. Lilen . 8088–AssembleurIBMPCetcompatibles. EditionsRadio,Paris,1986.[12] H. Lilen . Coursfondamental desmicroprocesseurs. EditionsRadio,Paris,1987.[13] H. Lilen . Microprocesseurs–DuCISCauRISC. Dunod,Paris,1995.[14] G.H. MacEwen . IntroductiontoComputerSystems. McGraw-Hill,Tokyo,1981.[15] A. Mariatte . PC,modemsetserveurs. P.S.I,Lagny,France,1986.[16] P. Mercier . Assembleurfacile. MaraboutInformatique,Alleur,Belgique,1989.[17] P. Mercier .Lamaˆ ıtriseduMS-DOSetduBIOS–Lesinterruptions–Organisation

interne. MaraboutInformatique,Alleur,Belgique,1989.[18] P. Mercier . LesinterruptionsduMS-DOS. MaraboutInformatique, Alleur, Bel-

gique,1990.[19] A. Osborne . Initiationauxmicro-ordinateurs–Niveau2. EditionsRadio, Paris,

1981.[20] J.B. Peatman . MicrocomputerBasedDesign. McGraw-Hill,Tokyo,1981.[21] E. Pissaloux . Pratiquedel’assembleurI80x86–Coursetexercices.Herm` es,Paris,

1994.[22] H. Schakel . ProgrammerenassembleursurPC. MicroApplication,Paris,1995.


82 Bibliographie

[23] C. Tavernier . Modems. ETSF,Paris,1993.[24] M. Tischer etB. Jennrich . LabiblePC–Programmationsyst` eme. MicroAppli-

cation,Paris,1997.[25] R. Tourki . L’ordinateurPC–Architectureetprogrammation–Coursetexercices.

CentredePublicationUniversitaire,Tunis,2002.[26] J. TracyKidder .TheSoulofaNewMachine.Atlantic-LittleBrown,U.S.A,1981.[27] J.M. Trio . Microprocesseurs8086-8088–Architectureetprogrammation. Eyrolles,

Paris,1984.[28] R. Zaks etA. Wolfe . Ducomposantausyst` eme–Introductionauxmicroproces-

seurs. Sybex,Paris,1988.


MICRO PROCESSEURd1n7iqsz6ob2ad.cloudfront.net/document/pdf/53307b2650e2e.pdf · 5 La programmation...

Documents

Transcript of MICRO PROCESSEURd1n7iqsz6ob2ad.cloudfront.net/document/pdf/53307b2650e2e.pdf · 5 La programmation...