AUPETIT Julien

COHEN Emmanuel

Electronique

Micro Projet n°3

Additionneur 4 bits

___________________________________

_____________________________________

IFIPS ‐ Université Paris‐Sud Maison de l’Ingénieur, Bâtiment 620, 91405 ORSAY CEDEX

Téléphone : +33 (0)1.69.33.86.30 Télécopie : +33 (0)1.69.41.99.58 Web: http://www.ifips.u‐psud.fr

I. Sommaire

II. Introduction ................................................................................................................................................. 3

III. Additionneur 3 bits .................................................................................................................................. 3

1) Premier bit ............................................................................................................................................... 3

2) Deuxième bit ........................................................................................................................................... 4

3) Bits suivants ............................................................................................................................................. 5

IV. Commande des nombres en entrée ........................................................................................................ 6

V. Visualisation des entrées‐sorties ................................................................................................................. 6

1) Bits en entrée .......................................................................................................................................... 7

2) Bits de sortie ............................................................................................................................................ 8

VI. Afficheur 7 segments ............................................................................................................................... 9

VII. Alimentation des circuits ......................................................................................................................... 9

VIII. Schéma Synoptique ............................................................................................................................... 10

IX. Schéma électrique complet ................................................................................................................... 10

X. Routage...................................................................................................................................................... 12

XI. Tests ‐ Conclusion .................................................................................................................................. 12

2

II. Introduction

Dans ce premier projet numérique, nous souhaitons réaliser un circuit permettant d’additionner deux nombres écrits sous forme binaire naturelle. Nous commencerons par concevoir un circuit additionneur 3 bits puis nous pourrons généraliser la méthode pour N bits. Nous réaliserons finalement un circuit prenant en charge 4 bits.

Pour cela, nous utiliserons uniquement des portes logiques simples de type ET, OU, NON, XOR…

Outre l’additionneur en lui‐même, nous nous intéresserons à la commande des bits d’entrée ainsi qu’à la visualisation des bits en entrée et en sortie. Nous mettrons enfin en œuvre un afficheur sept segments afin de visualiser le résultat sous forme décimale.

III. Additionneur 3 bits

Nous nous intéressons seulement à la logique nécessaire à l’addition.

Voici les nous souhaitons additionner : deux nombres que

… …

Nous prendrons donc dans un premier temps 2

Pour chaque et nous pourrons calculer

la somme en binaire (modulo 2) de et le reste associé

1) Premier bit

Voici par exemple la table de vérité pour le t de ids faible :bi po

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1 Tableau 1 ‐ Bit de poids faible

On remarque alors deux lois caractéristiques :

3

·

Ce qui donne en termes de câblage de portes logiques :

Figure 1

2) Deuxième bit

Le deuxième bit est un peu plus complexe. En effet, pour le calcul de et la logique doit non seulement prendre en compte et mais aussi la etenue du lcul écédent. r ca pr

0 0 0 0 0

0 1 0 1 0

1 0 0 1 0

1 1 0 0 1

0 0 1 1 0

0 1 1 0 1

1 0 1 0 1

1 1 1 1 1 Tableau 2 – Table de vérité deuxième bit

Somme 1

Il est préférable de présenter cette table sous la forme d’un tableau de Karnaugh :

4

00 01 11 100 0 1 0 1

1 1 0 1 0

Tableau 3 – Tableau de Karnaugh pour

On reco na la ctéristique d’une fonction OU exclusif (XOR) : n it ici forme cara

Retenue 1

On procède de même :

00 01 11 100 0 0 1 0

1 0 1 1 1

Tablea

· ·

u 4 – Tableau de Karnaugh pour

Ce qui donne :

Figure 2

3) Bits suivants

On se rend finalement compte que l’on peut généraliser les équations logiques établies au 2) pour n’importe quel bit de rang i :

5

· ·

On peut alors facilement réaliser un additionneur N bit en juxtaposant plusieurs fois la même série de portes logiques.

IV. Commande des nombres en entrée

Ici, nous souhaitions simplement choisir chacun des bits des deux nombres que nous souhaitions ajouter. Nous avons donc associé à chaque bit un interrupteur simple. On relie une de ses bornes à la tension +Vcc, l’autre est alors un des bits d’entrée. Afin de ne pas avoir de potentiel flottant lorsque l’interrupteur est ouvert mais bel et bien la masse, on ajoute une résistance suffisamment grande reliée à la masse.

On prend RN2 = 10 kΩ.

Quand l’interrupteur est ouvert le bit vaut 0, quand il est fermé, il vaut 1.

Afin de ne pas multiplier les résistances, on utilise un réseau relié à la masse. (cf. Figure 3)

Figure 3

V. Visualisation des entrées­sorties

6

Nous souhaitons pouvoir connaitre facilement l’état de chacun des bits d’entrée et de sortie. Pour cela, nous allons utiliser des LED : la diode sera allumée lorsque le bit lui correspondant est à 1 et éteinte lorsque qu’il est à 0.

1) Bits en entrée

En entrée, on connecte simplement une diode entre le potentiel correspondant au bit et la masse. Afin de contrôler le courant qui y circulera, on ajoute une résistance calculée en conséquence. Nous utiliserons encore ici un réseau relié à la masse.

Figure 4

Calcul de la résistance associée

3

3

7

Or, 2 et 8 , on choisit donc 7

35 26 · 10

429 Ω

On choisit finalement RN3 = 400 Ω.

2) Bits de sortie

En sortie, le souci se situe dans le fait que les circuits TTL que nous utilisons ne sont pas capables de fournir un courant suffisant afin d’allumer une diode lorsque leur niveau logique est ‘1’. En revanche, ils le sont à l’état ‘0’.

L’idée est donc d’utiliser les propriétés de la diode et de l’utiliser entre une tension 5V et la sortie d’un circuit TTL. Quand la porte sera à l’état ‘1’, la différence de potentiel aux bornes de la LED étant nulle, celle‐ci restera éteinte. Quand la porte sera à l’état ‘0’, la différence de potentiel étant 5V la diode pourra s’allumer, et le courant pourra atteindre les 8 mA requis.

En câblant ainsi, l’allumage des diodes serait l’inverse de l’état des sorties : allumées pour ‘0’ et éteintes pour ‘1’, en ajoutant une porte inverseuse après les sortie, on s’affranchi de ce problème.

Il faudra comme tout à l’heure ajouter une résistance en série avec chaque diode afin de contrôler le courant. On prendra RN1 = RN3 = 400 Ω.

On obtient alors :

Figure 5

8

VI. Afficheur 7 segments

On veut utiliser cet afficheur afin de visualiser sous forme décimale le résultat de l’addition.

Cet afficheur est constitué de 7 diodes dont l’anode est commune. Il convient donc de les alimenter correctement de manière analogue au LED simples : l’anode commune sur Vcc et chaque cathode reliée à une commande.

Afin que la conversion se fasse simplement, nous avons utilisé un circuit de type LS47, décodeur BCD vers 7 segments. Ayant un collecteur ouvert, il convient d’ajouter des résistances à ce circuit afin de contrôler le courant qui circulera dans les LED.

De la même manière que pour les diodes simples en sortie, on calcule et on prend finalement :

R2 = R3 = R4 = R5 = R6 = R7 = R8 = 470 Ω.

En respectant le datasheet, la connexion se fait comme indiqué sur la Figure 6 :

Figure 6 – Connexions LS47 circuit 7 segments

VII. Alimentation des circuits

Afin de garantir une stabilité de l’alimentation, notamment au moment des bascules, on ajoute une capacité de découplage C2 de forte valeur à l’arrivée de l’alimentation et des capacités de découplage de moindres valeurs C1, C3, C4, C5, C6, C7, C8 au niveau de l’alimentation de chaque circuit.

Elles jouent le rôle de réserves d’énergie pour les circuits TTL.

9

VIII. Schéma Synoptique

Nombre A

Commande bits d'entrée

Addition à l'aide de la logique combinatoire

Conversion pour affichage en décimal

Affichage sur afficheur 7 segments

Affichage de la somme en binaire (LED)

Affichage bits d'entrée (LED)Nombre B

IX. Schéma électrique complet

Résistance (Ω) Capacités (nF) RN1 470 C1 10 RN2 10000 C2 10000 RN3 470 C3..8 10 R2..8 470

Tableau 5 – Récapitulatif des valeurs des composants

10

X. Routage

Après avoir réalisé sur la plaque test un additionneur 3 bits fonctionnant correctement, nous avons souhaité réaliser notre additionneur sur une carte électronique. Pour cela, nous avons du réalisé le routage de l’additionneur 4 bits à l’aide du logiciel Target 3000.

XI. Tests ­ Conclusion

Au final, notre carte n’a pas le fonctionnement désiré.

Il n’y a pas de court circuit au niveau de l’alimentation : quand on l’alimente, les LED correspondant à chaque bit d’entrée d’allument et s’éteignent correctement. Cependant, le résultat de l’addition n’est pas correct. Par ailleurs, le voyant de retenue finale est allumé en permanence. On remarque par contre que le nombre indiqué par l’afficheur 7 segments correspond toujours à la combinaison de bits présente en sortie.

On suppose donc que le souci se situe au niveau de la logique combinatoire. Ayant vérifié la bonne alimentation de toutes les portes, il semble qu’il y ait un mauvais contact au niveau de la connexion entre les différentes portes…

12