Curriculum Vitae

Synthese des activites (2008-2012)avril 2012

Civilite : Olivier SentieysGrade : Professeur des Universites (1ere classe), Section 61 du CNUEtablissement : Universite de Rennes I

ENSSAT (Ecole Nationale Superieure des Sciences Appliquees et de Technologie)

departement Electronique et Informatique Industrielle (EII)Unite de Recherche : IRISA (UMR CNRS 6074)

6 rue de kerampont - 22300 Lannion, sentieys@irisa.frDate de naissance : ne le 11 Avril 1967 a Paris XIV (45 ans), marie, deux enfants

http://perso.univ-rennes1.fr/olivier.sentieys

http://people.rennes.inria.fr/Olivier.Sentieys

1 Fonctions actuelles principales

– Responsable du departement D3 « Architecture » de l’IRISA (UMR CNRS 6074).– Responsable de l’equipe-projet Cairn commune au Centre de Recherche INRIA Rennes - Bretagne At-

lantique, a l’IRISA (CNRS), a l’Universite de Rennes 1 et a l’ENS de Cachan - Antenne de Bretagne.– Equipe d’environ 45 personnes en moyenne (actuellement 14 permanents, 1 assistante, 6 ingenieurs, 26

doctorants, 3 postdoc)– Bi-localisee entre Rennes et Lannion– http://www.irisa.fr/cairn

– http://www.inria.fr/equipes/cairn

– Responsable du parcours « Systemes Embarques » du Master (M2) de Recherche SISEA (Signal ImageSystemes Embarques Automatique) de l’Universite de Rennes 1.

– President du conseil scientifique de l’ENSSAT.– Membre elu du conseil d’administration de l’ENSSAT.– Titulaire de la PES (prime d’excellence scientifique).– Co-responsable de la roadmap “embedded software”dans le projet Europeen Future and Emerging Techno-

logies (FET) Flagship Initiatives “Guardian Angels for a Smarter Life”. Coordination au niveau nationalde l’implication d’INRIA.

2 Diplomes et grades universitaires

1999 Habilitation a diriger des recherches, Universite de Rennes I « Methodologies de conception decircuits et systemes enfouis : application dans le domaine des telecommunications », soutenue le 28janvier 1999.

1993 Doctorat de l’Universite de Rennes I mention Traitement du Signal et Telecommunications « Ana-lyse et synthese d’architectures en traitement du signal et d’images : vers la conception d’archi-tectures heterogenes », soutenue le 8 fevrier 1993, sous la direction de Michel Corazza et de EricMartin.

1990 DEA Traitement du Signal et Telecommunications option signal (U. Rennes I) mention bien (ma-jor).

1990 Diplome d’ingenieur ENSSAT option Electronique et Informatique Industrielle (major des premiereet deuxieme annees, troisieme annee en tant que DEA).

1

3 Parcours professionnel et sejours de recherche

9/2002 - Professeur des Universites a l’ENSSAT - Universite de Rennes 1.9/2001 - 8/2002 CR1 en detachement a l’INRIA/IRISA Rennes dans le projet COSI.9/1994 - 8/2001 Maıtre de Conferences a l’ENSSAT - Universite de Rennes 1.

2003 - 2009 Plusieurs sejours en tant que Professeur invite a l’Universite Laval, Canada, pour untotal equivalent de trois mois.

10/2010 Sejours de deux semaines a l’Universite du Massachusetts, Amherst, USA.9/2012 Professeur invite, Universite de Sherbrooke, Canada, 1 mois.

4 Principales activites ou responsabilites scientifiques et pedagogiques

6/2010 - Responsable du departement D3 « Architecture » de l’UMR IRISA. Le departement aete evalue A+/A+/A+ lors de la derniere evaluation AERES du laboratoire fin 2010.

1/2008 - Responsable scientifique de l’equipe-projet Cairn de l’IRISA/INRIA (45 personnes).5/2002 -12/2007

Co-responsable de l’equipe de recherche R2D2 de l’IRISA (30 personnes).

9/1996 - 4/2002 Responsable scientifique de l’equipe Signal - Architecture du Laboratoire d’Analyse deSystemes de Traitement de l’Information (LASTI - EA1252) (20 personnes).

2001 - Responsable d’un parcours du Master (M2) de Recherche SISEA (ex DEA STIR, exMaster STI) de l’Universite de Rennes 1. Porteur du parcours « Systemes Embarques »du nouveau MASTER de Recherche SISEA pour mise en place en septembre 2008.

9/1999 - 2007 Responsable pedagogique de la troisieme annee EII de l’ENSSAT. Suivi des stages dederniere annee. Premiere reforme du contenu pedagogique de la troisieme annee en 1999.Deuxieme reforme de la troisieme annee en 2007 avec mise en place de deux options(traitement de donnees multimedia, ingenierie des systemes embarques).

9/1999 - 9/2001 Responsable du departement d’electronique de l’ENSSAT.

1996 - Responsabilite scientifique d’environ 25 contrats de recherche. Participation a 8contrats.

2000 et 2002 Laureat (dossier porte par P. Cosquer, fondateur d’Aphycare) du concours technolo-gies innovantes organise par le Ministere de l’industrie et l’Anvar, dans la categorieemergence.

2002 Cofondateur de Aphycare technologies, societe specialisee dans les capteurs embarquespour la surveillance des personnes.

5 Resume des activites de recherche

Mes activites de recherche se situent dans les deux domaines complementaires des systemes embarques etdu traitement du signal. Tout d’abord mes travaux visent a definir de nouvelles architectures de circuitset systemes integres ainsi que les methodes et outils de conception qui leur sont associes. J’etudie plusparticulierement les systemes integres reconfigurables, i.e. systemes materiels dont la configuration peutetre modifiee avant et meme pendant l’execution. Les systemes reconfigurables font l’objet d’une attentionparticuliere depuis une vingtaine d’annees grace aux possibilites offertes par les circuits reprogrammablesconnus sous le sigle FPGA et plus recemment avec l’apparition de processeurs reconfigurables. Les evolu-tions recentes en matiere de technologie de circuits integres et de systemes materiels amplifient l’interetpour l’utilisation de systemes integres reconfigurables, en particulier dans les systemes sur puce de pro-chaine generation. En effet grace a leur capacite de reconfigurations logicielle et materielle, ils permettentune adaptation rapide a des changements algorithmiques ou de nouveaux standards. Les defis poses parl’utilisation de ces systemes reconfigurables sont nombreux. Ils concernent la structure des elements de basede l’architecture, les possibilites de reconfiguration, les outils de compilation ou de synthese. J’aborde l’etude

2

des architectures reconfigurables sous trois angles : la conception de nouvelles plates-formes reconfigurables,les outils logiciels de transformation de code, de compilation et de synthese associes ainsi que l’explorationde l’interaction entre les algorithmes et les architectures materielles. La motivation centrale est de faciliterla conception de ces systemes, en proposant des modeles d’architectures et des methodologies de conceptionassociees qui privilegient l’adequation entre les applications visees et les architectures materielles supportantl’implementation. Les applications ciblees sont issues des systemes de communications sans fil, des systemesde transports intelligents, des reseaux de capteurs et de la securite.Je travaille egalement sur des techniques de traitement du signal pour l’estimation analytique des bruits dequantification dus aux calculs en precision finie qui permettent d’accelerer les methodes de transformationde code virgule flottante en virgule fixe. Plus recemment, en relation avec mes activites dans les reseaux decapteurs, je me suis interesse a des techniques algorithmiques dans la couche physique, telles que le MIMOdistribue ou le relai (cooperative relaying, cooperative MIMO) ou encore des codes correcteurs d’erreurs, quipermettent de reduire la puissance d’emission des systemes radio et donc leur consommation energetique.Durant ces dernieres annees, j’ai par exemple defini et anime les axes de recherche suivants :– architectures a chemins de donnees reconfigurables dynamiquement, structure memoire reconfigurable,

operateurs arithmetiques flexibles, langage de description d’architectures [PSD08] [LPS09b] [MCK+09][CEPS11b] [JPSP10] ;

– synthese d’architecture de processeurs et de composants virtuels specialises sous contrainte d’energie etde bruit de calcul [NMS09] [MSHN12] ;

– methodes d’implantation automatique d’algorithmes specifies en virgule flottante sur des architecturesvirgule fixe, evaluation analytique de la precision des calculs [CSM+11a] [MRS08] [RMSS12] [PRM+10][RMSS10] ;

– architectures materielles optimisees pour les traitements avances dans les communications mobiles et lessystemes multi-antennes [NBVS09] [NMO09] [TRS10] ;

– generation de nombres vraiment aleatoires a haut-debit et acceleration de test statistiques [SSR09a][SSR09b] [STSR09] ;

– estimation et reduction de la consommation d’energie des systemes sur puce [CSLJ08a] [CLS10] [PDS12][PPS10b] [PPS10c] [PDS10b] [PDS10c] [TSD11a] [TSD11] ;

– optimisations algorithmiques pour la reduction de l’energie dans les reseaux de capteurs sans-fil, systemesmobiles cooperatifs [NBS08b] [NBS08a] [ZGBS11] [ABM+11] [NBS11d] [ABM+12] [TBS11b].

Logiciels et materiels developpes– ID.Fix est une infrastructure logicielle pour la conversion automatique de code utilisant des types en

virgule flottante vers des architectures (processeurs embarques, FPGA) utilisant l’arithmetique virgulefixe. http://idfix.gforge.inria.fr.

– Interconnect Explorer est un outil d’estimation de haut-niveau de la consommation d’energie et dudelai des interconnexions dans un systeme sur puce.

– PowWow (Power Optimized Hardware and Software FrameWork for Wireless Motes) est une plateformematerielle et logicielle concue pour le prototypage de protocoles et le developpement d’applications dansles reseaux de capteurs (see Fig. 1a). Basee sur un protocole MAC developpe dans l’equipe et sur d’autresinnovations (gestion de puissance, recuperation d’energie, co-processing sur FPGA faible consommation),PowWow consomme tres peu de memoire et consomme environ 15 fois moins que le standard ZigBee dansdes conditions equivalentes. http://powwow.gforge.inria.fr.

– Ochre (On-Chip Randomness Extraction) est un ensemble de blocs IP materiels for la generation denombres aleatoires et l’acceleration materielle de tests statistiques [SSR09b] [STSR09]. Ochre inclut diffe-rents TRNG bases sur des oscillateurs en anneau, differents PRNG (linear feedback shift registers, cellularautomata, AES-based) et plusieurs tests statistiques (FIPS 140-1 and AIS31). Cet ensemble d’IP a eteutilise pour concevoir les circuits prototypes Ochre-V1 et Ochre-V2 (see Fig. 1b).

– Comme preuve de concept de notre approche de generation de taches materielles pour les reseaux decpateurs[PDS10c] [PDS10b], un circuit (see Fig. 1c) a ete concu et fabrique en technologie 65nm CMOSde STMicroelectronics.

Mots cles de l’activite : systemes embarque, systemes sur puces, architectures reconfigurables, circuits et

3

(a) PowWow : cartes decalcul, de radio et de re-cuperation d’energie

(b) On-Chip Randomness Ex-traction : circuit Ochre-V2

!

(c) Circuit “Power-GatedWSN Node”

Figure 1 – Quelques plateforme materielle et circuits developpes.

systeme integres a faible consommation d’energie, arithmetique en precision finie, traitement du signal pourles communications numeriques, cooperation dans les reseaux sans fil, reseaux de capteurs sans fil.

6 Rayonnement scientifique

– Membre PR elu du Conseil National des Universites (CNU) en 61eme section de 2003 a 2007.Membre MCF nomme du CNU en 61eme section de 1999 a 2002.

– Membre de la commission d’attribution des Primes d’Excellence Scientifique (PES) en 2009.– Expert pour l’AERES (membre du comite d’evaluation de l’UMR CNRS TIMA INPG/UJF Grenoble

en 2010).– Membre du comite d’evaluation de l’ANR ARPEGE 2010.– Membre du comite d’experts SOC-SIP (System On Chip - System In a Package) du departement ST2I

du CNRS. Participation au montage du GDR SOC-SIP.– Membre de l’alliance Allistene, groupe de travail sur le logiciel, depuis 2010.– Membre du conseil d’administration du GRETSI depuis 2007.– Expertises pour l’ANR (blanc, jeunes chercheurs, retour postdoc, INS, arpege, cosinus), le CNRS (PEPS),

le Natural Sciences and Engineering Research Council of Canada (NSERC), le fonds quebecois de la re-cherche sur la nature et les technologies (FQNRT), l’ANVAR, la region Rhone-Alpes, la region Languedoc-Roussillon.

– President du chapitre IEEE CAS depuis 2004.– Membre IEEE et ACM.– Membre des commissions de specialistes (section 61) de l’Universite de Rennes 1 (1996-2004), de

l’Universite de Bretagne Sud (1998-2008) et de l’INSA Rennes (2003-2008).– Membre du vivier d’experts et de comite de selection pour les etablissements suivants : Universite de

Rennes 1 (2009-), Universite de Lille/Polytech’Lille (2010-), Universite de Bretagne Sud (2009-), INSARennes (2009-).

6.1 Participation aux comites de revues et conferences

Comite editorial de revues

– Membre de l’Editorial board de Journal of Low Power Electronics depuis 2006.– Membre de l’Editorial board de ISRN Sensor Networks depuis 2011.

4

– Guest Editor, Eurasip Journal of Advances in Signal Processing, special issue on Quantization of VLSIDigital Signal Processing Systems, 2010.

– Rapporteur pour les revues internationales suivantes : IEEE Trans. on Signal Processing, IEEE Trans. onVLSI Systems, Journal of VLSI Signal Processing, IEEE Trans. on Circuits And Systems II, IET Com-puters & Digital Techniques, IEE Proc. Circuits, Devices & Systems, Transactions on High-PerformanceEmbedded Architectures and Compilers Journal (Transactions on HiPEAC), Signal Processing (Elsevier),Journal of Real-Time Image Processing.

– Rapporteur pour les revues francaises Technique et Science Informatiques (TSI) et Traitement du Signal(TS).

Comite de programme de conferences

– IEEE/ACM Design and Test in Europe (DATE), 11–12– Track Chair, IEEE Vehicular Technology Conference (VTC), 12.– IEEE Int. Symp. on Circuits ans Systems, 10.– IEEE Symposium on Quality of Electronic Design (ISQED), 08–10.– IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS), 08–12.– Conference on Design of Circuits and Integrated System DCIS, 08–10.– ACM Symposium on Integrated Circuits and Systems Design (SBCCI), 08–12.– DTIS Design and Test of Integrated Systems in Nanoscale Technology, 08–10.– International Workshop on Ultra-Low Power Sensor Networks, 10–11.– Track Chair (Computer and System Architecture) IEEE Northeast Workshop on Circuits and Systems

(NEWCAS), 09–12.– Irish Systems and Signals Conference (ISSC), 08–10.– Symposium en Architecture Nouvelle de Machine.– Colloque GRETSI.

– Rapporteur pour les conferences internationales : IEEE/ACM Design Automation Conference (DAC),IEEE Int. Conference on Acoustics, Speech, and Signal Processing (ICASSP), IEEE Int. Symposium onCircuits and Systems (ISCAS), IEEE Wireless Communications and Networking Conference (WCNC’2007),Euromicro Digital Systems Design Symposium, ACM International Conference on Computing Frontiers,IEEE NEWCAS, IEEE Symposium on Industrial Embedded Systems (IES’2006), GRETSI, etc.

Comite d’organisation de conferences

– Publicity Chair pour IEEE VTC 2012, Quebec.– Publicity Chair pour IEEE ISCAS 2010, Paris.– International Advisory Committee Co-Chair IEEE APCCAS 2010, the 10th biennial Asia Pacific Confe-

rence on Circuits and Systems, Kuala Lumpur, Dec. 2010.– President du comite d’organisation du 6th International Workshop on Cryptographic Architectures Em-

bedded in Reconfigurable Devices, CryptArchi’2008, Tregastel, France, June 1 - June 4 2008.

Organisation d’ecoles thematiques

– Membre du comite scientifique de l’ecole thematique du CNRS sur les architectures des systemes materielsenfouis et methodes de conception associees (ARCHI).

– Membre du comite scientifique de l’ecole thematique du CNRS sur la conception faible consommationpour les systemes embarques temps reel (ECOFAC).

– Membre du comite d’organisation d’ARCHI’2009 a Pleumeur-Bodou, 30 mars–3 avril 2009. http://www.irisa.fr/archi09/

– Membre du comite d’organisation d’ECOFAC’2010 a Plestin les Greves, 29 mars–2 avril 2010. http:

//ecofac2010.irisa.fr/

5

Conferences Invitees et Recompenses

– Best Student Paper Award, IEEE INMIC’09, “Toward Ultra Low-Power Hardware Specialization of aWireless Sensor Network Node” A. Pasha, S. Derrien and O. Sentieys.

– Conferences et Workshops : WPMC’11, ISSC’10 (keynote), Colloque National du GdR SoC-SiP 2009.– Tutorials : WUPS’11.– Seminaires invites : Univ. du Massachusetts USA, Univ. Laval CA.– Seminaires en France : 5.– Ecoles d’ete : FETCH’12, ECOFAC’10, ARCHI’09.– Demonstrations d’outils : ITEA Symposium 2009, DATE’09, DATE’11, WPMC’11.

6.2 Encadrement doctoral

– Direction ou co-direction de 25 theses soutenues. Parmi ces anciens doctorants, un est CR CNRS,sept sont MCF (ENSSAT, INSA Rennes, ENSICaen, IUT de Lannion, Vietnam, Tunisie), quatre sontchercheurs au CEA, les autres sont ingenieurs dans l’industrie ou en Postdoc.

– Direction ou co-direction de 11 theses en cours.– Titulaire de la PEDR depuis 1998 (renouvellement en 2002 et 2006).– Titulaire de la Prime d’Excellence Scientifique (PES) depuis 2010.

Theses soutenues (2008-2012) Seuls les membres du jury exterieurs a l’universite de Rennes 1 sont indiques.– Antoine Courtay, Consommation d’energie dans les interconnexions sur puce : estimation de haut niveau et

optimisations architecturales, soutenue en novembre 2008. Encadrement a 50% avec N. Julien (LESTER, Lorient).Bourse region Bretagne. Actuellement en PostDoc a l’Universite de Nice.Jury : M. Belleville (R), B. Rouzeyre (R), S. Piestrak (P), Y. Leduc.

– Julien Lallet, Mozaıc : plate-forme generique de modelisation et de conception d’architectures reconfigurables dy-namiquement, soutenue en novembre 2008. Encadrement a 50% avec S. Pillement. These cofinancee par le Ministeredes affaires etrangeres dans la cadre du projet P2R CoMap. PostDoc au Heinz Nixdorf Institut de l’Univer-site de Paderborn, Actuellement ingenieur chez Alcatel-Lucent.Jury : L. Torres (R), B. Granado (R), S. Piestrak (P), L. Lagadec.

– Tuan Duc Nguyen, Cooperative MIMO Strategies for Energy Constrained Wireless Sensor Networks, soutenue enmai 2009. Encadrement a 50% avec O. Berder. These financee par le conseil general des Cotes d’Armor. Actuelle-ment enseignant-chercheur a International University - Vietnam National Univ. - Hochiminh City .Jury : JM. Gorce (R), JF. Diouris (R), E. Boutillon (P), M. Dohler.

– Renaud Santoro, Vers des generateurs de nombres aleatoires uniformes et gaussiens a tres haut debit, soutenueen decembre 2009. Encadrement a 70% avec S. Roy. Bourse MENRT. These en cotutelle avec l’Universite Laval,Quebec, Canada. Actuellement ingenieur chez Alcatel-Lucent.Jury : B. Rouzeyre (R), R. Tessier (R), V. Fischer (P), P. Fortier.

– Erwan Grace, Hierarchie memoire reconfigurable a faible consommation pour systemes enfouis, soutenue en octobre2010. Encadrement a 50% avec D. Chillet. These cofinancee par le CEA Saclay. Actuellement ingenieur chezAlcatel-Lucent.Jury : M. Paindavoine (R), S. Niar (R), B. Pottier (P), R. David.

– Adeel Pasha, Synthese de haut-niveau de controleurs ultra-faible consommation pour des reseaux de capteurs :un flot de conception complet, soutenue en decembre 2010. Encadrement a 50% avec S. Derrien. Bourse MENRT.Actuellement enseignant-chercheur a LUMS, Pakistan.Jury : C. Piguet (R), F. Petrot (R), T. Risset (P), C. Belleudy.

– Hai Nam Nguyen, Optimisation de la precision des calculs pour la reduction de l’energie des systemes embarques,soutenue en decembre 2011. Encadrement a 50% avec D. Menard. These financee par le conseil general des Cotesd’Armor. Actuellement ingenieur chez Open Web Solutions, Paris. Jury : M. Jezequel (R), L. Fesquet (R),C. Moy (P), F. Horlin, D. Noguet.

Theses en cours (11)– Cecile Beaumin-Palud, Conception d’architectures et d’outils pour la video reconfigurable, depuis octobre 2008.

Encadrement a 50% avec E. Casseau. Bourse MENRT. Soutenance prevue en juillet 2012.– Karthick Parashar, Approche systeme pour l’implantation et l’optimisation d’applications de traitement du signal

en virgule fixe, depuis octobre 2008. Encadrement a 30% avec D. Menard. Bourse INRIA CORDIS. Soutenanceprevue en juillet 2012.

6

– Mahtab Alam, Power Aware Signal Processing for Reconfigurable Radios in the context of Wireless Sensor Net-works, depuis novembre 2009. Encadrement a 30% avec D. Menard (30%) et O. Berder (40%). Bourse projetEuropeen cofinancee par le conseil general des Cotes d’Armor.

– Vivek Tovinakere Dwarakanath, Ultra-Low Power Reconfigurable Controllers for Wireless Sensor Networks,depuis octobre 2009. Encadrement a 70% avec S. Derrien. Bourse projet Europeen.

– Vinh Tran, Energy optimization of cooperative transmission for wireless sensor networks, depuis octobre 2009.Encadrement a 30% avec O. Berder. Bourse MENRT.

– Matthieu Texier, Architecture multi-cœur faible consommation pour systemes mobiles, depuis octobre 2009. En-cadrement a 30% avec R. David. Bourse CEA.

– Jean-Charles Naud, Transformation de code source a source pour la conversion en virgule fixe, depuis novembre2009. Encadrement a 30% avec D. Menard. Bourse contrat NANO2012.

– Amine Didioui, Systemes de transmission radio-frequence pour reseaux de capteurs autonomes, depuis octobre2010. Encadrement a 30% avec C. Bernier. Bourse CEA.

– Pramod Udupa, Sampling, synchronising, digital processing and FPGA implementation of 100Gbps optical OFDMsignals, depuis janvier 2011. Encadrement a 70% avec O. Berder (30%) et L. Bramerie (Foton). Bourse projet FUI.

– Trong-Nhan Le, Systeme de gestion globale de l’energie pour objets communicants autonomes en reseau, depuisjanvier 2011. Encadrement a 50% avec O. Berder et C. Belleudy (U. Nice). Bourse projet ANR.

– Ganda-Stephane Ouedraogo, Synthese automatique d ?accelerateurs materiels depuis des specifications de hautniveau de formes d ?ondes pour la radio flexible, depuis octobre 2011. Encadrement a 50% avec M. Gautier (U.Nice). Bourse MENRT.

6.3 Jurys de these ou d’HDR

Participation a des jurys de these (hors theses encadrees) ou d’habilitation a diriger des recherchesdans les etablissement suivants : universites de Bourgogne, de Bretagne Sud, de Cergy-Pontoise, de Metz,de Tours, de Lille I, de Montpellier II, de Nice, de Nantes, de Rennes 1, de Limoges, de Paris 6 - Pierre etMarie Curie, de Paris Sud - Orsay, de Nancy 1, de Valenciennes, ENS Lyon, ENS Cachan, Ecole centralede Lyon, Telecom Bretagne, Telecom ParisTech, Grenoble INP, INSA de Lyon, INSA de Rennes, Supelec,Universite Cadi Ayyad (Maroc), ENIT, Universite de Tunis El Manar (Tunisie), Universite Catholique deLouvain (Belgique), Universite Laval, Universite du Quebec (Canada), Universite Polytechnique de Madrid(Espagne), Universite Polytechnique de Turin (Italie), University College Cork (Irlande).

Sur la periode 2008-2012 :– 12 fois rapporteur et 2 fois President d’un jury d’HDR ;– 8 fois rapporteur d’une these a l’etranger ;– 21 fois rapporteur, 14 fois President du jury, 3 fois membre du jury de these (hors theses co-encadrees).

6.4 Collaborations internationales de recherche

– Collaborations internationales dans le contexte de programmes de recherche finances ou d’echanges in-ternationaux avec : UC Louvain-La-Neuve, Belgique ; IMEC, Belgique ; ENIT Tunisie ; Laboratoire LSSIUniversite du Quebec a Trois-Rivieres, Canada ; Laboratoire LRTS de l’Universite Laval, Quebec, Canada ;Universite d’Erlangen-Nuremberg, Germany ; Dresden University of Technology, Germany ; University ofMassachusetts, Amherst, USA.

– Plusieurs sejours en tant qu’invite a l’Universite Laval a Quebec, Canada pour un total equivalent de troismois.

– Sejours de deux semaines a University of Massachusetts, Amherst, USA en 2010.– Montage et responsabilite de l’equipe associee INRIA ASTER avec l’Universite Laval Quebec.– Responsable du projet P2R CoMap France-Allemagne (2005-2008) en collaboration avec l’Universite

d’Erlangen-Nuremberg, Germany et Dresden University of Technology. Financement de la these de J.Lallet. Plusieurs echanges et visites ont eu lieu.

6.5 Collaborations industrielles

Collaborations avec des industriels ou des PME tels que STMicroelectronics, Thomson, Alcatel- Lucent,Orange Labs, Thales, Atmel, Phillips, Infineon, Envivio, Geensys, Aphycare Technologies, SmartQuantum,Sensaris, Ditocom, Eca-Faros.

7

7 Contrats de recherche (2008-2012)

7.1 Responsabilite scientifique de contrats de recherche ou de plateformes

– Montage en cours du projet Europeen Future and Emerging Technologies (FET) Flagship Initiatives“Guardian Angels for a Smarter Life”, Zero-Power Systems : these small devices, products of nanotechnology,will combine low-power electronics with new sources of energy, taken form their immediate environment (sun,body movements, changes in temperature). Collaboration avec une cinquantaine de partenaires academiques etuniversitaires dont EPFL, ETHZ, IMEC, KUL, UCL, CNRS, CEA LETI, VTT, TUM, Fraunhofer, etc. 2013-2023.http://www.ga-project.eu

– Projet Europeen FP7 FLEXTILES, Self Adaptive Heterogeneous Manycore Based on Flexible Tiles. Colla-boration avec Thales (FR), UR1 (FR), KIT (GE), TU/e (NL), CSEM (SW), CEA LETI (FR), Sundance (UK).2011-2014. 380ke.

– Projet Europeen FP7 ALMA, Architecture oriented paraLlelization for high performance embedded Multicoresystems using scilAb. Collaboration avec KIT (GE), UR1 (FR), Recore Systems (NL), Univ. of Peloponnese (GR),TEI-MES (GR), Intracom SA (GR), Fraunhofer (GE). 2011-2014. 400ke.

– Coordination du Projet ANR INS DEFIS, Design of Fixed-Point Systems. Collaboration avec INRIA/CAIRN,LIP6, LIRMM, CEA LIST, Thales, Inpixal. 2011-2015. 252ke.

– Projet ANR INFRA FAON, Frequency based Access Optical Network. Collaboration avec Orange Labs, IRISA,FOTON, LAB-STICC, CEA LETI. 2011-2014. 180ke.

– Projet FUI 100GFlex, Multiband optical OFDM at 100 Gbits/s. Collaboration avec Mitsubishi-Electric R&DCenter Europe, IRISA, Institut Telecom, Ekinops, Orange Labs, Yenista Optics, Foton. 2010-2013. 350ke.

– Projet ANR ARPEGE GRECO, GREen wireless Communicating Objects. Collaboration avec Thales, UR1,CEA List, CEA Leti, Im2nP, LEAT, Insight-SiP. 2010-2013. 255ke.

– Contrat de Projet Etat Region PERECAP, Plate-forme de recherche et d’experimentation de reseaux decapteurs. Collaboration avec diverses equipes au niveau regional, 2008-2013. Responsabilite et animation de laplateforme. 650ke.

– Contrat de Projet Etat Region MOB-ITS, Acces mobile et interactif a l’information pour les applications detransport intelligent. Collaboration avec d’autres equipes de l’IRISA, 2008-2013. Responsabilite et animation de laplateforme. 470ke (sur 1.1 Me au total sur la plateforme).

– Projet Nano2012 S2S4HLS, Source-to-Source transformations for High-Level Synthesis. Collaboration avec ST-Microelectronics (Grenoble), INRIA Compsys, financement Ministere de l’industrie, 2008-2012. Responsabilite etanimation de l’ensemble du projet. 689ke.

– Projet ANR Architectures du Futur Open-People, Open Power and Energy Optimization PLatform andEstimator. Collaboration avec LabSticc (Lorient), INRIA Trio (Nancy), INRIA Dart (Lille/Valenciennes), Leat(Nice), Thales (Colombes), InPixal (Rennes), 2009-2011. 204ke.

– Projet Pole Images et Reseaux Transmedi@, Transcodage video reconfigurable. Collaboration avec Alcatel,Envivio, Telecom Bretagne and IETR/Supelec, 2008-2010. 269ke.

– Projet Europeen ITEA2 Geodes, Global Energy Optimisation for Distributed Embedded Systems. Collabora-tion Thales (FR, IT, NL), Sensaris (FR), CNRS (LEAT and IRISA) (FR), CETMEF/MARTEC (FR), Infineon(AU), Thomson (FR), TUV (AU), UAQ (IT), Phillips (NL), Organo (AU), TI-WMC (NL), 2008-2011. 316ke.

– Projet ANR Architectures du Futur Cifaer, Flexible Intra-Vehicule Communications and Embedded Recon-figurable Architectures. Collaboration avec IETR Rennes, Ireena Nantes, Atmel, Geensys, 2008-2011. 146ke.

– Projet Pole Images et Reseaux Spring, Shelf Proof Random Integrated Number Generator. Collaboration avecSmartQuantum, 2008-2009. 99ke.

– Projet Region Bretagne CAPTIV, Consommation et strAtegies cooPeratives pour les Transmissions entreInfrastructures et Vehicules. Collaboration avec IETR, Telecom Bretagne, 2006-2008. Responsabilite et animationde l’ensemble du projet. 162ke (dont 83ke pour IRISA).

7.2 Participation a des contrats de recherche

– Projet ANR INFRA OCELOT, Oscilloscope de Constellations a base d ?Echantillonnage Lineaire tout OpTique.Collaboration avec APEX Tech., IRISA, FOTON, Telecom ParisTech. 2011-2014. 150ke.

– Projet ANR ROMA : Reconfigurable Operators for Multimedia Applications. Appel architectures dufuture. En collaboration avec CEA-LIST, CNRS-LIRMM, Thomson R&D. 2007-2010. 174ke.

– Projet RNRT SVP : SurVeiller et Prevenir. En collaboration avec CEA, ANACT, APHYCARE, INRIA,UPMC/LIP6, LPBEM, Thales, 2006-2008. 210ke.

8

Main Publications (2008-2012)

Edition of Special Issues of Journals

[CSM+11b] Gabriel Caffarena, Olivier Sentieys, Daniel Menard, Juan A. Lopez, and David Novo. Editors of thespecial issue on Quantization of VLSI Digital Signal Processing Systems. EURASIP Journal on Advances inSignal Processing, 2011.

International Journals

[CSLJ08a] A. Courtay, O. Sentieys, J. Laurent, and N. Julien. High-level Interconnect Delay and Power Estimation.Journal of Low Power Electronics (JOLPE), 4(1) :21–33, 2008.

[MRS08] D. Menard, R. Rocher, and O. Sentieys. Analytical Fixed-Point Accuracy Evaluation in Linear Time-Invariant Systems. IEEE Transactions on Circuits and Systems I : Regular Papers, 55(10) :3197–3208, November2008.

[MSRS08] D. Menard, R. Serizel, R. Rocher, and O. Sentieys. Accuracy Constraint Determination in Fixed-PointSystem Design. EURASIP Journal on Embedded Systems, 2008 :12, 2008.

[PSD08] S. Pillement, O. Sentieys, and R. David. DART : A Functional-Level Reconfigurable Architecture for HighEnergy Efficiency. EURASIP Journal on Embedded Systems (JES), pages 1–13, 2008. Article ID 562326, 13 pages.

[LPS09b] Julien Lallet, Sebastien Pillement, and Olivier Sentieys. Efficient and Flexible Dynamic Reconfiguration forMulti-Context Architectures. Journal of Integrated Circuits and Systems, 4(1) :36–44, 2009.

[CLS10] A. Courtay, J. Laurent, and O. Sentieys. Spatial switching data coding technique analysis and improvementsfor interconnect power consumption optimization. Journal of Low Power Electronics (JOLPE), 6(1) :32–43, April2010.

[RMSS10] R. Rocher, D. Menard, O. Sentieys, and P. Scalart. Accuracy evaluation of fixed-point based lms algorithm.Digital Signal Processing, 20(3) :640–652, May 2010.

[PPS10a] S. Piestrak, S. Pillement, and O. Sentieys. Comments on ’a low-power dependable berger code for fullyasymmetric communication’. IEEE Communications Letters, 14(8) :761–763, August 2010.

[PPS10b] S. Piestrak, S. Pillement, and O. Sentieys. On designing efficient codecs for bus-invert berger code for fullyasymmetric communication. IEEE Transactions on Circuits and Systems II, 57(10) :777 –781, October 2010.

[PPS10c] S. Pillement, JM. Philippe, and O. Sentieys. Spatio-temporal coding to improve speed and noise toleranceof on-chip interconnect. MicroElectronics Journal, 41(8) :480 – 486, 2010.

[CSM+11a] Gabriel Caffarena, Olivier Sentieys, Daniel Menard, Juan A. Lopez, and David Novo. Editorial : Quanti-zation of VLSI digital signal processing systems. EURASIP Journal on Advances in Signal Processing, 2011 :1–2,2011.

[ABM+11] Mahtab Alam, Olivier Berder, Daniel Menard, Thomas Anger, and Olivier Sentieys. A hybrid model foraccurate energy analysis of WSN nodes. EURASIP Journal on Embedded Systems, 2011(Article ID 307079) :1–16,January 2011.

[CEPS11b] Daniel Chillet, Antoine Eiche, Sebastien Pillement, and Olivier Sentieys. Real-time scheduling on hetero-geneous system-on-chip architectures using an optimised artificial neural network. Journal of Systems Architecture- Embedded Systems Design, 57(4) :340–353, April 2011.

[NBS11d] Tuan-Duc Nguyen, Olivier Berder, and Olivier Sentieys. Energy-efficient cooperative techniques forinfrastructure-to-vehicle communications. IEEE Transactions on Intelligent Transportation Systems, 12(3) :659–668, September 2011.

[TSD11a] Vivek D. Tovinakere, Olivier Sentieys, and Steven Derrien. A polynomial based approach to wakeup timeand energy estimation in power-gated logic clusters. Journal of Low Power Electronics (JOLPE), 7(4) :482–489,December 2011.

[ZGBS11] R. Zhang, J.M. Gorce, O. Berder, and O. Sentieys. Lower bound of energy-latency trade-off of opportunisticrouting in multi-hop networks. EURASIP Journal on Wireless Communciations and Networking, 2011 (Article ID265083) :17, 2011.

[ABM+12] Mahtab Alam, Olivier Berder, Daniel Menard, and Olivier Sentieys. TAD-MAC : traffic-aware dynamicMAC protocol for wireless body area sensor networks. IEEE Journal on Emerging and Selected Topics in Circuitsand Systems, 2(1) :1–11, March 2012.

[PDS12] Adeel Pasha, Steven Derrien, and Olivier Sentieys. System-level synthesis for wireless sensor node controllers :A complete design flow. ACM Transactions on Design Automation of Electronic Systems (TODAES), 17(1) :2.1–2.24, January 2012.

9

[RMSS12] Romuald Rocher, Daniel Menard, Olivier Sentieys, and Pascal Scalart. Analytical approach for numericalaccuracy estimation of fixed-point systems with smooth operations. IEEE Transactions on Circuits and SystemsI, To Appear, 2012.

[MSHN12] Daniel Menard, Olivier Sentieys, Nicolas Herve and Hai-Nam Nguyen. High-Level Synthesis under fixed-point accuracy constraint. Journal of Electrical and Computer Engineering (JECE), To Appear, 2012.

[ZBGS12] Ruifeng Zhang, Olivier Berder, Jean-Marie Gorce and Olivier Sentieys. Energy-Delay Tradeoff in WirelessMultihop Networks with Unreliable Links. Ad Hoc Networks Journal, To Appear, 2012.

Book Chapters

[CPS10] D. Chillet, S. Pillement, and O. Sentieys. Algorithm-Architecture Matching for Signal and Image Processing,chapter RANN : A Reconfigurable Artificial Neural Network Model for Task Scheduling on Reconfigurable System-on-Chip, pages 117–144. Springer, 2010.

[ST12] O. Sentieys and A. Tisserand. Systemes embarques, chapter Circuits FPGA. Techniques de l’Ingenieur, 2012.

[SB12] O. Sentieys and O. Berder. Micro et nanosystemes autonomes en energie, chapter Optimisation energetiquedes reseaux de capteurs. Hermes-Lavoisier, 2012.

[SB12] O. Sentieys and O. Berder. Energy Autonomous Micro and Nanosystems, chapter Optimizing Energy Efficiencyof Sensor Networks. Wiley, 2012.

Patents

[CSLJ09] Antoine Courtay, Olivier Sentieys, Johann Laurent, and Nathalie Julien. Process and device for encoding,and associated electronic system and storage medium, Feb. 2009. US Patent, Reference US 2011/0019766 A1.

International Conferences and Workshops

[HMS08] T. Hilaire, D. Menard, and O. Sentieys. Bit accurate roundoff noise analysis of fixed-point linear controllers.In IEEE International Conference on Computer-Aided Control Systems (CACSD’08), pages 607–612, September2008.

[LPS08] J. Lallet, S. Pillement, and O. Sentieys. Efficient dynamic reconfiguration for multi-context embedded fpga.In Proceedings of the 21st annual symposium on Integrated circuits and system design, SBCCI’08, pages 210–215,New York, NY, USA, 2008. ACM.

[NBS08a] T.D. Nguyen, O. Berder, and O. Sentieys. Efficient space time combination technique for unsynchronizedcooperative miso transmission. In IEEE 67th Vehicular Technology Conference (VTC Spring 2008), pages 629–633,Marina Bay, Singapore, May 2008.

[NBS08b] T.D. Nguyen, O. Berder and O. Sentieys. Impact of transmission synchronization error and cooperativereception techniques on the performance of cooperative MIMO systems. In Proceedings of IEEE InternationalConference on Communications (ICC’08), pages 4601–4605, Beijing, China, May 2008.

[CLSJ09a] A. Courtay, J. Laurent, O. Sentieys, and N. Julien. Interconnect explorer : A high-level power estimationtool for on-chip interconnects. In Proc. of the IEEE/ACM Design Automation Conference (DAC), User Track,San Francisco, USA, 2009.

[CLSJ09] Antoine Courtay, Johann Laurent, Olivier Sentieys, and Nathalie Julien. Novel cross-transition eliminationtechnique improving delay and power consumption for on-chip buses. In Lars Svensson and Jose Monteiro, editors,Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation, volume 5349 ofLecture Notes in Computer Science, pages 359–368. Springer Berlin / Heidelberg, 2009.

[LPS09c] Julien Lallet, Sebastien Pillement, and Olivier Sentieys. xMAML : a Modeling Language for DynamicallyReconfigurable Architectures. In Proc. of the 12th Euromicro Conference on Digital System Design : Architectures,Methods and Tools (DSD), pages 680 – 687, Patras, Greece, August 2009.

[NBVS09] Q.-T. Ngo, O. Berder, B. Vrigneau, and O. Sentieys. Minimum distance based precoder for mimo-ofdmsystems using a 16-qam modulation. In Proc. of the IEEE International Conference on Communications (ICC),pages 1–5, Dresden, Germany, June 2009.

[NMO09] H.N. Nguyen, D. Menard, and O.Sentieys. Design of Optimized Fixed-point WCDMA Receiver. In Proc.of the XVII European Signal and Image Processing Conference (EUSIPCO’09), Glascow, Scotland, August 2009.EURASIP.

[NMS09] H.-N. Nguyen, D. Menard, and O. Sentieys. Dynamic precision scaling for low power WCDMA receiver. InProc. of the IEEE International Symposium on Circuits and Systems, ISCAS 2009, pages 205–208, Taipei, Taiwan,May 2009.

10

[PDS09a] M. A. Pasha, S. Derrien, and O. Sentieys. Toward Ultra Low-Power Hardware Specialization of a WirelessSensor Network Node. In Proc. of the 13th IEEE International Multitopic Conference, INMIC 2009, Islamabad,Pakistan, December 2009.

[PDS09b] M. A. Pasha, S. Derrien, and O. Sentieys. Ultra low-power fsm for control oriented applications. In Proc.of the IEEE International Symposium on Circuits and Systems, ISCAS 2009, pages 1577 – 1580, Taipei, Taiwan,May 2009.

[MCK+09] Daniel Menard, Emmanuel Casseau, Shafqat Khan, Olivier Sentieys, Stephane Chevobbe, Stephane Guye-tant, and Raphael David. Reconfigurable operator based multimedia embedded processor. In Jurgen Becker,Roger Woods, Peter Athanas, and Fearghal Morgan, editors, Reconfigurable Computing : Architectures, Tools andApplications, volume 5453 of Lecture Notes in Computer Science, pages 39–49. Springer Berlin / Heidelberg, 2009.

[SSR09a] R. Santoro, O. Sentieys, and S. Roy. On-line monitoring of random number generators for embedded security.In Proc. of the IEEE International Symposium on Circuits and Systems, ISCAS 2009, pages 3050 – 3053, Taipei,Taiwan, May 2009.

[SSR09b] R. Santoro, O. Sentieys, and S. Roy. On-the-Fly Evaluation of FPGA-Based True Random Number Ge-nerator. In Proc. of the IEEE Computer Society Annual Symposium on VLSI, ISVLSI’09, pages 55–60, Tampa,Florida, USA, May 2009.

[STSR09] R. Santoro, A. Tisserand, O. Sentieys, and S. Roy. Arithmetic operators for on-the-fly evaluation of TRNGs.In Proc. of the Advanced Signal Processing Algorithms, Architectures and Implementations XVIII, volume 7444,pages 1–12, San Diego, CA, USA, August 2009. SPIE.

[JPSP10] Syed Jafri, Stanislaw Piestrak, Olivier Sentieys, and Sebastien Pillement. Design of a fault-tolerant coarse-grained reconfigurable architecture : A case study. In Proc. of the 11th IEEE International Symposium on QualityElectronic Design (ISQED), pages 845–852, San Diego, CA, USA, March 2010. IEEE.

[PRMS10a] K. Parashar, R. Rocher, D. Menard, and O. Sentieys. Analytical approach for analyzing quantizationnoise effects on decision operators. In Proc. of the 35th IEEE International Conference on Acoustics, Speech, andSignal Processing (ICASSP), pages 1554 – 1557, Dallas, Texas, USA, March 2010.

[PRMS10a] K. Parashar, R. Rocher, D. Menard, and O. Sentieys. A hierarchical methodology for word-length opti-mization of signal processing systems. In Proc. of the 23rd International Conference on VLSI Design, VLSID’10,pages 318–323, Bangalore, India, January 2010.

[PDS10c] M. A. Pasha, S. Derrien, and O. Sentieys. A complete design-flow for the generation of ultra low-powerwsn node architectures based on micro-tasking. In Proc. of the 47th IEEE/ACM Design Automation Conference(DAC), pages 693 – 698, Anaheim, CA, USA, June 2010.

[TRS10] M. Theriault, S. Roy, and O. Sentieys. Transmitter architecture for the evaluation of beamforming schemesin the ieee 802.11n standard. In Proc. of the 11th annual IEEE Wireless and Microwave Technology (WAMI)Conference, pages 1–4, Melbourne, FL, USA, April 2010.

[PDS10b] A. Pasha, S. Derrien, and O. Sentieys. System-Level Synthesis for Ultra Low-Power Wireless Sensor Nodes.In Proc. of the 13th Euromicro Conference on Digital System Design : Architectures, Methods and Tools (DSD),pages 493 – 500, Lille, France, September 2010.

[PMRS10] Karthick Parashar, Daniel Menard, Romuald Rocher, and Olivier Sentieys. Shaping Probability DensityFunction of Quantization Noise in Fixed Point Systems. In Proc. of the 44th Annual Asilomar Conference onSignals, Systems, and Computers, Monterey, CA, November 2010.

[PRM+10] K. Parashar, R. Rocher, D. Menard, O. Sentieys, D. Novo, and F. Catthoor. Fast performance evaluation offixed-point systems with un-smooth operators. In Proc. of the IEEE/ACM International Conference on Computer-Aided Design (ICCAD, pages 9–16, San Jose, CA, November 2010. IEEE/ACM.

[NBS10] T-D. Nguyen, O. Berder, and O. Sentieys. Cooperative miso and relay comparison in energy constrainedwsns. In Proc. of the 71st IEEE International Vehicular Technology conference (VTC), pages 1–5, Taipei, Taiwan,May 2010.

[NMBS10] T.D. Nguyen, L. Mai, O. Berder, and O. Sentieys. Cooperative mimo and relay association strategy. InInternational Conferences on Advanced Technologies for Communications (ATC), pages 327 – 330, Ho Chi Minhcity, Vietnam, October 2010.

[TBS10] L.Q.V. Tran, O. Berder, and O. Sentieys. Energy efficiency of cooperative strategies in wireless sensornetworks. In International Conferences on Advanced Technologies for Communications (ATC), pages 29 – 32, HoChi Minh city, Vietnam, October 2010.

[TSD11] Vivek D. Tovinakere, Olivier Sentieys, and Steven Derrien. Wakeup time and wakeup energy estimation inpower-gated logic clusters. In Proc. of the 24th International Conference on VLSI Design (VLSID), pages 340 –345, Chennai, India, January 2011.

11

[TBS11b] Le-Quang-Vinh Tran, Olivier Berder, and Olivier Sentieys. Non-regenerative full distributed space-timecodes in cooperative relaying networks. In Proc. of the IEEE International Wireless Communications and Networ-king Conference (WCNC), pages 1529 – 1533, Cancun, Mexico, March 2011.

[TBS11c] Le-Quang-Vinh Tran, Olivier Berder, and Olivier Sentieys. Spectral efficiency and energy efficiency ofdistributed space-time relaying models. In Proc. of the IEEE Conference on Consumer Communications andNetworking Conference (CCNC), pages 1088 –1092, Las Vegas, US, January 2011.

[TSD11] Vivek D. Tovinakere, Olivier Sentieys, and Steven Derrien. A Semiemperical Model for Wakeup TimeEstimation in Power-Gated Logic Clusters. In Proc. of the 49th IEEE/ACM Design Automation Conference(DAC), pages 1–6, San Francisco, CA, USA, June 2012.

[BQS+08] O. Berder, P. Quemerais, O. Sentieys, J. Astier, T.D. Nguyen, J. Menard, G. Le Mestre, Y. Le Roux,Y. Kokar, G. Zaharia, R. Benzerga, X. Castel, M. Himdi, G. El Zein, S. Jegou, P. Cosquer, and M. Bernard.Cooperative communications between vehicles and intelligent road signs. In Proceedings of the 8th InternationalConference on ITS Telecommunications (ITST), pages 121 – 126, Phuket, Thailand, October 2008.

[CPS08] D. Chillet, S. Pillement, and O. Sentieys. Reconfigurable artificial neural network model for task schedulingon reconfigurable soc. In Workshop on Design and Architectures for Signal and Image Processing (DASIP 2008), pages 92–99, Bruxelles, Belgium, November 2008.

[CSLJ08b] A. Courtay, O. Sentieys, J. Laurent, and N. Julien. Interconnect Explorer : a High-Level Estimation Toolfor On-Chip Interconnects. In Sophia Antipolis MicroElectronics Forum (SAME 2008), Nice, France, October2008. University Booth.

[CSLJ08c] A. Courtay, O. Sentieys, J. Laurent, and N. Julien. New directions in interconnect performance optimi-zation. In International Conference on Design and Technology of Integrated Systems in Nanoscale Era (DTIS),pages 1–6, Tozeur, Tunisia, March 2008.

[GDCS08] E. Grace, R. David, D. Chillet, and O. Sentieys. Morea : A memory-oriented reconfigurable embeddedarchitecture. In Workshop on Design and Architectures for Signal and Image Processing (DASIP 2008) , pages124–131, Bruxelles, Belgium, November 2008.

[NMRS08] H.-N. Nguyen, D. Menard, R. Rocher, and O. Sentieys. Accuracy Constraint Determination in Fixed-PointSystem Design. In Workshop on Design and Architectures for Signal and Image Processing (DASIP 2008) , pages132–139, Bruxelles, Belgium, November 2008.

[PPS08] S. Pillement, JM. Philippe, and O. Sentieys. A new approach of coding to improve speed and noise toleranceof on-chip busses. In International Conference on Design and Technology of Integrated Systems in Nanoscale Era(DTIS), pages 1–6, Tozeur, Tunisia, March 2008.

[CLSJ09c] A. Courtay, J. Laurent, O. Sentieys, and N. Julien. On-chip interconnects energy consumption : High-levelestimation and architectural optimizations. In PhD forum of IEEE/ACM Design, Automation & Test in EuropeConference, DATE’09, Nice, France, 2009.

[NBS09] T-D. Nguyen, O. Berder, and O. Sentieys. Cooperative strategies comparison for infrastructure and vehiclecommunications in captiv. In Proc. of the 9th International Conference on ITS Telecommunication (ITST), Lille,France, October 2009.

[ACPS10] A.Eiche, D. Chillet, S. Pillement, and O. Sentieys. Task placement for dynamic and partial reconfigurableregion. In Proc. of the Conference on Design and Architectures for Signal and Image Processing (DASIP), pages82–88, Edinburgh, UK, October 2010.

[BS10] O. Berder and O. Sentieys. Powwow : Power optimized hardware/software framework for wireless motes. InProc. of the Workshop on Ultra-Low Power Sensor Networks (WUPS), co-located with Int. Conf. on Architectureof Computing Systems (ARCS 2010), pages 229–233, Hannover, Germany, February 2010.

[BSCC10] Cecile Beaumin, Olivier Sentieys, Emmanuel Casseau, and Arnaud Carer. A coarse-grain reconfigurablehardware architecture for rvc-cal-based design. In Proc. of the Conference on Design and Architectures for Signaland Image Processing (DASIP), pages 161–168, Edinburgh, UK, October 2010.

[MNR+10] D. Menard, D. Novo, R. Rocher, F. Catthoor, and O. Sentieys. Quantization Mode Opportunities in Fixed-Point System Design. In Proc. of the XVIII European Signal and Image Processing Conference (EUSIPCO’10),pages 542–546, Aalborg, Denmark, August 2010. EURASIP.

[PDS10a] A. Pasha, S. Derrien, and O. Sentieys. A Novel Approach for Ultra Low-Power WSN Node Generation. InProc. of the IET Irish Signals and Systems Conference (ISSC 2010), pages 204 – 209, Cork, Ireland, June 2010.

[PRMS10b] K. Parashar, R. Rocher, D. Menard, and O. Sentieys. Estimating Frequency Characteristics of Quantiza-tion Noise for Performance Evaluation of Fixed Point Systems. In Proc. of the XVIII European Signal and ImageProcessing Conference (EUSIPCO’10), pages 552–556, Aalborg, Denmark, August 2010. EURASIP.

[ABMS11a] Mahtab Alam, Olivier Berder, Daniel Menard, and Olivier Sentieys. Accurate energy consumption evalua-tion of preamble sampling MAC protocols for WSN. In Proc. of the Workshop on Ultra-Low Power Sensor Networks(WUPS), co-located with Int. Conf. on Architecture of Computing Systems (ARCS), Como, Italy, February 2011.

12

[ABMS11b] Mahtab Alam, Olivier Berder, Daniel Menard, and Olivier Sentieys. Traffic-aware adaptive wake-up-interval for preamble sampling MAC protocols of WSN. In Proc. of the International Workshop on Cross-LayerDesign (IWCLD), Rennes, France, December 2011.

[APSP11] Muhammad Moazam Azeem, Stanislaw Piestrak, Olivier Sentieys, and Sebastien Pillement. Error recoverytechnique for coarse-grained reconfigurable architectures. In Proc. IEEE 14th International Symposium on Designand Diagnostics of Electronic Circuits & Systems (DDECS), pages 441–446, April 2011.

[BCBS11a] Robin Bonamy, Daniel Chillet, Sebastien Bilavarn, and Olivier Sentieys. Parallelism level impact on energyconsumption in reconfigurable devices. In Proc. International Workshop on Highly-Efficient Accelerators andReconfigurable Technologies (HEART), Londres, May 2011. Also in SIGARCH Comput. Archit. News, 39(4) :104–105, Sept. 2010.

[BCSB11] Robin Bonamy, Daniel Chillet, Olivier Sentieys, and Sebastien Bilavarn. Towards a power and energyefficient use of partial dynamic reconfiguration. In Proc. 6th Int. Workshop on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), pages 1–4, Montpellier, France, June 2011.

[BSB+11] Dominique Blouin, Eric Senn, Robin Bonamy, Daniel Chillet, Sebastien Bilavarn, and Christian Samoyeau.FPGA modeling for SoC design exploration. In Proc. International Workshop on Highly-Efficient Accelerators andReconfigurable Technologies (HEART), Londres, May 2011.

[ECPS11] Antoine Eiche, Daniel Chillet, Sebastien Pillement, and Olivier Sentieys. Parallel evaluation of Hopfieldneural networks. In Proc. International Conference on Neural Computation Theory and Applications (NCTA),Paris, France, October 2011.

[NMMS11b] Jean-Charles Naud, Quentin Meunier, Daniel Menard, and Olivier Sentieys. Fixed-point accuracy eva-luation in the context of conditional structures. In Proc. of the 19th European Signal Processing Conference(EUSIPCO), Barcelona, Spain, September 2011.

[NMS11] Hai-Nam Nguyen, Daniel Menard, and Olivier Sentieys. Novel algorithms for word-length optimization. InProc. 19th European Signal Processing Conference (EUSIPCO), Barcelona, Spain, September 2011.

[TDCS11] Matthieu Texier, Raphael David, Karim Ben Chehida, and Olivier Sentieys. Graphic rendering applicationprofiling on a shared memory MPSoC architecture. In Proc. of the Conference on Design and Architectures forSignal and Image Processing (DASIP), Tampere Finland, November 2011.

13