Fonction rythmique et décodage phonétique en lecture chez les ...
CU DA1 Centre d’usinage : Décodage d’ · PDF fileLes documentations des...
5
CU_DA1 Centre d’usinage : Décodage d’adresse Système : Centre d’usinage Durée : 3 heures Travail individuel G.COLIN Savoirs associés : Architecture matérielle du traitement de l'information Consignes: • Le schéma structurel du décodage d’adresse doit être collé dans le compte rendu • Le document réponse doit être complété et collé dans le compte rendu Le centre d’usinage permet d’usiner des pièces suivant les 3 axes. Le système est géré par un microprocesseur 68000 de Motorola. Dans la suite, on considère la notation /X équivalente à X complémenté (X barre). Le schéma structurel associé à la fonction décodage d’adresse est donné page DT11/15. On considère que le bus d’adresse est constitué de 24 bits (A23 à A0). (A0 est interne au 68000). L’entrée SEL_R/E (provenant d’un cavalier) permet la permutation des zones RAM et EPROM. Cette entrée est soit placée à ’04, soit à ‘1’. Les signaux fournis par le microprocesseur 68000 sont les suivants : • /AS : Adress Strobe passe à 0 logique lorsque l’adresse fournie par le microprocesseur est valide sur le bus. • /VMA passe à 0 logique lorsque le microprocesseur accède à un circuit périphérique (CAN, PIA …) autre que la mémoire (RAM, EPROM,…) • A23 à A0 sont les 24 lignes d’adresse du microprocesseur (A0 est interne au micro car bus de donnée sur 16 bits) • FC2 à FC0 donne l’état du microprocesseur (ex : si FC0 = FC1=FC2=1 ⇒ reconnaissance d’une interruption sur un périphérique). Les documentations des circuits 74LS139 et 74LS138 sont disponibles en annexe. 1 – Adresses des mémoires Le fichier decod du répertoire cu_decod permet de simuler une partie du montage. Il faut lancer une simulation temporelle, de 1000ns par exemple, et afficher les résultats directement sur le schéma, comme ci dessus. Les mémoires sont sélectionnées par un niveau bas : /RAM=0 ⇒ la RAM est sélectionnée, /EPROM=0 ⇒ l’EPROM est sélectionnée /EEPROM ⇒ l’EEPROM est sélectionnée. U5A 74LS04 1 2 1 1 /EEPROM U1A 74LS139A 1 2 3 4 5 6 7 G A B Y0 Y1 Y2 Y3 A22 /RA M 0 U2A 74LS04 1 2 1 HI 0 U6A 74LS86A 1 2 3 /AS 1 SEL_R/E A23 LO 1 U3A 74LS08 1 2 3 0 LO A21 0 1 /EPROM 0 0 LO 1 U4A 74LS04 1 2 LO
Transcript of CU DA1 Centre d’usinage : Décodage d’ · PDF fileLes documentations des...
CU_DA1 Centre d’usinage : Décodage d’adresse Système : Centre d’usinage Durée : 3 heures Travail individuel
G.COLIN
Savoirs associés : Architecture matérielle du traitement de l'information Consignes:
• Le schéma structurel du décodage d’adresse doit être collé dans le compte rendu • Le document réponse doit être complété et collé dans le compte rendu
Le centre d’usinage permet d’usiner des pièces suivant les 3 axes. Le système est géré par un microprocesseur 68000 de Motorola. Dans la suite, on considère la notation /X équivalente à X complémenté (X barre). Le schéma structurel associé à la fonction décodage d’adresse est donné page DT11/15. On considère que le bus d’adresse est constitué de 24 bits (A23 à A0). (A0 est interne au 68000). L’entrée SEL_R/E (provenant d’un cavalier) permet la permutation des zones RAM et EPROM. Cette entrée est soit placée à ’04, soit à ‘1’. Les signaux fournis par le microprocesseur 68000 sont les suivants : • /AS : Adress Strobe passe à 0 logique lorsque l’adresse fournie par le microprocesseur est valide sur le bus. • /VMA passe à 0 logique lorsque le microprocesseur accède à un circuit périphérique (CAN, PIA …) autre que la mémoire (RAM, EPROM,…) • A23 à A0 sont les 24 lignes d’adresse du microprocesseur (A0 est interne au micro car bus de donnée sur 16 bits) • FC2 à FC0 donne l’état du microprocesseur (ex : si FC0 = FC1=FC2=1 ⇒ reconnaissance d’une interruption sur un périphérique). Les documentations des circuits 74LS139 et 74LS138 sont disponibles en annexe. 1 – Adresses des mémoires Le fichier decod du répertoire cu_decod permet de simuler une partie du montage. Il faut lancer une simulation temporelle, de 1000ns par exemple, et afficher les résultats directement sur le schéma, comme ci dessus. Les mémoires sont sélectionnées par un niveau bas :
/RAM=0 ⇒ la RAM est sélectionnée, /EPROM=0 ⇒ l’EPROM est sélectionnée /EEPROM ⇒ l’EEPROM est sélectionnée.
U5A
74LS04
1 21
1
/EEPROM
U1A
74LS139A
1
23
4567
G
AB
Y0Y1Y2Y3
A22
/RAM
0U2A
74LS04
1 2
1HI
0
U6A
74LS86A
1
23
/AS
1
SEL_R/E
A23
LO
1
U3A
74LS08
1
23
0
LOA21
0
1/EPROM
0
0
LO
1
U4A
74LS04
1 2
LO
1er cas : SEL_RE = 0 Placer la ligne SEL_RE à 0 logique. En modifiant les valeurs logiques des entrées /AS, A23, A22 et A21 sous Orcad et en lançant plusieurs simulation : � Dans le cas où SEL_RE=0, montrer que pour avoir /RAM=0, il faut :
/AS=0 et A23=0 et A22=0 et A21=0
Le document réponse doit être complété de la manièr e suivante pour chaque cas :
� De la même manière, en s’aidant de la table de vérité du circuit 74LS139 et en vérifiant par simulation, donner la condition sur les lignes /AS, A23, A22 et A21 pour avoir:
• /EPROM=0 • /EEPROM=0
� Justifier que, dans ces conditions, l’espace mémoire occupée par la RAM est : 000000h à 1FFFFFh (voir tableaux ci-dessous);
A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 X X X X X X X X X X X X X X X X X X X X X X état quelconque (0 ou 1) Soit pour l’adresse basse : 000000h
A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Et l’adresse haute : 1FFFFFh
A23 A22 A21 A20 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 � De la même manière, montrer que l’espace mémoire occupée par l’EPROM est : 4000000h à 5FFFFFh . � Déterminer l’espace mémoire occupé par l’EEPROM. � Donner l’équation de l’entrée /G du 74LS139, en fonction de /AS et A23. � A l’aide de cette dernière équation et la documentation du 74LS139, montrer que pour accéder à une des 3 mémoires il faut obligatoirement /AS et A23 à 0. 2ème cas : SEL_RE = 1 Placer SEL_RE à 1. � De la même manière que précédemment, déterminer les espaces mémoire occupées par la RAM, l’EPROM et l’EEPROM. � Montrer que les espaces mémoire de la RAM et de l’EPROM sont permutés.
2 – Emplacements mémoire des interfaces � En s’aidant de la table de vérité du circuit 74LS, donner les espaces mémoires occupés par les interfaces suivants (compléter le document réponse pour chaque cas):
• Convertisseur Analogique Numérique : CAN (sélection par un 0 logique sur la ligne /CAN) • Convertisseur Numérique Analogique de l’axe X : CNAX (sélection par un 0 logique sur la ligne /CNAX) • Interface parallèle 3 : PIA3 (sélection par un 0 logique sur la ligne /PIA3) • Interface série asynchrone : ACIA (sélection par un 0 logique sur la ligne /ACIA)
