Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 1

DÉCODAGE

D'ADRESSES

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 2

UNE FIGURE BIEN CONNUE …

À CHAQUE CYCLE MACHINE LE 8085 ENVOIE UNE ADRESSE 16 BITS VIA LE BUS D'ADRESSES.

ON POURRAIT DONC S'ATTENDRE À CE QUE TOUS LES BOÎTIERS COMPORTENT 16 PATTES PERMETTANT DE SE RELIER AU BUS D'ADRESSES …

CE N'EST PAS LE CAS.

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 3

CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES

MÉMOIRE

OU

ENTRÉES-SORTIES

DATA BUS

CONTROL BUS

CS0,1, 2, …16 FILS DU BUS D'ADRESSES

CONDITION NÉCESSAIRE :

UN BOÎTIER NE PEUT SE CONNECTER AU DATA BUS QUE SI SON ENTRÉE

CS (CHIP SELECT)

EST ACTIVE.

CETTE ENTRÉE PEUT ÉGALEMENT S'APPELER

CE (CHIP ENABLE)

ELLE PEUT ÊTRE ACTIVE AU NIVEAU 0 OU 1

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 4

CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES

MÉMOIRE

OU

ENTRÉES-SORTIES

DATA BUS

CONTROL BUS

CS10,1, 2, …16 FILS DU BUS D'ADRESSES

UN BOÎTIER PEUT COMPORTER PLUSIEURS ENTRÉES DE SÉLECTION.

DANS CE CAS :

LE BOÎTIER NE PEUT SE CONNECTER AU DATA BUS QUE SI TOUTES SES ENTRÉES DE SÉLECTION SONT ACTIVES SIMULTANÉMENT.

CS2

C'EST NÉCESSAIRE MAIS NON SUFFISANT …

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 5

CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES

DATA BUS

CONTROL BUS

CS10,1, 2, …16 FILS DU BUS D'ADRESSES CS2

RD WR

POUR QU'UN BOÎTIER SE CONNECTE AU DATA BUS IL FAUT :

TOUTES LES ENTRÉES DE SÉLECTION ACTIVES

ET

RD OU WR ACTIF

RD

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 6

CONNEXION D'UN BOÎTIER AU BUS DE DONNÉES

QUESTION :

D'OÙ PROVIENNENT LES SIGNAUX DE SÉLECTION CS OU CE ?

EXAMINONS LE CAS DE LA MAQUETTE SDK85

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 7

LE DÉCODAGE D'ADRESSES SUR LA MAQUETTE SDK85

VERS CS DU 8279

DÉCODEUR D'ADRESSES

ICI C'EST UN DÉCODEUR 3 -> 8

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 8

FONCTIONNEMENT D'UN DÉCODEUR 3 VERS 8, TYPE 8205 OU 74HC138

8205

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

A0

A1

A2

3 ENTRÉES A0, A1 ET A2.

8 SORTIES Y0 À Y7, ACTIVES À L'ÉTAT BAS.

LA SORTIE ACTIVE EST LA SORTIE Yn AVEC

n= A2 A1 A0

3 ENTRÉES A0, A1 ET A2.

3 ENTRÉES DE VALIDATION E1, E2 ET E3 DONT 2 ACTIVES À L'ÉTAT BAS.

E3

E2

E1

LE DÉCODEUR NE PEUT DÉCODER QUE SI TOUTES SES ENTRÉES DE VALIDATION SONT ACTIVES.

SI CE N'EST PAS LE CAS TOUTES LES SORTIES SONT INACTIVES.

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 9

LE DÉCODEUR D'ADRESSES DE LA MAQUETTE SDK85

8205

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

A0

A1

A2

E3

E2

E1

+5V

A15

A14

A13

A12

A11

A15, A14, A13, A12 ET A11 SONT DES LIGNES DU BUS D'ADRESSES DU 8085.

PLAGE D'ADRESSES POUR LAQUELLE UNE SORTIE EST ACTIVE

0000 0XXX XXXX XXXX 0000 À 07FF

0000 1XXX XXXX XXXX 0800 À 0FFF

0001 0XXX XXXX XXXX 1000 À 17FF0001 1XXX XXXX XXXX 1800 À 1FFF

0010 0XXX XXXX XXXX 2000 À 27FF

0010 1XXX XXXX XXXX 2800 À 2FFF

0011 0XXX XXXX XXXX 3000 À 37FF

0011 1XXX XXXX XXXX 3800 À 3FFF

ON PEUT DIRE QUE LES 16 PREMIERS Ko DE LA MÉMOIRE SONT DÉCODÉS PAR TRANCHES DE 2 Ko.

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 10

COMMENT FAIRE UN DÉCODAGE PLUS FIN

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 11

REMARQUES À PROPOS DU DÉCODAGE D'ADRESSES

-1- VOUS TROUVEREZ PLUSIEURS EXEMPLES DE DÉCODAGE D'ADRESSES DANS LE CHAPITRE III (PAGES 25 À 28) DE VOTRE POLYCOPIÉ.

-2- IL EXISTE DES DÉCODEURS 2->4 ET 4->16.

-3- L'INCONVÉNIENT DE TOUS CES DÉCODEURS C'EST QUE TOUS LES SIGNAUX DE SORTIE DU DÉCODEUR CORRESPONDENT À DES PLAGES D'ADRESSES DE MÊME CAPACITÉ.

-4- IL EST POSSIBLE D'EFFECTUER UN DÉCODAGE D'ADRESSES EN UTILISANT UN CIRCUIT PAL. DANS CE CAS TOUS LES SIGNAUX DE SORTIE NE CORRESPONDENT PAS FORCÉMENT À DES PLAGES D'ADRESSES DE MÊME CAPACITÉ.

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 12

EXEMPLE DE DÉCODAGE D'ADRESSES AVEC UN PAL

CLK/IO

I1 IO7

I2 IO6

I3 IO5

I4 IO4

I5 IO3

I6 IO2

I7 IO1

I8 IO0

OE/I9

A11

A12

A13

WR

RD

A15

A14

A10

X

X

CS_EPROM

CS_RAM

CS_FIFO

CS_8255

CS_LCD

R_FIFO

E_LCD

READY

/A15

A15*/CS_8255*/CS_LCD*/CS_FIFO

A15*A14*A13*A12*/A11*/A10

A15*A14*A13*A12*/A11*A10

A15*A14*A13*A12*A11*/A10

/CS_FIFO*+RD

CS_LCD*/(RD*WR)

/CS_LCD*/CS_8255

(0000-7FFF)

(8000-EFFF)

(F000-F3FF)

(F400-F7FF)

(F800-FBFF)

PALCE 16V8

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 13

UN SYSTÈME MINIMUM … SANS DÉCODEUR D'ADRESSES

UN MICROPROCESSEUR 8085

UN BOÎTIER 8755 :

2Ko DE REPROM + 16 LIGNES E/S

UN BOÎTIER 8156 :

256 OCTETS DE RAM

+ 1 TIMER + 22 LIGNES E/S

LES 2 BOÎTIERS RECOIVENT LE SIGNAL ALE

L'ENTRÉE CE DU 8755 EST RELIÉE À A11

CE BOÎTIER EST SENSIBLE AUX LIGNES A0 À A10

XXXX 0… …. …. 0000 À 07FF (obligatoire)

L'ENTRÉE CE DU 8156 EST RELIÉE À A12

CE BOÎTIER EST SENSIBLE AUX LIGNES A0 À A7

XXX1 1XXX …. …. 1F00 À 1FFF (par exemple)

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 14

LE DÉCODAGE D'ADRESSES

VOUS TROUVEREZ DANS LA SECTION "EXERCICES" DU POLYCOPIÉ TROIS EXERCICES RELATIFS AU DÉCODAGE D'ADRESSES.

UNE CERTITUDE : IL Y AURA UNE QUESTION SUR LE DÉCODAGE D'ADRESSES À L'EXAMEN.

C'EST MAINTENANT QUE VOUS DEVEZ VOUS INTÉRESSER AUX TROIS EXERCICES PROPOSÉS DANS LE POLYCOPIÉ …

Mars 2007 JF VIENNE DÉCODAGE D'ADRESSES Slide 15

DÉCODAGE

D'ADRESSES

FIN