Contribution à l’intégration des convertisseurs de ...

N d’ordre 2008-ISAL-0107 Année 2008

Thèse

Contribution à l’intégration desconvertisseurs de puissance en 3D

Présentée devantL’Institut National des Sciences Appliquées de Lyon

Pour obtenirLe grade de docteur

Formation doctorale : Master 2 Recherche Systèmes Electroniqueset Génie Electrique

Ecole doctorale : Electronique, Electrotechnique, Automatique

ParLudovic Ménager

(Ingénieur Génie Electriquede l’Ecole Polytechnique de l’Université de Nantes)

Soutenue le 11 Décembre 2008 devant la Commission d’examen

Jury MM.

Président Z. Khatir Directeur de Recherche INRETS (INRETS)

Rapporteur F. Forest Professeur des Universités (IES)J.-C. Crébier Chargé de Recherche CNRS (G2Elab)

Examinateur Z. Khatir Directeur de Recherche INRETS (INRETS)E. Labouré Professeur des Universités (LGEP)

Directeur de thèse B. Allard Professeur des Universités (AMPERE)V. Bley Maître de Conférences (LAPLACE)

Invité M. Soueidan Chercheur CNRS Libanais

Laboratoire de recherche : AMPERE - UMR 5005, INSA de Lyon,Bâtiment Léonard de Vinci, 21 Avenue Jean Capelle, 69621 Villeurbanne Cedex

Remerciements

Je tiens en tout premier lieu à exprimer mes sincères remerciements à M. FrançoisFOREST et M. Jean-Christophe CREBIER pour l’honneur qu’ils m’ont fait d’accepterd’être les rapporteurs de ce travail de thèse et pour leurs remarques constructives.

Je tiens aussi à remercier M. Zoubir KHATIR et M. Eric LABOURE d’avoir acceptéde faire partie de mon jury de thèse.

Merci également à M. Maher SOUEIDAN qui a accepté d’être membre invité de cetravail de thèse, et contribué fortement à l’avancement de mes travaux de thèse.

Je souhaite à remercier mes directeurs de thèse M. Bruno ALLARD et M. VincentBLEY, d’une part pour leurs compétences, leur bonne humeur et leur dynamisme, d’autrepart pour m’avoir ouvert les portes des laboratoires AMPERE et LAPLACE.

Un grand merci à M. Benoît SCHLEGEL pour ses conseils, son aide et son expériencesur les procédés technologiques qu’il a bien voulu me faire partager.

Je souhaite remercier l’ensemble des membres des équipes électronique de puissanceet intégration (AMPERE), et matériaux diélectriques pour la conversion d’énergie (LA-PLACE) qui m’ont accueilli tout au long de ces années. Je remercie aussi le personneladministratif Sandrine, Maguy, Sonia, Danielle et les deux Christine pour leur gentillesseet leur aide.

Merci à mes amis Quoc Hung, Van Hai, Manh Quan, Axel, Sombel, Michael, Cy-rille, Eddy, Flavien, Tomer, Bertrand, les deux Benoît, Céline et Sonia pour nos longuesdiscussions, les pauses café et les bons moments que nous avons passé ensemble.

Enfin, un très grand merci à toute ma famille qui m’a toujours encouragé et sans quije ne serais pas arrivé à ce stade, et à Nadia qui m’a supporté pendant ces trois annéesde thèse et apporté la force nécessaire pour la mener à bien.

i

Résumé

Dans les modules de puissance actuels, les connexions électriques sont réalisées géné-ralement par des fils de bonding. Dans certaines applications, nécessitant une densité depuissance élevée, la technologie wire bonding montre des limites électriques et thermiquesen limitant de surcroît les possibilités d’intégration 3D. De ce fait, des technologies d’in-terconnexion 3D, telles que les bumps et les posts, ont été développées essentiellementen laboratoire pour permettre de trouver une solution qui réponde à ces exigences. Cestechnologies sont caractérisées par des connectiques de faibles dimensions réduisant ainsiconsidérablement les valeurs des inductances parasites, des résistances électriques et desrésistances thermiques par rapport à un fil de bonding. Elles permettent aussi un refroi-dissement double face des composants du module de puissance. Toutefois, un procédé demise en oeuvre complexe et une fiabilité restant encore à démontrer sont les principalesraisons expliquant la faible utilisation de ces technologies d’interconnexion 3D dans lesmodules de puissance industriels.

Dans le cadre du projet ANR blanc 3DPHI dans lequel s’inscrit ma thèse, une inté-gration 3D d’un convertisseur de puissance en l’occurence un circuit élévateur de tensionest souhaitée. Pour réaliser celle-ci et au vu des limites des technologies d’interconnexion3D actuelles, une connectique sur des puces semi-conductrices sans brasure et basée surdes micro poteaux déposés par voie électrolytique est présentée dans ce manuscrit. Lesperformances électromagnétiques et thermiques de la technologie micro poteaux dans unconvertisseur de puissance sont évaluées par le biais de simulations et comparées à cellesobtenues avec la technologie wire bonding. Une analyse du procédé de mise en oeuvre dela technologie micro poteaux sur des puces semi-conductrices est faite dans ce mémoire.Une validation du bon fonctionnement électrique d’une puce avec des connectiques élec-trodéposées est aussi présentée. Les puces semi-conductrices doivent être assemblées parla suite à des substrats types DCB (Direct Copper Bonding) par exemple, pour établirles connexions électriques avec les autres éléments du convertisseur de puissance. Dans cemanuscrit, une solution de reprise de contacts sans brasure sur le dessus des micro po-teaux permettant l’assemblage des puces munies de leurs micro poteaux sur un substratDCB est décrite.

Mots-clés : module de puissance - semi-conducteur - intégration - packaging - densitéde puissance - interconnexion - technologie wire bonding - technologies d’interconnexion3D - film photosensible sec - électrodéposition - assemblage par interdiffusion métallique

iii

Abstract

In power modules, the most common die-level interconnect technology is wire bonding.In some markets, where performances such as high power density, high compactness, highswitching frequency and good thermal management are required, wire bonds must beremoved due to electrical and thermal limits. To overcome latter shortcomings in wirebonding technology, 3D interconnections such as bumps and metal posts have been pro-posed for the development of 3D packaging of power modules. These interconnectionswhich are essentially elaborated in laboratory, have small sizes allowing a decrease inthe values of parasitic inductance, electrical resistance and thermal resistance. 3D packa-ging technologies offer opportunities to improve the thermal management by a thermalaccess on the top side of the dies. Double-sided cooling has the potential for higher po-wer dissipation from the dies and/or improving the reliability of the module by loweringthe junction operating temperature. However, 3D packaging technologies have two majordrawbacks which are a complex manufacturing process and a unproved reliability. Theselimits explain why 3D packaging technologies are not used in the most of industrial powermodules.

In the ANR 3DPHI project, it has been proposed to work on the 3D integration ofa power converter (boost PFC). Solderless interconnection on the semiconductor dies isshown in this report in order to overcome the 3D packaging technologies limits. This sol-derless interconnection is based on electroplated micro posts. Electromagnetic and thermalperformances of the wire bonding and micro posts technologies in a power converter areevaluated thanks to simulations. The realization of the micro posts on the semiconductordie pads by electroplating is discussed. The influence of different parameters on the elec-troplating process is studied. An electrical validation of the dies with their electroplatedinterconnections is presented. The dies with their micro posts must be bonded to DBCsubstrates for example to realize the electrical connections with the other power conver-ter elements. A solderless technique to bond the dies with their micro posts on a DBCsubstrate is described : metallic interdiffusion joint technique.

Keywords : power module - semiconductor - integration - packaging - power den-sity - interconnection - wire bonding technology - 3D packaging technologies - dry filmphotoresist - electroplating - metallic interdiffusion joint technique

v

Table des matières

Introduction générale 1

1 Etat de l’art sur les technologies d’interconnexion dans les modules depuissance 31.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51.2 Constituants d’un module de puissance . . . . . . . . . . . . . . . . . . . . 51.3 Technologie d’interconnexion wire bonding . . . . . . . . . . . . . . . . . . 171.4 Technologies d’interconnexion 3D . . . . . . . . . . . . . . . . . . . . . . . 231.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

2 Technologie alternative d’interconnexion 3D basée sur des micro po-teaux 412.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 422.2 Limites des technologies d’interconnexion 3D actuelles . . . . . . . . . . . . 422.3 Nouvelle solution d’interconnexion 3D . . . . . . . . . . . . . . . . . . . . . 442.4 Evaluation du comportement électromagnétique des micro poteaux dans

un convertisseur de puissance . . . . . . . . . . . . . . . . . . . . . . . . . 452.5 Analyse thermique de la technologie micro poteaux . . . . . . . . . . . . . 602.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

3 Procédés technologiques pour la réalisation de micro poteaux 673.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683.2 Procédé de fabrication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683.3 Electrodéposition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 703.4 Couche d’accroche . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 723.5 Matrices photosensibles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 753.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

4 Réalisation et caractérisation électrique de la connectique micro poteauxet présentation d’une solution de reprise de contacts sans brasure 914.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924.2 Description du dispositif expérimental d’électrodéposition . . . . . . . . . . 924.3 Analyse du procédé d’électrodéposition . . . . . . . . . . . . . . . . . . . . 944.4 Mise en oeuvre de connectiques électrodéposées sur des puces semi-conductrices1034.5 Solution de reprise de contacts sans brasure sur les micro poteaux . . . . . 1094.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

Conclusion générale 119

Bibliographie 123

vii

Table des figures

1.1 Représentation d’un module de puissance utilisant des fils de bonding [1]. . 51.2 Connecteurs externes intégrés dans un substrat AMB (Active Metal Bra-

zing) [3]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.3 Module de puissance IPM (Intelligent Power Modules) avec des connecteurs

externes déportés par des fils de bonding [4]. . . . . . . . . . . . . . . . . . 61.4 Tenue en tension de matériaux semi-conducteurs en fonction de la tempéra-

ture d’emballement thermique (données internes du laboratoire AMPERE ). 81.5 Exemple de profil de refusion d’un alliage Sn62/Pb36/Ag2 [1]. . . . . . . . . 81.6 Technologie LTJT [6]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91.7 Composition d’un substrat SMI. . . . . . . . . . . . . . . . . . . . . . . . . 111.8 Composition d’un substrat DCB. . . . . . . . . . . . . . . . . . . . . . . . 111.9 Procédé de fabrication d’un substrat DCB Al2O3 [39]. . . . . . . . . . . . . 121.10 Fracture d’une céramique AlN dans un substrat DCB [6]. . . . . . . . . . . 131.11 Substrat DCB avec des dimples : vue du dessus (a) et vue en coupe (b) [39]. 131.12 Assemblage d’un substrat AMB Si3N4 [3]. . . . . . . . . . . . . . . . . . . 141.13 Procédé d’encapsulation [1]. . . . . . . . . . . . . . . . . . . . . . . . . . . 151.14 Refroidissement à air de plusieurs modules IGBT [1]. . . . . . . . . . . . . 161.15 Refroidissement double face à eau d’un interrupteur élémentaire ESW IGBT/diode

(3,3kV - 300A) [1]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161.16 Principe de fonctionnement d’un caloduc : transport de chaleur (a) et épa-

nouissement de chaleur (b) [59]. . . . . . . . . . . . . . . . . . . . . . . . . 171.17 Rubans aluminium clad copper fixés sur une puce IGBT [67]. . . . . . . . . 171.18 Procédé wedge bonding [69]. . . . . . . . . . . . . . . . . . . . . . . . . . . 181.19 Procédé ball bonding [69]. . . . . . . . . . . . . . . . . . . . . . . . . . . . 181.20 Fil de bonding en or de diamètre 76µm fixé par wedge bonding (a) et ball

bonding (b) sur un substrat SiN [71]. . . . . . . . . . . . . . . . . . . . . . 191.21 Bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec)

[75]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201.22 Déséquilibre des courants à la fermeture dans trois puces IGBT en parallèle

(bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec))[75]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

1.23 Répartition de la température sur une puce Si pour deux configurationsd’interconnexion (fils de bonding de diamètre 400µm) [77]. . . . . . . . . . 21

1.24 Deux modes de défaillance des fils de bonding durant des cyclages thermiques. 221.25 Pieds de fils de bonding recouverts d’une résine polymère [1]. . . . . . . . . 221.26 Dégradation d’une métallisation d’une puce durant le procédé wedge bon-

ding (photographie Advanced Power Technology Europe). . . . . . . . . . . 231.27 Evolution de la densité de puissance dans les modules de puissance déve-

loppés par Alstom-PEARL [51]. . . . . . . . . . . . . . . . . . . . . . . . . 231.28 Under Bump Metallization. . . . . . . . . . . . . . . . . . . . . . . . . . . . 241.29 Technologie direct solder interconnection [84]. . . . . . . . . . . . . . . . . 25

ix

1.30 Répartition de la température dans deux structures 3D : technologies solderbump interconnection (a) et direct solder interconnection (b) [85]. . . . . . 25

1.31 Module de puissance MPIPPS [60]. . . . . . . . . . . . . . . . . . . . . . . 261.32 Technologie solder bump interconnection. . . . . . . . . . . . . . . . . . . . 271.33 Assemblage micro-électronique 3D avec la connectique bump [91]. . . . . . 271.34 Procédés de fabrication de la technologie solder bump interconnection :

Evaporation, électrodéposition, sérigraphie et stud bumping [90]. . . . . . . 271.35 Principe de la technologie flip chip [98, 96]. . . . . . . . . . . . . . . . . . . 281.36 Module de puissance utilisant la technologie solder bump interconnection

[84]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281.37 Bumps cylindriques en cuivre brasés entre un sustrat DCB et une puce [50]. 291.38 Module de puissance utilisant la technologie dimple array interconnnection

[84]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301.39 Procédé de fabrication de la technologie dimple array interconnection [68]. 301.40 Module de puissance IPEM (Integrated Power Electronics Module) utilisant

la technologie embedded power [105]. . . . . . . . . . . . . . . . . . . . . . 311.41 Procédé de fabrication de la technologie embedded power [105]. . . . . . . . 321.42 Comparaison des inductances parasites induites par les technologies em-

bedded power et wire bonding dans un étage de puissance [106]. . . . . . . . 321.43 Schéma des flux thermiques dans la technologie embedded power [107]. . . . 321.44 Procédé de fabrication de la technologie power overlay [110]. . . . . . . . . 331.45 Module de puissance utilisant la technologie power overlay [110]. . . . . . . 331.46 Boîtier Press-Pack (photographie ABB). . . . . . . . . . . . . . . . . . . . 341.47 Cellule de commutation utilisant la technologie Press-Pack [111]. . . . . . 351.48 Technologie thermosonic flip chip interconnection [112]. . . . . . . . . . . . 351.49 Machine thermosonic flip chip bonder [112]. . . . . . . . . . . . . . . . . . 361.50 Module de puissance SEMiX avec des contacts à ressort [65]. . . . . . . . . 361.51 Ressorts utilisés dans les modules de puissance MiniSKiiP (à gauche) et

SEMiX (à droite) [114]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371.52 Technologie spring pressure contact [115]. . . . . . . . . . . . . . . . . . . . 37

2.1 Assemblage 3D d’un convertisseur de puissance avec la technologie micropoteaux. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

2.2 Fissure dans un joint de brasure durant des cyclages thermiques (techno-logie dimple array interconnection) [68]. . . . . . . . . . . . . . . . . . . . . 43

2.3 Différentes géométries du joint de brasure dans la technologie solder bumpinterconnection [118]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

2.4 Fiabilité des différents joints de brasure dans la technologie solder bumpinterconnection [118]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

2.5 Technologie micro poteaux. . . . . . . . . . . . . . . . . . . . . . . . . . . 442.6 Convertisseur de puissance élévateur de tension et vue d’artiste de son

implémentation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 452.7 Filtre d’entrée hybride à constantes localisées. . . . . . . . . . . . . . . . . 462.8 Représentation d’un élévateur de tension. . . . . . . . . . . . . . . . . . . . 462.9 Formes d’ondes idéales courant / tension d’un élévateur de tension. . . . . 472.10 Formes d’ondes courant / tension de l’élévateur de tension sans connectique. 502.11 Géométrie réalisée avec des connectiques par fils de bonding. . . . . . . . . 512.12 Géométrie réalisée avec des connectiques par micro poteaux. . . . . . . . . 512.13 Représentation du maillage 1D [75]. . . . . . . . . . . . . . . . . . . . . . . 532.14 Représentation du maillage 2D dans une plaque avec une borne d’entrée

du courant et deux sorties [75]. . . . . . . . . . . . . . . . . . . . . . . . . 53

x

2.15 Représentation sous Saber du circuit avec la technologie micro poteaux. . . 542.16 Tension VDS sans connectique et pour les technologies wire bonding et micro

poteaux, lors de l’ouverture du transistor MOSFET. . . . . . . . . . . . . . 542.17 Tension VGS sans connectique et pour les technologies wire bonding et micro

poteaux, lors de la fermeture du transistor MOSFET. . . . . . . . . . . . . 552.18 Représentation du circuit avec la technologie micro poteaux sous forme

d’impédance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562.19 Représentation simplifiée du circuit avec la technologie micro poteaux sous

forme d’impédance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562.20 Flux thermique dans un module de puissance avec les technologies d’inter-

connexion wire bonding (a) et 3D (b). . . . . . . . . . . . . . . . . . . . . . 612.21 Assemblage de la puce avec la technologie wire bonding. . . . . . . . . . . . 642.22 Assemblage de la puce avec la technologie micro poteaux. . . . . . . . . . . 642.23 Température de la puce avec les technologies micro poteaux et wire bonding

en fonction du coefficient d’échange thermique, pour une puissance de 4W. 652.24 Température de la puce avec les technologies micro poteaux et wire bonding

en fonction du coefficient d’échange thermique, pour une puissance de 20W. 65

3.1 Procédé de fabrication de la technologie micro poteaux. . . . . . . . . . . . 693.2 Procédé LIGA [121]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693.3 Principe de l’électrodéposition. . . . . . . . . . . . . . . . . . . . . . . . . . 713.4 Schéma de principe de l’évaporation utilisant un système de chauffage par

effet joule [125]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 743.5 Schéma de principe de la pulvérisation cathodique [125]. . . . . . . . . . . 743.6 Bâti de dépôt par évaporation (photographie LAPLACE ). . . . . . . . . . 753.7 Puce MOSFET APT6035BVFR métallisée Cr/Cu. . . . . . . . . . . . . . 753.8 Photolithographie. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 763.9 Tournette (photographie LAPLACE ). . . . . . . . . . . . . . . . . . . . . . 773.10 Lift-off de la résine AZ5214E utilisée en positif. . . . . . . . . . . . . . . . 783.11 Lift-off de la résine AZ5214E inversée. . . . . . . . . . . . . . . . . . . . . 783.12 Composition d’un film photosensible sec [128]. . . . . . . . . . . . . . . . . 793.13 Effet de bord du substrat sur un film photosensible sec PerMX3000 (Du-

pont) et une résine [130]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 803.14 Photographie MEB d’une matrice en film photosensible sec Ordyl P-50100

(Elga Europe) d’épaisseur 90µm, utilisée pour l’électrodéposition de disquesdans les capteurs d’inertie (accéléromètre, gyroscope, . . . ) [131]. . . . . . . 80

3.15 Lamineuse (LAPLACE ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 813.16 Principe du laminage d’un film photosensible sec. . . . . . . . . . . . . . . 813.17 Rugosité du film photosensible sec PM275 développé par oxyjet rotatif

pendant 2min30s (a) et ultrason pendant 3min30s (b). . . . . . . . . . . . 833.18 Suppression du film photosensible sec PM275 dans une solution d’acétone. 833.19 Photographies MEB d’ouvertures de 300µm*300µm obtenues dans 4 films

photosensibles secs PM275 laminés les uns sur les autres. . . . . . . . . . . 843.20 Représentation de l’angle de contact. . . . . . . . . . . . . . . . . . . . . . 853.21 Différentes configurations de mouillage en fonction de l’angle de contact. . 853.22 Appareil automatique de mesures d’angles de contact DIGIDROP (photo-

graphie LAPLACE ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863.23 Réacteur par plasma à décharges électriques en courant continu (photogra-

phie LAPLACE ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 873.24 Influence de la durée du traitement par plasma argon sur l’angle de mouillage

de la solution électrolytique sur le film photosensible sec PM275. . . . . . . 88

xi

3.25 Angles de mouillage de la solution électrolytique sur le film photosensiblesec PM275 sans traitement (a) et avec un traitement par plasma argonpendant 1min (b). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

3.26 Photographie MEB montrant l’abscence de croissance au centre d’un micropoteau due au traitement par plasma argon sur l’échantillon pendant 1min,avant l’électrodéposition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

3.27 Exemple d’un system-in-package. . . . . . . . . . . . . . . . . . . . . . . . 89

4.1 Dispositif expérimental d’électrodéposition. . . . . . . . . . . . . . . . . . . 924.2 Amenées de courant sur l’échantillon. . . . . . . . . . . . . . . . . . . . . . 934.3 Photographies MEB de micro poteaux pour un dépôt à 25C (a) et 50C (b). 934.4 Photographie de la cellule électrolytique avec les électrodes positionnées

verticalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944.5 Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et cir-

culaires de diamètre 300µm (b), obtenus avec les électrodes positionnéesverticalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.6 Profil de micro poteaux carrés obtenus avec les électrodes positionnées ver-ticalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

4.7 Photographie de la cellule électrolytique avec les électrodes positionnéeshorizontalement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

4.8 Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et cir-culaires de diamètre 300µm (b), obtenus avec des électrodes fixées horizon-talement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

4.9 Profil de micro poteaux carrés obtenus avec des électrodes fixées horizon-talement. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

4.10 Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de1h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

4.11 Profil de micro poteaux carrés pour un dépôt d’une durée de 1h. . . . . . . 984.12 Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de

6h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994.13 Profil de micro poteaux carrés pour un dépôt d’une durée de 6h. . . . . . . 994.14 Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de

8h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994.15 Photographie MEB (a) et profil (b) de micro poteaux pour un dépôt d’une

durée de 8h, obtenus après un polissage de 1µm. . . . . . . . . . . . . . . . 1014.16 Evolution de la hauteur des micro poteaux en fonction du temps, pour une

densité de courant de 10mA/cm2. . . . . . . . . . . . . . . . . . . . . . . . 1024.17 Evolutions expérimentale et théorique de la hauteur des micro poteaux

carrés en fonction du temps, pour une densité de courant de 10mA/cm2. . 1024.18 Puce MOSFET APT6035BVFR : géométrie (a) et photographie MEB (b). 1044.19 Puce MOSFET avant l’électrodéposition des poteaux en cuivre. . . . . . . 1054.20 Photographie MEB de poteaux électrodéposés sur les grilles et les sources

de la puce MOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1054.21 Assemblage de deux puces MOSFET avec des poteaux électrodéposés sur

un substrat céramique métallisé. . . . . . . . . . . . . . . . . . . . . . . . . 1064.22 Principe de mesure de la caractéristique IDS en fonction de VDS de la puce

MOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074.23 Caractéristiques IDS en fonction de VDS de la puce MOSFET. . . . . . . . 1074.24 Circuit utilisé pour la caractérisation électrique dynamique de la puce

MOSFET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

xii

4.25 Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pourune tension E de 100V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

4.26 Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pourune tension E de 200V. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

4.27 Diagramme binaire étain-cuivre [135]. . . . . . . . . . . . . . . . . . . . . . 1104.28 Assemblage par interdiffusion métallique étain-cuivre d’une puce munie de

des micro poteaux sur un substrat DCB. . . . . . . . . . . . . . . . . . . . 1104.29 Assemblage par interdiffusion métallique étain-cuivre de deux substrats DCB.1114.30 Machine SPS (photographie CIRIMAT ). . . . . . . . . . . . . . . . . . . . 1124.31 Principe du frittage flash [137]. . . . . . . . . . . . . . . . . . . . . . . . . 1134.32 Evolution de la permittivité électrique en fonction de la température, d’une

nanocéramique de BaTiO3 obtenue par frittage conventionnel et flash [137]. 1134.33 Profil du recuit pour un assemblage des deux substrats DCB à 300C. . . . 1144.34 Photographie d’assemblage de deux substrats DCB à 300C avec une épais-

seur d’étain de 0,5µm. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1144.35 Photographies MEB d’assemblage de deux substrats DCB à 300C avec

une épaisseur d’étain de 1µm (a) et 0,5µm (b). . . . . . . . . . . . . . . . . 1154.36 Profil du recuit pour un assemblage des deux substrats DCB à 200C. . . . 1154.37 Photographies MEB d’assemblage de deux substrats DCB à 200C avec

une épaisseur d’étain de 1µm. . . . . . . . . . . . . . . . . . . . . . . . . . 1164.38 Photographies MEB d’assemblage de deux substrats DCB à 200C avec

une épaisseur d’étain de 0,5µm. . . . . . . . . . . . . . . . . . . . . . . . . 1164.39 Procédé de fabrication de la technologie micro poteaux. . . . . . . . . . . . 1204.40 Assemblage par interdiffusion métallique étain-cuivre d’une puce munie de

ses micro poteaux sur un substrat DCB. . . . . . . . . . . . . . . . . . . . 1214.41 Photographie de deux substrats en cuivre assemblés par interdiffusion. . . . 122

xiii

Liste des tableaux

1.1 Propriétés physiques des matériaux semi-conducteurs à 25C [6, 7]. . . . . 71.2 Propriétés physiques d’alliages avec et sans Pb [16, 6, 17]. . . . . . . . . . . 91.3 Propriétés physiques des céramiques isolantes [32, 3]. . . . . . . . . . . . . 111.4 Propriétés mécaniques des céramiques isolantes [3]. . . . . . . . . . . . . . 131.5 Caractéristiques physiques des matériaux utilisés pour la réalisation des

semelles et comparaison avec celles des principaux matériaux employés dansun assemblage [45]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

1.6 Comparaison des technologies d’interconnexion actuelles en électronique depuissance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

2.1 Caractéristiques des micro poteaux et des fils de bonding. . . . . . . . . . . 502.2 Surtension drain-source obtenue par les approches logicielle et matricielle. . 592.3 Conductivité thermique de quelques matériaux utilisés en électronique de

puissance [48]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622.4 Quelques valeurs de coefficient d’échange thermique [120]. . . . . . . . . . . 62

3.1 Propriétés physiques de matériaux pour les interconnexions [68, 16, 6]. . . 703.2 Bains électrolytiques : composition, température d’utilisation et densité de

courant cathodique [123, 112]. . . . . . . . . . . . . . . . . . . . . . . . . . 71

4.1 Tableau récapitulatif des différentes manipulations d’électrodéposition. . . 100

xv

Introduction générale

Dans de nombreux domaines tels que le ferroviaire, l’automobile ou l’avionique, unintérêt considérable est porté sur le développement de modules de puissance de moins enmoins volumineux avec d’excellentes performances électriques, thermiques et mécaniques.La plupart des modules de puissance disponibles actuellement dans le commerce ont desconnexions électriques qui sont assurées par des fils de bonding. Malgré une bonne ma-turité technologique montrée au cours de nombreuses années d’utilisation et une bonneconnaissance de ses modes de défaillance, la technologie wire bonding a des limites élec-triques (inductance parasite importante, . . . ) et thermiques (refroidissement simple face,. . . ) qui ne permettent pas de répondre à ce besoin. Dès lors, des technologies d’intercon-nexion 3D alternatives à la technologie wire bonding ont été développées essentiellementen laboratoire. Ces technologies d’interconnexion 3D vont modifier le packaging du modulede puissance en passant d’une intégration planaire (technologie wire bonding) à une inté-gration tridimensionnelle ou 3D. Elles sont caractérisées par des connectiques de faiblesdimensions permettant ainsi de réduire considérablement les valeurs des inductances pa-rasites, des résistances électriques et des résistances thermiques par rapport à un fil debonding. Elles permettent aussi un refroidissement double face des composants du modulede puissance. Cependant, ces technologies d’interconnexion 3D ont des limites à savoir unprocédé de mise en oeuvre complexe et une fiabilité restant encore à démontrer dans unegrande majorité de cas, qui expliquent en grande partie pourquoi les technologies d’inter-connexion 3D ne sont quasiment pas employées dans les modules de puissance industriels.

Dans le cadre du projet ANR blanc 3DPHI, il nous est demandé de réaliser uneintégration 3D d’un circuit élévateur de tension 85V - 230V / 400V, 100W et 100kHz.Cette intégration 3D n’est possible que grâce à l’utilisation d’éléments d’interconnexiondifférents des fils de bonding. Pour cela, on se propose de développer une connectiquesur des puces semi-conductrices basée sur des micro poteaux électrodéposés, au sens demultiple contacts au lieu d’un seul contact massif. L’un des intérêts de cette technologie estde garantir l’obtention d’une puce d’épaisseur calibrée, évitant ainsi l’utilisation de calescomme la plupart des technologies d’interconnexion mises au point en laboratoire. Parla suite, les puces munies de leurs micro poteaux doivent être assemblées à des substratsde types DCB (Direct Copper Bonding) pour réaliser les connexions électriques avec lesautres éléments du circuit. Une solution de reprise de contacts sans brasure sur le dessusdes micro poteaux est décrite.

La première partie du mémoire est consacrée à une synthèse des différents constituantsd’un module de puissance. Par la suite, un état de l’art sur les différentes technologiesd’interconnexion utilisées dans les modules de puissance (wire bonding et 3D) est réalisé.

Le deuxième chapitre présente tout d’abord les limites des technologies d’intercon-nexion 3D actuelles. Au vu de ces limites, une nouvelle solution d’interconnexion 3D surdes puces semi-conductrices sans brasure et basée sur des micro poteaux électrodéposésest ensuite décrite. Les perturbations induites par les éléments parasites des technologies

1

micro poteaux et wire bonding dans un circuit élévateur de tension sont évaluées et com-parées par le biais de simulations. Enfin, une évaluation comparative de la température dejonction moyenne de la puce MOSFET du circuit élévateur de tension avec les technologiesmicro poteaux et wire bonding, est réalisée.

Une description du procédé de fabrication de la technologie micro poteaux sur despuces semi-conductrices est faite dans le troisième chapitre. L’une des particularités de ceprocédé de fabrication est que la croissance des micro poteaux se fait à travers une matriceen film photosensible sec, qui est une alternative intéressante aux solutions classiques typesrésines.

Une cellule électrolytique permettant l’électrodéposition des micro poteaux est toutd’abord décrite dans la dernière partie du manuscrit. Ensuite, une étude de l’influencede certains paramètres sur le dépôt des micro poteaux et une évaluation de la vitesse decroissance des micro poteaux sont présentées. Une vérification de l’intégrité d’une puceavec des connectiques électrodéposées est réalisée à partir des caractéristiques électriquesstatiques et dynamiques d’une puce MOSFET APT6035BVFR avec des poteaux massifsélectrodéposés. Enfin, une solution de reprise de contacts sans brasure sur le dessus desmicro poteaux permettant l’assemblage des puces munies de leurs micro poteaux sur unsubstrat DCB, est décrite. Cette solution basée sur l’interdiffusion métallique étain-cuivreest validée expérimentalement à travers l’assemblage de deux substrats types DCB.

2

Chapitre 1

Etat de l’art sur les technologiesd’interconnexion dans les modules depuissance

Sommaire1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51.2 Constituants d’un module de puissance . . . . . . . . . . . . . 5

1.2.1 Connexions électriques . . . . . . . . . . . . . . . . . . . . . . . 51.2.1.1 Connexions internes . . . . . . . . . . . . . . . . . . . 51.2.1.2 Connexions externes . . . . . . . . . . . . . . . . . . . 6

1.2.2 Puces semi-conductrices . . . . . . . . . . . . . . . . . . . . . . 71.2.3 Brasures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81.2.4 Substrats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.2.4.1 Substrat métallisé isolé . . . . . . . . . . . . . . . . . 101.2.4.2 Substrat céramique DCB . . . . . . . . . . . . . . . . 111.2.4.3 Substrat céramique brasé . . . . . . . . . . . . . . . . 13

1.2.5 Semelles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141.2.6 Encapsulants . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151.2.7 Systèmes de refroidissement . . . . . . . . . . . . . . . . . . . . 15

1.3 Technologie d’interconnexion wire bonding . . . . . . . . . . . 171.3.1 Types de fils de bonding . . . . . . . . . . . . . . . . . . . . . . 171.3.2 Procédés de mise en oeuvre . . . . . . . . . . . . . . . . . . . . 18

1.3.2.1 Wedge bonding . . . . . . . . . . . . . . . . . . . . . . 181.3.2.2 Ball bonding . . . . . . . . . . . . . . . . . . . . . . . 18

1.3.3 Considérations électriques et thermiques . . . . . . . . . . . . . 191.3.3.1 Considérations électriques . . . . . . . . . . . . . . . . 191.3.3.2 Considérations thermiques . . . . . . . . . . . . . . . 21

1.3.4 Modes de défaillance . . . . . . . . . . . . . . . . . . . . . . . . 221.4 Technologies d’interconnexion 3D . . . . . . . . . . . . . . . . . 23

1.4.1 Contacts brasés . . . . . . . . . . . . . . . . . . . . . . . . . . . 231.4.1.1 Technologie direct solder interconnection . . . . . . . 241.4.1.2 Technologie metal post interconnection . . . . . . . . . 261.4.1.3 Technologie solder bump interconnection . . . . . . . . 261.4.1.4 Technologie dimple array interconnection . . . . . . . 29

1.4.2 Contacts par métallisations électrodéposées . . . . . . . . . . . 311.4.2.1 Technologie embedded power . . . . . . . . . . . . . . 31

3

1.4.2.2 Technologie power overlay . . . . . . . . . . . . . . . . 311.4.3 Contacts pressés et par ressorts . . . . . . . . . . . . . . . . . . 34

1.4.3.1 Contacts pressés . . . . . . . . . . . . . . . . . . . . . 341.4.3.2 Contacts par ressorts . . . . . . . . . . . . . . . . . . 36

1.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

4

1.1 IntroductionLe développement de modules de puissance de plus en plus compacts avec d’excellentes

performances électriques, thermiques et mécaniques est recherché dans de nombreux do-maines tels que le ferroviaire, l’automobile ou l’avionique. Pour répondre à ce besoin, desaméliorations sur le packaging du module de puissance sont à apporter notamment grâce àl’utilisation de nouvelles technologies d’interconnexion. Dans ce chapitre, une descriptiondes différents constituants d’un module de puissance est tout d’abord réalisée. Ensuite, àpartir de la littérature, un état de l’art sur les technologies d’interconnexion est présenté.

1.2 Constituants d’un module de puissanceLes modules de puissance actuels sont constitués de puces semi-conductrices (tran-

sistor MOSFET, transistor IGBT et diode) qui sont brasées sur un substrat céramiquemétallisé (figure 1.1). Ce dernier intègre les pistes conductrices et assure une isolationélectrique entre les puces et le support sur lequel le module de puissance est fixé. Le sub-strat céramique métallisé est ensuite fixé sur une semelle qui assure le maintien mécaniquede l’assemblage et le transfert thermique vers la source froide. Les connexions électriquesà l’intérieur du module de puissance sont assurées par des fils de bonding. Enfin, l’assem-blage est encapsulé grâce à un gel silicone. Pour maintenir la température de jonctiondes composants en dessous d’une valeur critique pendant le cycle de fonctionnement, lemodule de puissance est fixé sur un système de refroidissement. Ces différents élémentssont décrits ci-dessous.

Fig. 1.1 – Représentation d’un module de puissance utilisant des fils de bonding [1].

1.2.1 Connexions électriques

1.2.1.1 Connexions internes

Les connexions électriques supérieures puces / substrat céramique, puces / puces etpuces / connecteurs externes sont réalisées généralement par des fils de bonding (figure1.1). Dans certaines applications nécessitant une densité de puissance élevée, la technologie

5

wire bonding est remplacée par des technologies d’interconnexion 3D (solder bumps, metalposts, . . . ) qui permettent une meilleure compacité du module de puissance. A côté del’objectif de compacité accrue, l’intégration 3D sans fil de bonding représente une solutionpour la réduction des éléments parasites de la connectique dans un module de puissance.Ces éléments électriques parasites limitent l’utilisation des puces semi-conductrices bienen dessous de leurs capacités. Les surtensions, sur-courants et intéractions puissance-commande sont les sièges de pertes supplémentaires par rapport à un fonctionnementidéal.

1.2.1.2 Connexions externes

Les connexions du module de puissance avec l’extérieur (signaux de puissance et decommande) sont faites par l’intermédiaire de connecteurs externes brasés sur la métallisa-tion du substrat céramique. Pour éviter la brasure, élément de défaillance important, dessubstrats céramiques avec des connecteurs intégrés dans la métallisation ont été dévelop-pés (figure 1.2) [2, 3]. Une autre solution technologique propose le report des connecteursexternes sur le boîtier [4]. Les liaisons électriques entre les connecteurs externes et la mé-tallisation du substrat céramique sont réalisées dans ce cas par des fils de bonding soudéspar ultrasons (figure 1.3).

Fig. 1.2 – Connecteurs externes intégrés dans un substrat AMB (Active Metal Brazing)[3].

Fig. 1.3 – Module de puissance IPM (Intelligent Power Modules) avec des connecteursexternes déportés par des fils de bonding [4].

6

1.2.2 Puces semi-conductrices

Les puces semi-conductrices (transistor MOSFET, transistor IGBT et diode) sontles éléments actifs d’un module de puissance. Elles sont constituées, d’une part d’unmatériau semi-conducteur (silicium (Si), carbure de silicium (SiC), nitrure de gallium(GaN) ou diamant) dont l’épaisseur est de quelques centaines de micromètres, d’autrepart de deux métallisations : une sur la face arrière pour le brasage de la puce sur lesubstrat céramique métallisé et une sur la face supérieure où seront réalisées les connexionsélectriques supérieures (fils de bonding, solder bumps, metal posts, . . . ). Une couche depassivation, qui recouvre la face supérieure de la puce, permet de réduire les risques declaquage et de limiter les courants de fuite de surface de la puce.

La limite théorique en température du Si est généralement de 150C pour des compo-sants haute tension (tension de claquage d’environ 1000V), contre 250C environ pour descomposants basse tension (tension de claquage inférieure à 100V) (figure 1.4) [5]. Pourles applications haute tension (>200V) et haute température (>200C), l’utilisation dematériaux semi-conducteurs à grand gap (SiC, GaN ou diamant) est donc nécessaire. Letableau 1.1 montre les propriétés physiques des matériaux semi-conducteurs.

Tab. 1.1 – Propriétés physiques des matériaux semi-conducteurs à 25C [6, 7].Matériau Conductivité thermique Tenue diélectrique Energie de Gap

(W/m.K) (kV/cm) (eV)Si 150 200 1,1

SiC-3C 450 1200 2,2SiC-4H 450 2000 3,26SiC-6H 450 2400 3GaN-3C 130 1000 3,27GaN-2H 130 3300 3,29diamant 2000 - 2200 5600 5,45

Malgré leurs bonnes propriétés thermiques et électriques, les composants de puissanceen diamant actuels sont des prototypes développés en laboratoire [8]. Concernant les com-posants de puissance en SiC, des diodes Schottky haute température (600V et 1200V) etdes transistors JFET haute température sont disponibles actuellement dans le commerce[6]. En revanche, pour le domaine de la forte puissance, de nombreux prototypes (tran-sistors MOSFET SiC [9], transistors JFET SiC [10], diodes PIN haute tension [11], . . . )sont en cours de développement dans les laboratoires. Bien que le convertisseur tout SiCne soit pas encore commercialisé, des recherches menées sur ce thème démontrent déjà lefort potentiel de cette solution pour les applications de puissance à haute température[12, 13]. Enfin, du fait des difficultés technologiques qu’il engendre, le GaN est encore trèspeu utilisé dans les composants de puissance [14].

7

Fig. 1.4 – Tenue en tension de matériaux semi-conducteurs en fonction de la températured’emballement thermique (données internes du laboratoire AMPERE ).

1.2.3 Brasures

L’assemblage des différents éléments d’un module de puissance est réalisé par desbrasures dont l’épaisseur est comprise entre quelques dizaines et une centaine de micro-mètres. Les propriétés recherchées au niveau de la brasure sont une bonne conductivitéélectrique, une bonne conductivité thermique et une bonne tenue mécanique. Le brasagede deux éléments s’opère de la façon suivante :

1. Dépôt de la pâte à braser entre les deux éléments par sérigraphie ou une dispenseuse ;2. Refusion de l’ensemble suivant le profil adapté à une température au moins égale à

la température « liquidus » de l’alliage (figure 1.5). Le contrôle du profil de refusionpermet de limiter la formation d’intermétalliques qui fragilisent la brasure ;

3. Refroidissement jusqu’à la température ambiante.

Fig. 1.5 – Exemple de profil de refusion d’un alliage Sn62/Pb36/Ag2 [1].

En électronique, l’alliage le plus souvent utilisé est le Sn63/Pb37 dont la températureeutectique est de 183C. L’alliage Sn63/Pb37 n’étant pas adapté pour des applicationshaute température, des alliages à très forte teneur en plomb sont apparus tels que l’al-liage Sn5/Pb95 dont la température « liquidus » est de 312C. Une directive européenneRoHS (Restriction of the use of certain Hazardous Substances in electrical and electricequipment) est entrée en vigueur en 2006 sous l’égide du Parlement Européen et vise àréduire l’utilisation de substances dangereuses dans les équipements électriques et élec-troniques, dont le plomb [1, 15]. Cette directive ne s’applique pas encore dans quelques

8

secteurs tels que l’avionique, l’automobile et le militaire. Le tableau 1.2 présente les pro-priétés physiques de quelques alliages avec et sans plomb.

Tab. 1.2 – Propriétés physiques d’alliages avec et sans Pb [16, 6, 17].Matériau Température Température CTE Conductivité Résistivité

solidus liquidus (ppm/C) thermique électrique(C) (C) (W/m.K) (µΩ.cm)

Sn63/Pb37 183 183 25,5 @25C 51 @25C 14,9Sn5/Pb95 308 312 30 @20C 23 @85C 19,5

Sn96,5/Ag3,5 221 221 18 - 22 33@85C 12,3Sn99,3/Cu0,7 227 227 10 - 15

Sn95,5/Ag4/Cu0,5 217 222 23 55 10 - 15

Les alliages Sn/Ag et Sn/Ag/Cu (SAC) semblent être des solutions intéressantes pourremplacer les alliages à base de plomb [18, 15]. Pour des applications haute température(très nettement supérieures à 200C), les brasures sans plomb économiques et fiables nesemblent pas encore disponibles. Les brasures à base d’or, dont le coût limite l’utilisationet les problèmes de formation d’intermétalliques fragilisent l’assemblage, pourraient sup-porter ces niveaux de contraintes thermiques [19]. Une autre alternative désignée sous leterme de Low Temperature Joining Technique (LTJT) permet un assemblage à base depoudre d’argent, d’une puce semi-conductrice sur un substrat (figure 1.6) [20, 21]. Cet as-semblage s’effectue dans une atmosphère contrôlée, à une température inférieure à 250Cet sous une pression entre trente et quarante mégapascals. Les performances électriques etthermiques de la technologie LTJT sont supérieures à celles des brasures traditionnelles.A titre d’exemple, la conductivité thermique et la résistivité électrique de la technolo-gie LTJT sont respectivement de 250W/m.K et 1,59µΩ.cm tandis que la conductivitéthermique et la résistivité électrique d’une brasure Sn63/Pb37 sont respectivement de51W/m.K et 14,9µΩ.cm [6]. Par ailleurs, cette technologie a montré sa fonctionnalité jus-qu’à 300C. Cependant, la fiabilité de la technologie LTJT reste encore à démontrer mêmesi des essais ont montré que la durée de vie d’un assemblage avec la technologie LTJTserait vingt fois supérieure à celle obtenue avec un assemblage brasé [6, 20].

Fig. 1.6 – Technologie LTJT [6].

9

La défaillance d’un assemblage par brasure d’une puce sur un substrat céramique oud’un substrat céramique sur une semelle est principalement d’origine thermomécanique[6, 22]. Lors du cyclage thermique, la différence des coefficients de dilatation thermique(CTE) des matériaux en contact avec la brasure engendre des contraintes mécaniquesdans la brasure entraînant sa délamination voire sa fissure. La fissure dans la brasureapparaît souvent dans les angles de cette dernière car les sollicitations mécaniques y sontles plus importantes [23]. Par ailleurs, une brasure de grande surface (brasure substratcéramique / semelle) est plus sollicitée mécaniquement qu’une brasure de faible surface(brasure puce / substrat céramique) [6, 24]. Afin de réduire les contraintes dans la brasure,l’utilisation de matériaux avec des CTE proches est donc souhaitable. Par exemple, dans lecas d’un assemblage substrat céramique / semelle, la solution utilisant une semelle AlSiC(matrice d’aluminium renforcée de particules de carbure de silicium) engendre moinsde contraintes mécaniques qu’une solution utilisant une semelle Cu [25]. Enfin, durantl’assemblage d’une puce sur un substrat DCB (Direct Copper Bonding) par exemple, laformation d’un composé intermétallique dû à la diffusion de l’alliage dans le cuivre dusubstrat DCB fragilise la brasure et se traduit par l’apparition de fissures au niveau del’interface de la brasure et du composé intermétallique [26].

La brasure peut être remplacée dans certaines applications par des colles conductrices.Cependant, leurs performances électriques et thermiques semblent moins bonnes que cellesdes brasures traditionnelles. A titre d’exemple, la colle époxy chargée argent EPO-TEK4110 développée par Epoxy Technology Inc. a une conductivité thermique de 1,5W/m.Ket une résistivité électrique de 5mΩ.cm (à 25C) [27] tandis qu’une brasure Sn63/Pb37 aune conductivité thermique de 51W/m.K et une résistivité électrique de 14,9µΩ.cm.

1.2.4 Substrats

Le substrat intégre les pistes conductrices et assure une isolation électrique entre lespuces semi-conductrices et le support sur lequel le module de puissance est fixé. Il doitaussi favoriser l’extraction des calories des puces vers le système de refroidissement. Enfin,d’un point de vue thermomécanique, son rôle est d’homogénéiser les CTE entre la semelleet les puces. L’isolation électrique est assurée par des diélectriques organiques ou descéramiques. Les différents substrats utilisés dans les modules de puissance sont présentésci-dessous.

1.2.4.1 Substrat métallisé isolé

Le Substrat Métallisé Isolé (SMI) est constitué d’un support métallique (0,5mm -3mm), qui est recouvert d’une faible couche de diélectrique (50µm - 100µm) et d’unecouche de cuivre (35µm - 240µm) (figure 1.7) [28, 29, 30]. Le support métallique qui jouele rôle de semelle est en aluminium ou en cuivre. Concernant le diélectrique, il peut être unerésine verre époxy pour des raisons économiques, une résine époxy chargée ou un polymidepermettant d’atteindre des températures proches de 200C [31, 29]. Malgré un procédé demise oeuvre simple et un coût acceptable, le substrat SMI est difficilement utilisable dansles environnements où les contraintes thermiques sont importantes. En effet, dans le casde la résine époxy, une étude montre que ses propriétés sont dégradées au-delà de 160C[19]. Par ailleurs, les solutions polymides, dont les températures d’utilisation sont prochesde 200C, ont des propriétés thermiques, électriques et mécaniques qui ne permettent pasde les utiliser dans des environnements sévères.

10

Fig. 1.7 – Composition d’un substrat SMI.

1.2.4.2 Substrat céramique DCB

Le substrat DCB (Direct Copper Bonding), très répandu dans les modules de puis-sance, est constitué d’une céramique (alumine polycristalline (Al203), nitrure d’aluminium(AlN) ou oxyde de béryllium (BeO)) sur lequel est déposé sur les deux faces une métal-lisation en cuivre (figure 1.8). L’épaisseur standard est de 635µm pour la céramique et300µm pour la métallisation en cuivre [28]. Le tableau ci-dessous présente les propriétésphysiques des céramiques isolantes.

Fig. 1.8 – Composition d’un substrat DCB.

Tab. 1.3 – Propriétés physiques des céramiques isolantes [32, 3].Matériau Al2O3 AlN BeO Si3N4

(SN460 de Kyocera)CTE 7,2 4,1 8 2 - 3,4

(ppm/C)Conductivité thermique 25 200 250 60

(W/m.K)Tension de claquage 15 15 10 15

(kV/mm)Module de Young 397 320 345 300

(GPa)Contrainte maximale 350 - 400 350 - 400 200 - 250 850à la flexion (MPa)

D’après le tableau 1.3, on constate que l’Al203 a une faible conductivité thermique(25W/m.K), ce qui limite son utilisation à des applications de faible densité de puissance[33, 34]. Cependant, l’Al203 par rapport aux autres céramiques est la moins onéreuse, cequi la rend intéressante pour des applications où le facteur économique est important.Concernant l’AlN, il a une bonne conductivité thermique (200W/m.K) par rapport àl’Al203 et un CTE (4,1ppm/C) proche du silicium (3,5ppm/C) qui permet de réduireles contraintes thermomécaniques au niveau de la brasure utilisée pour la fixation de lapuce sur le substrat céramique. Les performances électriques, thermiques et mécaniquesde l’AlN compensent le coût important des substrats DCB en AlN par rapport à celui dessubstrats DCB en Al203, et permettent une utilisation de celui-ci dans les applicationshaute température (supérieure à 400C) [35]. Malgré une conductivité thermique supé-rieure aux autres céramiques (250W/m.K), le béryllium est très rarement utilisé pour desraisons de toxicité et un coût non négligeable (dix fois supérieur à celui de l’Al203) [6].

Le procédé de fabrication d’un substrat DCB Al2O3 est présenté sur la figure 1.9[36, 37]. La céramique Al2O3 est portée sous une atmosphère pressurisée de dioxygène,

11

à une température proche de la fusion des films de cuivre (entre 1065C et 1080C), quisont en contact avec la céramique. Une liaison mécanique très forte entre la céramique etles métallisations en cuivre est garantie en mettant l’ensemble céramique - cuivre à unetempérature proche de la fusion du cuivre.

Concernant la réalisation d’un substrat DCB AlN, le procédé est identique à celuiutilisé pour l’Al2O3, mais auparavant une étape d’oxydation de l’AlN est nécessaire pourréaliser la couche d’Al2O3 [37, 38].

Fig. 1.9 – Procédé de fabrication d’un substrat DCB Al2O3 [39].

Durant des cycles de température de grande amplitude, le substrat DCB subit descontraintes thermomécaniques liées aux différences de CTE entre les métallisations cuivreet la céramique. Au cours du temps, la fatigue et le durcissement de la métallisationcuivre entraîne le décollement du cuivre du substrat DCB. Ce décollement engendre descontraintes dans la céramique se traduisant par une fissuration de cette dernière (figure1.10) [40, 6]. Afin de réduire les contraintes dans la céramique, différentes solutions sontpossibles [39, 40] :

– Utilisation d’une céramique plus rigide telle que le Si3N4 (substrat AMB (ActiveMetal Brazing)) ;

– Diminution de l’épaisseur des métallisations en cuivre et plus particulièrement cellede la face supérieure du substrat DCB ;

– Remplacement de la métallisation en cuivre par l’aluminium, qui offre une limited’élasticité plus faible et une plasticité plus marquée que le cuivre (substrat DAB(Direct Aluminium Bonding)) ;

– Réalisation de dimples qui permettent de réduire localement l’épaisseur de la mé-tallisation (figure 1.11).

Le substrat DCB comme tout isolant électrique est confronté aux problèmes de dé-charges partielles. Ce phénomène dépendant de la distribution et de la fréquence du champélectrique, apparait notamment aux bords des métallisations du substrat DCB [41, 42].

12

Fig. 1.10 – Fracture d’une céramique AlN dans un substrat DCB [6].

Fig. 1.11 – Substrat DCB avec des dimples : vue du dessus (a) et vue en coupe (b) [39].

1.2.4.3 Substrat céramique brasé

Le principal intérêt d’un substrat en niture de silicium (Si3N4) est sa très granderésistance mécanique par rapport aux céramiques Al2O3 et AlN (tableau 1.4) [3]. Cettepropriété permet, d’une part d’être moins sujet à l’apparition de fissures durant des cyclesde température de forte amplitude, d’autre part d’envisager un assemblage sur le systèmede refroidissement sans l’utilisation d’une semelle. La réalisation de substrats DCB Si3N4

n’étant pas possible, des substrats céramiques brasés appelés AMB (Active Metal Brazing)ont été développés [3]. L’assemblage des métallisations en cuivre (200µm - 500µm) surla céramique Si3N4 s’effectue par une brasure Ti/Ag/Cu (figure 1.12) [3]. La technologieAMB est aussi employée pour la réalisation de substrats AlN avec des métallisations encuivre. Comme dans le cas de la céramique Si3N4, une brasure Ti/Ag/Cu est utiliséepour la fixation des métallisations en cuivre sur l’AlN [43]. Enfin, cette technologie estutilisée pour la fabrication de substrats Al2O3 ou AlN avec des métallisations en alu-minium appelés DAB (Direct Aluminium Bonding) [44]. L’assemblage des métallisationsen aluminium sur la céramique est fait par l’intermédiaire d’une fine couche d’alumi-nium. L’aluminium ayant une faible limite d’élasticité et entrant rapidement en zone deplasticité, les contraintes exercées dans la céramique sont réduites ce qui limite le risqued’apparition de fissures dans la céramique.

Tab. 1.4 – Propriétés mécaniques des céramiques isolantes [3].Matériau Al2O3 96% AlN Si3N4

(SN460 de Kyocera)Contrainte maximale 350 400 850à la flexion (MPa)

Tenacité à la 3,3 2,7 5rupture (MPa.m−0.5)

13

Fig. 1.12 – Assemblage d’un substrat AMB Si3N4 [3].

1.2.5 Semelles

La semelle est fixée sur la métallisation inférieure du substrat céramique puis assembléesur le système de refroidissement. Elle assure le maintien mécanique de l’assemblage. Parailleurs, elle doit avoir de bonnes propriétés mécaniques (un CTE proche des constituantsde l’assemblage, une bonne rigidité et un faible poids, . . . ) et thermiques (une bonneconductivité thermique, . . . ). Les matériaux utilisés pour la réalisation des semelles sontle cuivre qui est souvent employé dans les assemblages de module de puissance où lefacteur économique est important, l’AlSiC (matrice d’aluminium rénforcée de particulesde carbure de silicium), le cuivre tungstène (CuW), le cuivre molybdène (CuMo) ou lekovar (Ni/Fe). Les propriétés physiques de ces différents matériaux comparées avec cellesdes principaux matériaux employés dans un assemblage sont présentées dans le tableau1.5.

Tab. 1.5 – Caractéristiques physiques des matériaux utilisés pour la réalisation des se-melles et comparaison avec celles des principaux matériaux employés dans un assemblage[45].

Matériau CTE Conductivité thermique Densité volumique(ppm/C) (W/m.K) @25C - 150C (g/cm3)

Cu 17,8 398 8,96AlSiC (60% SiC) 6,5 - 9 170 - 200 3

CuW (10% - 20% Cu) 6,5 - 8,3 180 - 200 15,7 - 17CuMo (15% - 20% Cu) 7 - 8 160 - 170 10

Ni/Fe 5,2 11 - 17 8,1Al2O3 6,5 20 - 30 3,98AlN 4,5 170 - 200 3,3Si 4,2 151 2,3Al 23,6 238 2,7

D’après le tableau 1.5, on constate que le cuivre a une bonne conductivité thermique(398W/m.K). Cependant, son CTE (17,8ppm/C) éloigné de ceux des constituants d’unassemblage, engendre des contraintes thermomécaniques dans l’assemblage. Pour diminuercelles-ci, une couche compensatrice entre la semelle et le substrat peut être ajoutée, maiscette dernière engendre une résistance thermique supplémentaire dans la structure [25].

Le cuivre peut être remplacé par les matériaux AlSiC, CuW, CuMo ou Ni/Fe, qui ontun CTE moins élévé que celui du cuivre. L’AlSiC (60% de SiC) possède un CTE ajustableen modifiant le ratio Al/SiC compris entre 6,5ppm/C et 9ppm/C. Il a aussi une faibledensité volumique (trois fois moins élevée que celle du cuivre) réduisant ainsi le poidsde l’assemblage. Enfin, le coût de l’AlSiC est moins important que celui des matériauxCuW et CuMo [25]. Concernant le CuW et le CuMo, ils ont une conductivité thermiquesimilaire à celle de l’AlSiC (entre 170W/m.K et 200W/m.K). En revanche, leurs densitésvolumiques sont élevées. Le Ni/Fe dont le CTE (5,2ppm/C) est proche de ceux des

14

constituants d’un assemblage, a une utilisation limitée car sa conductivité thermique esttrès faible (entre 11W/m.K et 17W/m.K).

1.2.6 Encapsulants

Avant la fermeture du boîtier du module de puissance, qui est principalement en maté-riau polymère [24], un encapsulant est déposé sur les composants. L’encapsulant souventutilisé est du gel diélectrique silicone. Le gel silicone permet, d’une part de renforcer l’iso-lation électrique, d’autre part de protéger les puces semi-conductrices de l’air (humiditéet oxydation). De plus, il améliore la tenue aux décharges partielles dues notamment auxdéfauts des métallisations des substrats DCB [46, 47]. Les produits standards de gel sili-cone ont une température d’utilisation limitée à 200C et un CTE très élevé de l’ordre de200ppm/C [24].

La figure 1.13 montre le procédé d’encapsulation. Durant la phase de remplissagedu module de puissance par le gel silicone, un environnement dépressurisé à 100Pa estnécessaire pour éviter la formation de bulles. En effet, les bulles d’air résiduelles sont deslieux propices aux décharges partielles pouvant provoquer une réduction de la tenue entension et un veillissement prématuré du module de puissance [24].

Fig. 1.13 – Procédé d’encapsulation [1].

1.2.7 Systèmes de refroidissement

Pour maintenir la température de jonction d’un composant en dessous de sa valeurcritique pendant le cycle de fonctionnement d’un module de puissance, un système derefroidissement est utilisé. Celui-ci doit avoir de bonnes performances thermiques, unfaible poids et un minimum d’interfaces entre les puces et le refroidisseur. Le choix dusystème de refroidissement se fait en fonction du nombre et type de composants à refroidir,des pertes générées par chaque composant, du mode de refroidissement souhaité et del’intégration du système dans son environnement final.

Le dissipateur thermique de type radiateur à ailettes est un système de refoidissementrobuste avec un coût acceptable (figure 1.14) [1, 48]. En revanche, sa masse et son encom-brement sont importants et ses performances sont moins bonnes que d’autres types desystème de refroidissement, comme par exemple les plaques à eau [1, 48]. Grâce à l’appari-tion d’interconnexions 3D (solder bumps, metal posts, . . . ) remplaçant les fils de bonding,

15

un refroidissement double face est possible, permettant ainsi d’extraire des calories par ledessus des puces [49, 50]. La figure 1.15 montre un interrupteur élémentaire ESW (Ele-mentary Switch) 3,3kV - 300A développé par Alstom-PEARL et utilisé dans le domainede la traction ferroviaire. Cet interrupteur intègre une connectique bump, qui permet deréaliser un refroissement double face des différents élements actifs de l’interrupteur. Lesperformances thermiques de ce refroidissement double face à eau sont : densité du flux dechaleur dissipée d’environ 250W/cm2, 30% des calories des composants extraites par ledessus et 70% des calories des composants extraites par le dessous [51, 50]. Afin de limiterle nombre d’interfaces entre les puces et le refroidisseur, des systèmes de refroidissementintègrés dans la semelle [25, 45] voire dans le substrat [52, 53, 54, 55, 56] du modulede puissance sont apparus. Enfin, des caloducs micrométriques en silicium fixés sous lespuces ont été développés et offrent des performances thermiques très intéressantes (figure1.16) [57, 58, 59]. Ils permettent de transporter les calories et de déporter le système derefroidissement (figure 1.16 (a)). Dans la zone chauffée appelée évaporateur, le liquides’évapore et la vapeur vient se condenser dans la zone refroidie (appelée condenseur). Cecondensat retourne vers l’évaporateur grâce à l’effet de la capillarité établi par le milieuporeux qui tapisse la paroi intérieure du caloduc. Les caloducs micrométriques en siliciumpeuvent être utilisés aussi comme répartiteurs de chaleur (figure 1.16 (b)).

Fig. 1.14 – Refroidissement à air de plusieurs modules IGBT [1].

Fig. 1.15 – Refroidissement double face à eau d’un interrupteur élémentaire ESWIGBT/diode (3,3kV - 300A) [1].

16

Fig. 1.16 – Principe de fonctionnement d’un caloduc : transport de chaleur (a) et épa-nouissement de chaleur (b) [59].

1.3 Technologie d’interconnexion wire bonding

Les procédés de mise en oeuvre, les considérations électriques et thermiques, et lesmodes de défaillance de la technologie wire bonding sont décrits dans cette partie.

1.3.1 Types de fils de bonding

Les fils de bonding utilisés dans les modules de puissance pour réaliser les connexionsélectriques ont un diamètre compris entre 100µm et 500µm [60]. Les fils de bonding sontgénéralement en aluminium (Al) associé, avec des proportions de quelques ppm, à desalliages contre la corrosion de l’aluminium (nickel) et pour le durcissement de l’aluminium(silicium ou magnésium) ou en or (Au) [61, 62]. Ils peuvent être aussi en cuivre (Cu) ouen argent (Ag) [63].

Pour des courants importants dans une puce, les fils de bonding mis en parallèlepeuvent être remplacés par un ruban. Bien qu’il soit moins flexible qu’un fil de bon-ding, le ruban offre des performances électriques intéressantes et sa mise en place sur unemétallisation d’une puce est moins coûteuse que celle de plusieurs fils de bonding [64, 65].Le ruban, généralement en aluminium, a une épaisseur de quelques centaines de micro-mètres et une largeur de quelques millimètres. Pour éviter la corrosion de l’aluminium,des rubans en Al/Ni ont été réalisés [66, 67]. Par ailleurs, pour mimimiser les contraintesthermomécaniques dans le ruban dues aux différences des CTE entre l’alumimium et lesilicium, des rubans aluminium clad copper ont été développés (figure 1.17) [67]. Les ru-bans aluminium clad copper sont des rubans en aluminium (50µm d’épaisseur) recouvertsde cuivre (150µm d’épaisseur). Le cuivre par rapport à l’aluminium a un CTE plus prochedu silicium et de bonnes performances électriques et thermiques. Par contre, étant donnéqu’il est difficile de fixer du cuivre directement sur la métallisation de la puce, l’ajout del’aluminium a donc été nécessaire.

Fig. 1.17 – Rubans aluminium clad copper fixés sur une puce IGBT [67].

17

1.3.2 Procédés de mise en oeuvre

Pour la mise en oeuvre des fils de bonding sur des puces, deux techniques matures etfiables sont utilisées à savoir le wedge bonding et le ball bonding. Celles-ci sont décritesci-dessous.

1.3.2.1 Wedge bonding

Le wedge bonding consiste à souder un fil de bonding aluminium ou or par ultrasonsà température ambiante (figure 1.18) [68, 69]. Le fil de bonding est amené par un outilappelé stylet ou aiguille, puis appliqué sur le premier plot à souder. La liaison entre le filde bonding et la zone à connecter s’effectue en combinant force (entre 0,25N et 0,45N)[70] et vibration ultrasonore. Il s’agit d’une soudure « à froid ». L’énergie ultrasoniqueentraîne un ramollissement du fil de bonding semblable à l’effet obtenu par une élévationde température. Le fil est ensuite guidé par l’outil sur le second plot à souder et unesoudure « à froid » est réalisée. La soudure étant effectuée à froid, la formation de composésintermétalliques est évitée. Le wedge bonding est aussi une des techniques utilisée pour lecablâge de rubans.

Fig. 1.18 – Procédé wedge bonding [69].

1.3.2.2 Ball bonding

Le ball bonding consiste à passer un fil de bonding d’or à travers un capillaire chaufféentre 100C et 200C (figure 1.19) [68, 69]. La boule formée à la sortie du capillaire par ladécharge d’un condensateur ou par une flamme d’hydrogène est soudée sur le premier plot.Le capillaire est ensuite déplacé pour effectuer la deuxième soudure sur le deuxième plot.Cette deuxième étape du ball bonding est similaire au wedge bonding. Quand la soudureest finie, la partie restante du fil de bonding est enlevée par le capillaire.

Fig. 1.19 – Procédé ball bonding [69].

Le ball bonding utilise deux techniques : la thermocompression et le cablâge thermo-sonique [68, 69]. La thermocompression permet d’obtenir une jonction par diffusion, avecapport d’une force comprise entre 0,3N et 1,5N [70] et de chaleur. Le maintien du substratà une température relativement élevée (entre 300C et 500C) est le principal inconvé-nient de cette technique [68]. La deuxième technique appelée câblage thermosonique, a

18

remplacé la thermocompression dans la plupart des applications. Comme précédemment,une diffusion métal / métal est réalisée sous une force comprise entre 0,3N et 0,9N [70]mais à température moins élevée (substrat maintenu entre 100C et 150C) [68]. L’énergieultrasonore appliquée à l’interface Al / boule d’or permet d’obtenir une bonne jonction.Le câblage thermosonique est aussi employé pour la fixation des fils de bonding en cuivre.

La figure 1.20 montre un fil de bonding en or fixé par wedge bonding et ball bondingsur un substrat en nitrure de silicium (SiN).

Fig. 1.20 – Fil de bonding en or de diamètre 76µm fixé par wedge bonding (a) et ballbonding (b) sur un substrat SiN [71].

1.3.3 Considérations électriques et thermiques

1.3.3.1 Considérations électriques

Un fil de bonding se comporte comme une inductance parasite comprise généralemententre 15nH et 30nH [72]. Cette inductance parasite entraîne des surtensions au niveaude l’interrupteur de puissance lors du turn-off qui peuvent endommager ce dernier, etprovoque des perturbations sur le signal de commande de l’interrupteur de puissance [73,74, 72]. Par ailleurs, cette inductance parasite engendre aussi une augmentation des tempsde commutation au niveau de l’interrupteur puissance et donc des pertes par commutationplus importantes. Pour réduire ces pertes par commutation, une diminution de la fréquencede découpage de l’interrupteur de puissance est possible, mais ceci nécessite un circuit defiltrage d’une taille plus importante. Pour conserver une fréquence de découpage élevéetout en ayant des pertes par commutation acceptables, une réduction de la valeur del’inductance parasite de la connectique est donc souhaitée. Pour cela, le fil de bondingdoit être remplacé par un autre élément d’interconnexion avec des faibles dimensions.Enfin, lors de la mise en parallèle de plusieurs puces, les inductances parasites provoquentun déséquilibre au niveau des courants circulant dans les puces lors de la commutation[73, 72]. La figure 1.22 montre un résultat de simulation obtenu grâce aux logiciels InCA etSaber et mettant en évidence le déséquilibre des courants à la fermeture dans trois pucesIGBT en parallèle, qui sont intégrées dans un bras d’onduleur d’un module de puissanceSixpack 1200V - 450A (Eupec) (figure 1.21).

19

Fig. 1.21 – Bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec)[75].

Fig. 1.22 – Déséquilibre des courants à la fermeture dans trois puces IGBT en parallèle(bras d’onduleur d’un module de puissance Sixpack 1200V - 450A (Eupec)) [75].

20

1.3.3.2 Considérations thermiques

Dans un module de puissance utilisant la technologie wire bonding, le refroidissementdes puces semi-conductrices ne peut se faire que par la face arrière de celles-ci [60, 76].Des études ont montré que la répartition des fils de bonding sur une puce peut permettrede diminuer légèrement la température de cette dernière [77]. La figure 1.23 montre larépartition de la température sur une puce Si pour deux configurations d’interconnexion.La deuxième configuration où les fils de bonding sont répartis sur toute la métallisation dela puce permet de diminuer la température d’environ 5C pour un courant compris entre60A et 100A par rapport à la première configuration où les fils de bonding sont alignésverticalement sur la métallisation de la puce.

Le refroidissement des puces utilisant la technologie wire bonding se faisant uniquementsur une seule face, il est donc nécessaire de remplacer les fils de bonding par d’autresconnectiques de manière à extraire des calories par le dessus des puces, et ainsi réaliserun refroidissement double face de celles-ci.

Fig. 1.23 – Répartition de la température sur une puce Si pour deux configurationsd’interconnexion (fils de bonding de diamètre 400µm) [77].

21

1.3.4 Modes de défaillance

Les fils de bonding subissent des excursions thermiques successives causées par desphases transitoires d’injection de puissance et par l’environnement. Ces variations cy-cliques de la température répétées engendrent des contraintes thermomécaniques sur le filde bonding dues à la différence des CTE entre les matériaux en contact (fil de bonding enaluminium et puce en silicium) et conduisant ainsi au viellissement puis à la défaillance dufil de bonding [78, 79, 80, 26]. Les figures 1.24 (a) et 1.24 (b) présentent respectivementle décollement de fils de bonding et la fissuration d’un pied de fil de bonding dus auxcontraintes thermomécaniques induites lors des injections cycliques de courants.

(a) Décollement de fils debonding de la métallisa-tion Al d’une diode [20]

(b) Fissurationd’un pied de fil debonding [26]

Fig. 1.24 – Deux modes de défaillance des fils de bonding durant des cyclages thermiques.

Pour améliorer la fiabilité du fil de bonding, deux solutions peuvent être envisagées.La première solution consiste à déposer une résine polymère sur le pied du fil de bondingaprès la soudure ultrasonique (figure 1.25) [1, 55]. Cette solution a pour but d’éviter ledécollement du fil de bonding de la métallisation. La deuxième solution proposée par ABBest de limiter la fatigue du fil de bonding en mettant en place une couche tampon entre lapuce et le fil de bonding avec un CTE intermédiaire entre celui de l’aluminium et celui dusilicium [61, 55]. Le matériau choisi pour l’interface est généralement le molybdène (Mo)dont le CTE est de 5,2ppm/C. De plus, il semble permettre une meilleure distributiondu courant sur la métallisation de la puce.

Fig. 1.25 – Pieds de fils de bonding recouverts d’une résine polymère [1].

Outre les modes de défaillance des fils de bonding durant des cyclages thermiques, desparamètres inappropriés lors de la mise en place des fils de bonding sur les métallisationsdes puces (pression, durée, . . . ) peuvent endommager ces dernières (figure 1.26).

22

Fig. 1.26 – Dégradation d’une métallisation d’une puce durant le procédé wedge bonding(photographie Advanced Power Technology Europe).

1.4 Technologies d’interconnexion 3D

En électronique de puissance, un intérêt considérable est porté sur la réalisation demodules de puissance de moins en moins volumineux et avec d’excellentes performancesélectriques, thermiques et mécaniques. Ceci se traduit par le souhait d’une augmentationde la densité de puissance. A titre d’exemple, la figure 1.27 montre l’évolution de la densitéde puissance dans les modules de puissance développés par Alstom-PEARL et utilisés dansla traction ferroviaire.

Fig. 1.27 – Evolution de la densité de puissance dans les modules de puissance développéspar Alstom-PEARL [51].

Malgré une bonne maturité technologique montrée au cours de nombreuses annéesd’utilisation et une bonne connaissance de ses modes de défaillance, la technologie wirebonding a des limites électriques (inductance parasite importante, . . . ) et thermiques (re-froidissement simple face, . . . ) qui ne permettent pas d’obtenir un module de puissanceavec une densité de puissance élevée et des performances électromagnétiques suffisantespour la montée en puissance et en fréquence. Pour répondre à ce besoin, des technolo-gies d’interconnexion permettant une intégration 3D sont apparues. Une description desdifférentes technologies d’interconnexion 3D est faite ci-dessous à partir de la littérature.

1.4.1 Contacts brasés

Les technologies d’interconnexion à contacts brasés, à savoir les technologies directsolder interconnection, metal post interconnection, solder bump interconnection et dimple

23

array interconnection, sont essentiellement développées par le CPES (Center for PowerElectronics Systems) à Virginia Tech [81]. Les métallisations en aluminium des pucessur lesquelles les contacts brasés sont réalisés, doivent être auparavant recouvertes d’unemétallisation appelée UBM (Under Bump Metallization), car l’accroche de la brasuredirectement sur les métallisations en aluminium n’est pas possible (figure 1.28) [82, 83].L’UBM se compose de trois couches. La première couche (Ti ou Cr) permet d’assurerl’adhérence de l’UBM sur la métallisation Al de la puce. La deuxième couche généralementen nickel (Ni) sert de barrière de diffusion entre la métallisation Al de la puce et la troisièmecouche, pour éviter la formation d’un composé intermétallique. Enfin, la troisième couche(Ag, Au, . . . ) assure l’adhésion de la brasure et améliore la mouillabilité de cette dernière.

Fig. 1.28 – Under Bump Metallization.

1.4.1.1 Technologie direct solder interconnection

La technologie direct solder interconnection consiste à braser les métallisations de lapuce (faces avant et arrière) sur un substrat céramique type DCB [84]. La figure 1.29montre un assemblage 3D dans lequel une puce est brasée des deux côtés sur un substratDCB en Al2O3 avec un alliage Sn95,8/Ag3,5/Cu0,7 [84]. Pour maintenir l’épaisseur de labrasure durant le procédé de fabrication, des cales sont placées entre les deux substratscéramiques. Après la refusion, les cales sont enlevées. La technologie direct solder inter-connection est simple à mettre en oeuvre par rapport aux autres technologies à contactsbrasés. Par ailleurs, ce type de connectique, caractérisé par une faible épaisseur (envi-ron 100µm) et une surface identique à celle des métallisations de la puce, a de faiblesrésistances thermique et électrique [84, 64]. De plus, la technologie direct solder intercon-nection permet un refroidissement double face de la puce. La figure 1.30 présente unerépartition de la température dans deux assemblages 3D d’une puce MOSFET avec lestechnologies direct solder interconnection et solder bump interconnection, pour un coef-ficient d’échange thermique de 1000W/m2.K sur la face inférieure du substrat DCB dudessous et sur la face supérieure du substrat DCB du dessus, et une puissance électriquedissipée par la puce MOSFET de 8W [85]. Les simulations thermiques obtenues avec lelogiciel Ansys montrent que la température de la puce MOSFET est plus faible avec latechnologie direct solder interconnection (81C) par rapport celle obtenue avec la techno-logie solder bump interconnection (95C). Ceci s’explique par le fait que la surface de laconnectique direct solder est plus importante que celle de la connectique solder bump etdonc que la résistance thermique de la connectique direct solder est moins élevée que cellede la connectique solder bump. En revanche, des études montrent que la technologie directsolder interconnection semble moins fiable que la technologie solder bump interconnection[85]. L’autre limite de cette technologie d’interconnexion est qu’il est difficile d’assurer la

24

tenue en tension puisque le substrat DCB supérieur recouvre les protections périphériquesdes puces.

Une technologie similaire à la technologie direct solder interconnection a été développéepar un laboratoire de l’université de Nottingham, pour les applications haute température[13]. Des poteaux sont gravés dans la métallisation en cuivre inférieure du substrat DCBdu dessus. Ils sont ensuite brasés sur les métallisations supérieures des puces pour assurerles connexions électriques. La face arrière des puces est aussi brasée sur un substrat SMI.L’utilisation de poteaux permet de réduire les contraintes au niveau des brasures entre lespuces et le cuivre du substrat DCB. Cette technologie offre des performances électriques(réduction de l’inductance parasite) et thermiques (réduction de la résistance thermique,refroidissement double face des puces) intéressantes. Cependant, sa faibilité reste encoreà démontrer.

Fig. 1.29 – Technologie direct solder interconnection [84].

Fig. 1.30 – Répartition de la température dans deux structures 3D : technologies solderbump interconnection (a) et direct solder interconnection (b) [85].

25

1.4.1.2 Technologie metal post interconnection

La technologie metal post interconnection est basée sur des poteaux en cuivre quisont brasés sur les métallisations Al de la puce [84, 86]. Un assemblage 3D utilisant cettetechnologie et appelé Metal Post Interconnected Parallel Plate Structure (MPIPPS) estprésenté sur la figure 1.31.

D’un point de vue thermique, la technologie metal post interconnection permet unrefroidissement double face de la puce. L’extraction des calories par le dessus de la puceest effectuée grâce aux poteaux en cuivre [60, 87]. Par ailleurs, cette technologie offre lapossibilité d’introduire un fluide diélectrique dans le module MPIPPS permettant ainsid’améliorer le refroidissement de ce dernier [86, 87]. D’un point de vue électrique, uneétude montre qu’un poteau en cuivre se comporte comme une inductance parasite autourde 1,2nH [84, 88]. Cette valeur est moins importante que l’inductance parasite d’un filde bonding (entre 15nH et 30nH) [72], ce qui va permettre de réduire les surtensions auniveau de l’interrupteur de puissance lors du turn-off.

Fig. 1.31 – Module de puissance MPIPPS [60].

1.4.1.3 Technologie solder bump interconnection

La technologie solder bump interconnection est basée sur le dépôt d’une matrice debilles de brasure (solder bumps) sur les métallisations Al de la puce (figure 1.32) [89, 90].Les billes de brasure peuvent être en Pb/Sn, Sn/Ag/Cu ou Au. Le diamètre des bumpsest généralement de quelques dizaines de microns à quelques centaines de microns. Latechnologie solder bump interconnection par rapport aux autres technologies à contactsbrasés est utilisée dans le domaine de la micro-électronique pour diminuer la taille desassemblages et améliorer leurs performances électriques et thermiques (figure 1.33) [91, 92].Par ailleurs, de nombreux fabricants de semi-conducteurs (International Rectifier [93],Fairchild [94], . . . ) développent des composants de puissance avec la technologie solderbump interconnection qui permet une réduction importante de l’inductance parasite etde la chute de tension directe pour des composants très basse tension. La figure 1.34présente les différents procédés de fabrication pour la réalisation de cette technologie àsavoir l’évaporation, l’électrodéposition, la sérigraphie et le stud bumping [89, 95, 90].

26

Fig. 1.32 – Technologie solder bump interconnection.

Fig. 1.33 – Assemblage micro-électronique 3D avec la connectique bump [91].

Fig. 1.34 – Procédés de fabrication de la technologie solder bump interconnection : Eva-poration, électrodéposition, sérigraphie et stud bumping [90].

27

Afin de réaliser un assemblage 3D, la puce avec ses bumps est reporté sur un sub-strat par l’intermédiaire d’une brasure. Cette technique de report, inventée par IBM en1960 avec le développement de la technologie Controlled Collapse Chip Connection (C4)[96, 97], est appelée flip chip (figure 1.35) [98, 95, 99]. Pour améliorer la fiabilité de laconnectique solder bump et protéger celle-ci contre les contaminants, un underfill (ma-tériau généralement à base polymère) est déposé autour de la connectique solder bump[100, 101, 102]. Il permet de réduire les contraintes au niveau du joint de brasure en re-distribuant celles-ci entre la puce, le substrat, l’underfill et le joint de brasure. Ainsi, ladurée de vie d’un joint de brasure avec underfill peut être entre 10 et 100 fois supérieureà celle d’un joint de brasure sans underfill [100].

La figure 1.36 montre un module de puissance dans lequel les interconnexions sontréalisées par des solder bumps dont leur diamètre est de 760µm. L’utilisation d’un substratflexible constitué d’un film polymide (50µm d’épaisseur) métallisé en cuivre sur les deuxfaces (50µm d’épaisseur) permet de compenser les différentes épaisseurs des puces grâceà sa souplesse [84].

Fig. 1.35 – Principe de la technologie flip chip [98, 96].

Fig. 1.36 – Module de puissance utilisant la technologie solder bump interconnection [84].

Comme les autres technologies à contacts brasés, la technologie solder bump intercon-nection permet un refroidissement double face de la puce [85]. La résistance thermiqueet électrique d’une connectique solder bump est plus faible que celle d’un fil de bonding.En effet, une étude montre qu’une connectique solder bump de section 1mm2 et de hau-teur 1mm a une résistance thermique de 19,6K/W et une résistance électrique de 0,15mΩtandis qu’un fil de bonding de diamètre 254µm et de longueur 3mm a une résistance ther-mique de 254,8K/W et une résistance électrique de 2,6mΩ [68]. Enfin, [68] montre que laconnectique solder bump a une inductance parasite moins élevée (inférieure à 0,2nH) quecelle d’un fil de bonding (2,6nH).

28

Dans le domaine de la traction ferroviaire, Alstom-PEARL a développé un interrupteurélémentaire ESW (Elementary Switch) 3,3kV - 300A dans lequel les connectiques sontassurées par des bumps (figure 1.15). Les bumps sont des cylindres en cuivre qui sontbrasés entre le substrat DCB du dessus et la puce (figure 1.37) [50]. Cette technologied’interconnexion permet de réduire la résistance électrique et l’inductance parasite de laconnectique par rapport à la technologie wire bonding. En effet, la résistance électriqued’un bump cylindrique (50µΩ) est plus faible que celle d’un fil de bonding de diamètre380µm (10mΩ) [50]. Par ailleurs, des essais de cyclage thermique ont montré que cettetechnologie interconnexion développée par Alstom-PEARL est fiable.

Fig. 1.37 – Bumps cylindriques en cuivre brasés entre un sustrat DCB et une puce [50].

1.4.1.4 Technologie dimple array interconnection

La technologie dimple array interconnection est basée sur des déformations localisées(dimples), qui sont réalisés dans une plaque de cuivre flexible (épaisseur comprise entre50µm et 400µm) et brasés sur les métallisations du dessus de la puce (figure 1.38) [68, 84].La figure 1.39 présente le procédé de fabrication de la technologie dimple array intercon-nection. Les performances électriques et thermiques de cette technologie sont légèrementsupérieures à celles de la technologie solder bump interconnection. En effet, une étudemontre qu’un joint de brasure de la technologie dimple array interconnection de section1mm2 et de hauteur 0,33mm a une résistance électrique de 48µΩ et une résistance ther-mique de 6,5K/W tandis que la connectique solder bump de section 1mm2 et de hauteur1mm a une résistance électrique de 150µΩ et une résistance thermique de 19,6K/W [68].

Grâce à la forme concave de son joint de brasure, des études ont montré que la connec-tique dimple array subissait moins de contraintes thermomécaniques que la connectiquesolder bump [103, 104]. Comme dans la technologie solder bump interconnection, un un-derfill est déposé autour de la connectique dimple array pour améliorer la fiabilité decelle-ci et éviter les contaminants. Toutefois, la mise en oeuvre de la connectique dimplearray étant difficile, il n’est donc pas envisageable de développer cette technologie austade industriel.

29

Fig. 1.38 – Module de puissance utilisant la technologie dimple array interconnnection[84].

Fig. 1.39 – Procédé de fabrication de la technologie dimple array interconnection [68].

30

1.4.2 Contacts par métallisations électrodéposées

1.4.2.1 Technologie embedded power

La technologie embedded power développée par le CPES consiste à réaliser les in-terconnexions sur les métallisations Al des puces grâce à des métallisations en cuivreélectrodéposées dont l’épaisseur peut varier entre 75µm et 125µm (figure 1.40) [105, 106].Ce type de connectique permet de supprimer la brasure au niveau des interconnexionsqui est un point de défaillance. L’autre particularité de la technologie embedded powerest l’enfouissement des puces dans une céramique. La céramique joue un rôle de supportmécanique pour les métallisations en cuivre et d’isolant électrique. La figure 1.41 présentele procédé de fabrication de la technologie embedded power.

Fig. 1.40 – Module de puissance IPEM (Integrated Power Electronics Module) utilisantla technologie embedded power [105].

D’un point de vue électrique, une étude sur un étage de puissance présenté sur la figure1.42, montre que la technologie embedded power permet une diminution considérable del’inductance parasite par rapport à la technologie wire bonding [106]. D’un point de vuethermique, le refroidissement dans la technologie embedded power se fait par le dessousde la puce essentiellement et par le dessus de cette dernière grâce aux métallisations encuivre (figure 1.43) [107, 108]. Néanmoins, cette technologie a une fiabilité qui reste àdémontrer (apparition possible de contraintes thermomécaniques dues à la différence desCTE des matériaux).

1.4.2.2 Technologie power overlay

La technologie power overlay est développée par General Electric [109, 110]. Elle s’ap-puie sur le même principe que la technologie embedded power à savoir que les intercon-nexions sur les métallisations Al des puces sont réalisées par des métallisations en cuivreélectrodéposées (épaisseur comprise entre 50µm et 150µm) [110]. Le procédé de fabricationde la technologie power overlay ainsi qu’un module de puissance utilisant cette dernièresont présentés respectivement sur les figures 1.44 et 1.45. Les performances électriqueset thermiques de la technologie power overlay sont semblables à celles de la technologieembedded power [109]. Concernant les limites de cette technologie, celles-ci sont similairesà celles de la technologie embedded power.

31

Fig. 1.41 – Procédé de fabrication de la technologie embedded power [105].

Fig. 1.42 – Comparaison des inductances parasites induites par les technologies embeddedpower et wire bonding dans un étage de puissance [106].

Fig. 1.43 – Schéma des flux thermiques dans la technologie embedded power [107].

32

Fig. 1.44 – Procédé de fabrication de la technologie power overlay [110].

Fig. 1.45 – Module de puissance utilisant la technologie power overlay [110].

33

1.4.3 Contacts pressés et par ressorts

Au vu des limites des technologies embedded power et power overlay (complexité duprocédé de fabrication, contraintes thermomécaniques, . . . ) et de l’intérêt de supprimerla brasure au niveau des interconnexions, des technologies d’interconnexion à contactspressés et par ressorts ont été développées. Quelques une d’entre elles sont présentéesci-dessous.

1.4.3.1 Contacts pressés

La technologie Press-Pack utilisée notamment par ABB consiste à connecter les mé-tallisations des puces sur des plaques en cuivre par le biais d’une pression (figure 1.46).Entre les plaques de cuivre et les métallisations des puces, une couche tampon en molyb-dène est ajoutée pour réduire notamment les contraintes sur les métallisations des puces.Cet assemblage a la paricularité de ne pas contenir de brasures et de fils de bonding saufpour la commande, et il autorise un refroidissement double face des puces. Par ailleurs, ilgarantit une grande durée de vie des puces ainsi qu’une excellente fiabilité [24].

Fig. 1.46 – Boîtier Press-Pack (photographie ABB).

La figure 1.47 présente une autre technologie Press-Pack développée par le laboratoireG2Elab [111]. Les métallisations des puces sont connectées sur des plaques en cuivre (busDC et charge) par pression. Au contaire de la technologie ABB, cette technologie nerequiert pas de fils de bonding et les composants sont placés les uns sur les autres. Deuxobjectifs sont visés à travers cette technologie. Le premier consiste à diminuer la valeurde l’inductance parasite pour diminuer les surtensions et les perturbations au niveaude l’interrupteur de puissance, et fonctionner dans des applications haute fréquence. Ledeuxième consiste à réduire la force nécessaire à la réalisation d’un assemblage Press-Pack et pouvant atteindre 135kN, pour avoir une mise en oeuvre plus simple. Grâce à unesimulation type éléments finis, l’inductance parasite de la cellule de commutation présentéesur la figure 1.47 a été évaluée à 0,86nH [111]. Cette faible valeur de l’inductance parasiteva permettre de réduire les surtensions au niveau de l’interrupteur de puissance lors duturn-off et les perturbations sur le signal de commande de l’interrupteur de puissance,et augmenter la fréquence de découpage. Une connaissance de la résistance de contactélectrique et thermique de la métallisation de la puce (Al, NiAg, . . . ) sur le cuivre vapermettre d’évaluer la qualité du contact. Des mesures de résistance de contact électriqueet thermique Al/Cu ont été faites pour une force comprise entre 50N et 1kN. Celles-cimontrent que la résistance de contact éléctrique et thermique diminue lorsque la forceaugmente. A partir d’une force de 400N, on peut remarquer que la résistance de contact

34

électrique et thermique ne varie que très légèrement. Pour une force de 1kN, on obtientune résistance de contact thermique de 0,15C.cm2/W et une résistance électrique decontact de 0,2mΩ.cm2 [111]. Ces faibles valeurs montrent que le contact réalisé est debonne qualité. En revanche, la fiabilité de ce dernier reste encore à démontrer.

Fig. 1.47 – Cellule de commutation utilisant la technologie Press-Pack [111].

En s’appuyant sur la technique de cablâge thermosonique utilisée pour la fixation desfils de bonding sur les métallisations Al d’une puce, une technologie appelée thermosonicflip chip interconnection a été développée [112]. Cette technologie présentée sur la figure1.48 consiste à reporter par cablâge thermosonique des poteaux en cuivre (électrodéposéssur un substrat) sur les métallisations aluminium d’une puce. Les poteaux, qui sont recou-verts d’une couche Ni/Au, ont un diamètre compris entre 50µm et 80µm, et une hauteurde 35µm. Le choix de ces dimensions se justifie notamment par le souhait de minimiser larésistance électrique et l’inductance parasite de la connectique. Le cablâge thermosoniqueréalisé par une machine thermosonic flip chip bonder (figure 1.49) utilise les paramètresoptimisés suivants :

– Pression statique appliquée : 0,012g/µm2 – 0,013g/µm2 ;– Puissance ultrasonique : 16W - 18W ;– Durée de la puissance ultrasonique : 100ms - 300ms ;– Température de l’enceinte : 200C.

La résistance électrique de contact mesurée d’un poteau sur la métallisation d’une puceest comprise entre 100mΩ et 200mΩ [112]. Des tests de cyclage thermique entre -55C et125C ont montré que celle-ci augmentait légèrement après 50 cycles. Cette augmentationpeut s’expliquer par la formation d’intermétalliques Au/Al. Le coût important de la ma-chine thermosonic flip chip bonder est un facteur limitant de la technologie thermosonicflip chip interconnection.

Fig. 1.48 – Technologie thermosonic flip chip interconnection [112].

35

Fig. 1.49 – Machine thermosonic flip chip bonder [112].

1.4.3.2 Contacts par ressorts

Semikron développe des modules de puissance (SKiiP et SEMiX ) dans lesquels desressorts permettent d’établir un contact électrique entre la platine de commande et lesterminaisons auxiliaires du circuit de puissance (figure 1.50) [113], [114, 65]. Les contactsde forte puissance sont quant à eux assurés par de solides barres de cuivre mises en pressionsur les substrats. La pression s’échelonnant entre 20N/mm2 et 100N/mm2 est répartie defaçon homogène au moyen de mousses élastiques spécialement étudiées [114]. Afin derépondre aux différents besoins mécaniques et électriques, plusieurs types de ressorts ontété développés. Le ressort en forme de spirale utilisé dans le module de puissance SEMiXest employé pour les contacts auxiliaires et de commande avec des courants jusqu’à 3A(figure 1.51) [114]. Pour des courants atteignant 20A, un autre type de ressort utilisédans le module de puissance MiniSKiiP est employé (figure 1.51). Outre la forme et lamatière constitutive du ressort, sa finition de surface conditionne fortement ses propriétés.Afin de garantir la stabilité du contact par ressort et de ses propriétés tout au long de ladurée de vie du module, des essais de fiabilité ont été menés dans des environnements àfortes fluctuations de température ou très corrosifs. A l’issue de ces essais, la resistancede contact d’un ressort mesurée varie autour de 10mΩ [114].

Fig. 1.50 – Module de puissance SEMiX avec des contacts à ressort [65].

La figure 1.52 présente une autre technologie à contacts par ressorts appelée springpressure contact et utilisant des ressorts en béryllium-cuivre (Be/Cu) [115]. Le choix de

36

Fig. 1.51 – Ressorts utilisés dans les modules de puissance MiniSKiiP (à gauche) etSEMiX (à droite) [114].

ce matériau s’explique par sa bonne conductivité thermique et une bonne flexibilité quipermet de réduire ainsi les contraintes thermomécaniques. Une couche d’or est déposée surles ressorts pour diminuer leur résistance électrique et éviter leur oxydation. Les métalli-sations Al des puces sur lesquelles sont appliqués les ressorts, sont auparavant recouvertesd’une métallisation Cu/Au. Cette métallisation a une bonne conductivité thermique, unefaible résistance électrique et une bonne ductilité pour résister aux contraintes thermo-mécaniques. Le refroidissement dans la technologie spring pressure contact se fait par ledessous de la puce principalement. Ceci s’explique par le fait que la résistance thermiqued’un ressort (43,8C/W) est plus importante que celle du substrat DCB (0,14C/W) surlequel est fixée la puce [115]. Au niveau des performances électriques de cette technolo-gie, des résultas expérimentaux obtenus dans un convertisseur demi-pont montrent quela surtension induite par la technologie spring pressure contact (75V) est supérieure àcelle induite par la technologie wire bonding (60V) [115]. Cette différence est due à uneinductance parasite de la technologie wire bonding (50nH) qui est trois fois plus faibleque celle de la technologie spring pressure contact (142nH). Concernant la fiabilité de latechnologie spring pressure contact, celle-ci reste encore à démontrer.

Fig. 1.52 – Technologie spring pressure contact [115].

1.5 ConclusionLes différents constituants d’un module de puissance sont tout d’abord décrits dans ce

chapitre. Un intérêt est ensuite porté sur les technologies d’interconnexion. Les connexions

37

électriques dans la plupart des modules de puissance sont assurées par des fils de bon-ding. Dans des domaines tels que l’avionique, le ferroviaire et l’automobile, une demanded’augmentation de la densité de puissance dans les modules de puissance est expriméepour améliorer les performances électriques (diminution de l’inductance parasite, . . . ) etthermiques (refroidissement double face, . . . ) de ces derniers. Malgré une bonne maturitétechnologique et une bonne connaissance de ses modes de défaillance, la technologie wirebonding ne permet pas de répondre à ce besoin. Dès lors, des technologies d’intercon-nexion 3D ont été développées et modifient ainsi le packaging du module de puissance enpassant d’une intégration planaire (technologie wire bonding) à une intégration 3D. Unecomparaison de ces différentes technologies d’interconnexion (compacité, performancesélectriques et thermiques, complexité du procédé et fiabilité) est présentée dans le tableau1.6 où le signe « + » indique un gain et le signe « - » correspond à une limite. On constateque les technologies d’interconnexion 3D grâce à des connectiques de faibles dimensionspermettent de réduire considérablement le volume du module de puissance et d’améliorergénéralement les performances électriques (diminution de l’inductance parasite, . . . ) etthermiques (refroidissement double face, . . . ) de ce dernier. En revanche, la fiabilité destechnologies d’interconnexion 3D reste encore à améliorer et à démontrer. De plus, le pro-cédé de fabrication des technologies d’interconnexion 3D est plus complexe par rapport àcelui de la technologie wire bonding. Ces deux limites expliquent en grande partie la faibleutilisation des technologies d’interconnexion 3D dans les modules de puissance industriels.Outre la technologie Press-Pack utilisée notamment par ABB et la technologie par ressortde Semikron, on citera la technologie par bump d’Alstom-PEARL comme ayant atteintun stade industriel.

Tab. 1.6 – Comparaison des technologies d’interconnexion actuelles en électronique depuissance.

Technologie Compacité Inductance Gestion Complexité Fiabilitéparasite thermique du procédé

Wire bonding + - - - + + + +Direct solder + + ? + + - -Metal post + + + + - -

Solder bump + + + + - -Bump d’Alstom-PEARL + + + + - +

Dimple array + + + + - - -Embedded power + + + + - - - -Power overlay + + + + - - - -Press-Pack + + ? ? - +

Press-Pack du G2Elab + + + ? - - -Thermosonic flip chip + + ? ? - - -

Contact par ressort de Semikron + + + - - +Spring pressure contact + + - - - - ?

Notre propos est maintenant de décrire un développement d’interconnexion 3D plusversatile. En effet, les technologies décrites jusqu’ici (à part les développements du CPES )visent la construction d’un module comme brique semi-conductrice dans le reste d’as-semblage du système. L’ANR blanc 3DPHI a visé la mise au point de briques multi-fonctionnelles pour augmenter l’intégration des briques les unes aux autres. Dans ce cadrela question que l’on peut se poser est pourquoi la brique « éléments passifs » d’un conver-tisseur ne servirait-elle pas de support mécanique et de transport thermique pour lescomposants actifs ? Ceci impose que ces composants semi-conducteurs puissent s’inter-

38

connecter à d’autres couches que celles classiquement mises en oeuvre dans les approchesstandards. Par ailleurs les puces semi-conductrices doivent être complétées par des bumpsou des posts pour pouvoir être interconnectées. Ceci renvoie à deux acteurs - les fabricantsde puces ou de modules - suivant qu’ils ont les capacités techniques industrielles de fairedes dépôts ou bien seulement de braser. On sent que l’intégration 3D exige des traitementsou des étapes technologiques supplémentaires sur la puce semi-conductrice pour permettreson interconnexion. C’est l’idée des micro poteaux. L’objectif est par exemple de garantirl’obtention de puce d’épaisseur calibrée, évitant l’emploi de cales comme la plupart destechnologies mises au point en laboratoire. Ensuite le manuscrit décrira une techniquepotentielle pour interconnecter ces puces actives à d’autres briques du système puissance.L’idée principale est de réduire le nombre d’interfaces mises en jeu dans l’interconnexion.La littérature montre que la fiabilité ne peut qu’en être augmentée, avec le respect de lacompatibilité des matériaux restants présents.

39

Chapitre 2

Technologie alternatived’interconnexion 3D basée sur desmicro poteaux

Sommaire2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 422.2 Limites des technologies d’interconnexion 3D actuelles . . . . 422.3 Nouvelle solution d’interconnexion 3D . . . . . . . . . . . . . . 442.4 Evaluation du comportement électromagnétique des micro

poteaux dans un convertisseur de puissance . . . . . . . . . . 452.4.1 Dimensionnement du circuit . . . . . . . . . . . . . . . . . . . . 462.4.2 Géométrie du circuit . . . . . . . . . . . . . . . . . . . . . . . . 502.4.3 Outils d’analyse . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

2.4.3.1 Approche logicielle . . . . . . . . . . . . . . . . . . . . 522.4.3.2 Approche matricielle . . . . . . . . . . . . . . . . . . . 55

2.5 Analyse thermique de la technologie micro poteaux . . . . . . 602.5.1 Mécanismes de transfert de chaleur . . . . . . . . . . . . . . . . 612.5.2 Evaluation de la température de jonction moyenne d’une puce

semi-conductrice . . . . . . . . . . . . . . . . . . . . . . . . . . 632.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

41

2.1 IntroductionAfin de répondre au besoin d’augmentation de la densité de puissance dans les mo-

dules de puissance, des technologies d’interconnexion 3D sont apparues. Ces technologiesprésentées dans le chapitre 1 utilisent des connectiques brasées, par métallisations élec-trodéposées, pressées ou par ressorts. En utilisant le principe des assemblages par couchesplanaires utilisés en micro-électronique, nous nous sommes orientés vers une technologied’interconnexion 3D sans brasure. L’idée est d’ajouter une partie de l’interconnexion despuces semi-conductrices sur les puces elles-mêmes, sous la forme de micro poteaux, voirede nano poteaux (figure 2.1). Le chapitre 4 présentera les résultats pratiques de miseen oeuvre de cette idée, dont les aspects formels sont détaillés dans le chapitre 3. Lespuces semi-conductrices munies de leurs micro poteaux seront interconnectées, sans bra-sure hormis la face arrière des puces, à des substrats type DCB (Direct Copper Bonding)par exemple. Une solution de reprise de contacts sans brasure sur le dessus des micropoteaux est abordée au chapitre 4.

Fig. 2.1 – Assemblage 3D d’un convertisseur de puissance avec la technologie micropoteaux.

La première partie de ce chapitre traite des limites des technologies d’interconnexion3D actuelles. Une nouvelle solution d’interconnexion 3D sur des puces semi-conductricesbasée sur des micro poteaux électrodéposés est présentée dans une deuxième partie. Latroisième partie montre une évaluation comparative des perturbations induites par leséléments parasites des technologies micro poteaux et wire bonding dans un circuit élévateurde tension. Enfin, une évaluation comparative de la température de jonction moyenne dela puce MOSFET utilisée dans l’élévateur de tension avec les technologies micro poteauxet wire bonding, est présentée dans une quatrième partie.

2.2 Limites des technologies d’interconnexion 3D ac-tuelles

Comme nous avons pu le voir dans le chapitre 1, quatre types de technologies d’inter-connexion 3D sont utilisés dans les modules de puissance, à savoir les contacts brasés, pres-sés, par ressorts et par métallisations électrodéposées. Des études sur la fiabilité des tech-nologies d’interconnexion à contacts brasés ont été effectuées essentiellement sur la tech-nologie solder bump interconnection. Celles-ci montrent que le joint de brasure subit descontraintes thermomécaniques lors de la refusion de l’assemblage ou durant des cyclagesthermiques, localisées généralement sur les coins du joint de brasure [116, 85, 68, 117].Ces contraintes menant à la fissuration voire à la défaillance du joint de brasure sont duesnotamment à la différence des coefficients de dilatation thermique (CTE) des matériaux

42

qui sont en contact avec la brasure (figure 2.2). Différentes géométries du joint de bra-sure ont été développées pour améliorer sa fiabilité (figure 2.3) [118, 116]. Des cyclagesthermiques -40C - 125C ont été réalisés sur ces différents joints de brasure pour étudierleur fiabilité. Les résultats obtenus (figure 2.4) montrent, d’une part que la forme concavedu joint de brasure permet de reporter dans le temps l’initiation de la fissure du joint debrasure grâce à une diminution de l’angle de contact au niveau de l’interface brasure /métallisation de la puce, d’autre part que l’augmentation de la hauteur du joint de brasurecontribue à limiter la vitesse de propagation de la fissure du joint de brasure.

Pour réduire les contraintes thermomécaniques au niveau de la connectique, des tech-nologies d’interconnexion sans brasure, à savoir par contacts par métallisations électrodé-posées, pressés, et par ressorts, ont été développées. Or ces technologies d’interconnexionont des inconvénients. Des contraintes thermomécaniques dues à la différence des CTEdes matériaux peuvent apparaître dans les technologies par métallisations électrodéposées[16]. Les technologies à contacts pressés requiert un système de pression mécanique pourréaliser l’assemblage, qui peut être difficile à mettre en oeuvre et coûteux. Les forces ap-pliquées sur les métallisations des puces pouvant être importantes pour assurer un boncontact électrique et thermique peuvent dégrader ces dernières. La technologie à contactspar ressorts développée par Semikron utilisent encore des fils de bonding pour assurerles connexions électriques sur les métallisations des puces [65]. D’un point de vue ther-mique, les technologies à contacts par ressorts ne permettent pas d’extraire des caloriespar le dessus des puces. A titre d’exemple, la technologie spring pressure contact utilisedes ressorts en béryllium-cuivre dont la résistance thermique (43,8C/W) est très impor-tante par rapport à celle du substrat DCB (0,14C/W) sur lequel sont fixées les puces[115]. Même si les informations sur la fiabilité des technologies développées par Semikronet ABB semblent prometteuses, les retours d’expériences sur les technologies à contactspressés et par ressorts sont encore peu nombreux.

Fig. 2.2 – Fissure dans un joint de brasure durant des cyclages thermiques (technologiedimple array interconnection) [68].

Fig. 2.3 – Différentes géométries du joint de brasure dans la technologie solder bumpinterconnection [118].

43

Fig. 2.4 – Fiabilité des différents joints de brasure dans la technologie solder bump inter-connection [118].

2.3 Nouvelle solution d’interconnexion 3D

En s’inspirant des technologies à contacts par métallisations électrodéposées tout enessayant d’avoir un procédé de fabrication plus simple avec un coût acceptable, un nouvelélément de connectique sans brasure est réalisé par électrodéposition de micro poteaux encuivre sur des composants de puissance (figure 2.5). Le choix de ce matériau est présentédans le chapitre suivant. Cette connectique doit avoir des faibles dimensions comparablesà celles de bumps, de façon à minimiser sa résistance électrique, son inductance parasiteet sa résistance thermique. Les micro poteaux ont les spécifications géométriques typiquessuivantes :

– Section : carrée (50µm*50µm jusqu’à 300µm*300µm) ou circulaire (diamètre com-pris entre 50µm et 300µm) ;

– Hauteur maximale : 75µm;– Distance entre deux micro poteaux : 50µm à 300µm.

Fig. 2.5 – Technologie micro poteaux.

44

Ensuite, les micro poteaux comme la face non traitée des puces semi-conductrices se-ront interconnectés sur des substrats pour assurer les connexions électriques avec les autreséléments du convertisseur de puissance (figure 2.1). Concernant la reprise de contacts surle dessus des micro poteaux, une solution technologique sans brasure est envisagée. Cettesolution basée sur l’assemblage par interdiffusion métallique étain-cuivre sera présentéedans le chapitre 4.

Ce cahier des charges suffit à commencer à évaluer l’intérêt de cette technologie d’in-terconnexion 3D.

2.4 Evaluation du comportement électromagnétique desmicro poteaux dans un convertisseur de puissance

Dans le cadre du projet ANR blanc 3DPHI (2005 - 2008) dans lequel les labora-toires de génie électrique français AMPERE, LAPLACE, SATIE, CIRIMAT et IES sontimpliqués, un convertisseur de puissance relativement simple a été choisi pour évaluer dif-férents matériaux, les principes de réalisation de filtres monolithiques, le conditionnementdes puces silicium dans une logique de refroidissement double face et enfin, l’assemblagedes différentes parties. Ce circuit est un élévateur de tension 85V - 230V / 400V, 100Wet 100kHz (figure 2.6). Celui-ci consitue le coeur d’un correcteur de facteur de puissance(PFC), qui est une fonction que l’on retrouve dans un très grand nombre d’alimentationsde systèmes électroniques connectées au réseau (chargeurs de systèmes nomades et por-tables, alimentation de calculateurs, . . . ). Différentes études sont menées sur l’élévateurde tension dont l’élaboration d’un filtre d’entrée hybride à constantes localisées (figure2.7) et d’une nouvelle technologie d’interconnexion sur les éléments actifs en vue d’uneintégration 3D du convertisseur de puissance. C’est sur ce dernier point que mes travauxse sont orientés avec le développement de la technologie micro poteaux. Afin d’observeret de quantifier les perturbations induites par la technologie micro poteaux dans le circuitélévateur de tension, une évaluation des éléments parasites liés à cette interconnexions’avère donc nécessaire. Les résultats seront confrontés à ceux liés à la technologie wirebonding.

Fig. 2.6 – Convertisseur de puissance élévateur de tension et vue d’artiste de son implé-mentation.

45

Fig. 2.7 – Filtre d’entrée hybride à constantes localisées.

2.4.1 Dimensionnement du circuit

L’élévateur de tension aussi appelé survolteur fournit une tension moyenne Vs à partird’une source de tension continue Ve inférieure à Vs. Son montage ainsi que ses formesd’ondes courant / tension sont présentés respectivement sur les figures 2.8 et 2.9. Ondistingue deux phases de fonctionnement :

– Phase 1 (0 ≤ t ≤ α.Tdec) : lorsque l’interrupteur est fermé, l’énergie est stockée dansl’inductance L et la diode D est bloquée ;

– Phase 2 (α.Tdec ≤ t ≤ Tdec) : lorsque l’interrupteur est ouvert, l’étage de sortiecomposé du condensateur de filtrage Cs et de la charge Rs reçoit l’énergie de lasource de tension continue Ve et de l’inductance L.

Fig. 2.8 – Représentation d’un élévateur de tension.

46

Fig. 2.9 – Formes d’ondes idéales courant / tension d’un élévateur de tension.

Pour l’étude théorique du convertisseur de puissance élévateur de tension, on considèreque le condensateur de filtrage Cs a une valeur de capacité suffisamment grande pour quela tension à ses bornes puisse être considérée comme constante au cours de la période, etégale à Vs. De plus, on s’intéressera à un seul mode de fonctionnement du convertisseur àsavoir le mode de conduction continue où le courant dans l’inductance L ne s’annule pasau cours de la période. Cette analyse théorique utilisera les notations suivantes :

– L : inductance ;– Tdec : période du signal ;– α : rapport cyclique ;– Ve : tension continue d’entrée ;– Vs : tension moyenne du signal de sortie vs(t) ;– iL(t) : courant dans l’inductance L ;– ILmin et ILmax : courants minimal et maximal dans l’inductance L ;– ∆iL : ondulation du courant iL(t) ;– ILmoy : courant moyen dans l’inductance L ;– ICmoy : courant moyen dans le condensateur de filtrage Cs ;– IAKmoy : courant moyen dans la diode D ;– Ie : courant d’entrée ;– Is : courant de sortie moyen ;– Pe et Ps : puissance moyenne d’entrée et de sortie.

De 0 ≤ t ≤ α.Tdec (phase 1), l’interrupteur est fermé et la diode est bloquée. Le courantiL(t) dans l’inductance croît linéairement et s’exprime de la façon suivante :

Ve = L.diL(t)

dt(2.1)

47

d′ou iL(t) =Ve

L.t + ILmin (2.2)

A l’instant t = α.Tdec, le courant iL(t) dans l’inductance atteint sa valeur crête ets’écrit de la manière suivante :

iL(α.Tdec) = ILmax =Ve

L.α.Tdec + ILmin (2.3)

A partir de la relation 2.3, une expression de l’ondulation du courant iL(t) est déduite :

∆iL = ILmax − ILmin =Ve

L.α.Tdec (2.4)

De α.Tdec ≤ t ≤ Tdec (phase 2), l’interrupteur est ouvert et la diode est passante.L’inductance se démagnétise et le courant iL(t) décroît linéairement et s’exprime de lafaçon suivante :

Ve − Vs = L.diL(t)

dt(2.5)

d′ou iL(t) = −Vs − Ve

L.(t− α.Tdec) + ILmax (2.6)

A l’instant t = Tdec, le courant iL(t) dans l’inductance atteint sa valeur minimale ets’écrit de la manière suivante :

iL(Tdec) = ILmin = −Vs − Ve

L.(1− α).Tdec + ILmax (2.7)

A partir de la relation 2.7, une deuxième expression de l’ondulation de courant ∆iLest déterminée :

∆iL = ILmax − ILmin =Vs − Ve

L.(1− α).Tdec (2.8)

En égalisant les relations 2.4 et 2.8, l’expression de la tension de sortie moyenne Vs duconvertisseur de puissance est établie :

Vs =Ve

1− α(2.9)

On constate que la tension de sortie du convertisseur de puissance ne dépend que dela tension d’entrée Ve et du rapport cyclique α. Pour α compris entre 0 et 1, la tensionde sortie est toujours supérieure à Ve, le montage est donc un élévateur de tension. Enconsidérant un circuit sans pertes, la puissance moyenne délivrée par la source Pe estégale à la puissance moyenne disponible en sortie Ps. Les expressions de Pe et Ps sontrespectivement les suivantes :

Pe = Ve.Ie = Ve.ILmoy (2.10)

Ps = Vs.Is = Vs.IAKmoy car ICmoy = 0 (2.11)

L’expression du courant de sortie moyen Is du convertisseur de puissance est déduiteen combinant les relations 2.9, 2.10 et 2.11 :

Is = Ie.(1− α) = ILmoy.(1− α) (2.12)

La tension continue d’entrée Ve de l’élévateur de tension fournie par un pont redresseurdouble alternance dont la capacité de sortie est grande et la tension d’entrée efficace Vred

est comprise entre 85V et 230V, peut s’exprimer de la façon suivante :

Ve = Vred.√

2 (2.13)

48

Les spécifications électriques de ce circuit sont les suivantes :– fdec (fréquence de découpage) = 100kHz ;– Ve (tension d’entrée crête) = 120V - 325V ;– α (rapport cyclique) = 0,7 (Ve = 120V ) - 0,1875 (Ve = 325V ) ;– ∆iL (ondulation du courant dans l’inductance L) = 0,2A ;– Vs (tension de sortie moyenne) = 400V ;– ∆vs (ondulation de la tension de sortie vs(t)) = 40V ;– Ps (puissance moyenne de sortie) = 100W.L’expression de l’inductance est déterminée à partir de la relation 2.4 :

L =α.Ve

∆iL.fdec

(2.14)

De l’expression 2.14, on en tire la valeur de l’inductance :

L = 3mH (α = 0,1875) à 4,2mH (α = 0,7)

Durant la phase 1 qui dure α.Tdec, le condensateur de filtrage Cs fournit seul de l’énergieà la charge Rs. Le courant de sortie is(t) étant supposé constant, on peut calculer la chargefournie par le condensateur de filtrage Cs :

∆Q = Is.α.Tdec avec Tdec =1

fdec

(2.15)

Si l’on admet une ondulation ∆vs de la tension de sortie vs(t), on peut écrire :

∆Q = Cs.∆vs (2.16)

En combinant les relations 2.15 et 2.16, on en déduit l’expression du condensateur defiltrage Cs :

Cs =α.Is

fdec.∆vs

(2.17)

La valeur du condensateur de filtrage Cs est calculée à partir de l’expression 2.17 :

Cs = 11,7nF (α = 0,1875) à 43,7nF (α = 0,7)

Pour dimensionner le transistor MOSFET et la diode, il est nécessaire de connaître lesvaleurs maximales (dans les conditions de fonctionnement les plus sévères) des tensions etdes courants. Le courant crête IDmax dans le transistor MOSFET est atteint à t = α.Tdec.Il est plus intéressant de l’exprimer en fonction des grandeurs d’entrée ou de sortie. Lavaleur moyenne du courant ILmoy dans l’inductance étant égale au courant d’entrée Ie, onpeut écrire :

IDmax = Ie +∆iL2

=Is

(1− α)+

∆iL2

(2.18)

Le courant crête IAKmax dans la diode est identique à celui traversant le transistorMOSFET. La valeur des courants crêtes IDmax et IAKmax est comprise entre 0,41A (α =0,1875) et 0,93A (α = 0,7). Concernant les tensions maximales aux bornes du transistorMOSFET et de la diode, celles-ci sont égales à Vs (400V) si on ne considère pas l’ondulationde tension en sortie ∆vs. Elles sont atteintes pendant la phase 1 (0 ≤ t ≤ α.Tdec) pourla diode lorsque le transistor MOSFET conduit et durant la phase 2 (α.Tdec ≤ t ≤Tdec) pour le transistor MOSFET lorsque la diode est bloquée. Pour les simulations,les valeurs de Ve, L, Cs et Rs retenues sont respectivement 120V, 4,2mH, 43,8nF et1600Ω. Les composants utilisés sont une diode BYT12PI600 (12A - 600V) et un transistorMOSFET APT6035BVFR (18A - 600V). Les composants sur-dimensionnés correspondent

49

aux échantillons mis en oeuvre expérimentalement. L’approvisionnement de puces nuesde transistor ou de diode ne permet pas de garder la cohérence du dimensionnement quivient d’être décrit.

Les formes d’ondes courant / tension du circuit pour le cas idéal sans connectique sontobtenues avec Saber et présentées sur la figure 2.10.

Fig. 2.10 – Formes d’ondes courant / tension de l’élévateur de tension sans connectique.

2.4.2 Géométrie du circuit

Les géométries du convertisseur avec les connectiques fils de bonding et micro poteauxqui seront simulées par la suite sous le logiciel InCA, sont présentées respectivementsur les figures 2.11 et 2.12. Celles-ci permettent de mettre seulement en évidence l’in-fluence des éléments parasites (connectiques et autres éléments de câblage) sur les partiescommande et puissance d’un convertisseur de puissance. Concernant la technologie micropoteaux, un report sur le dessus des micro poteaux est obligatoire pour assurer les liaisonsélectriques avec les autres éléments du circuit. Des plaques de cuivre d’épaisseur 300µmcorrespondant à la métallisation inférieure d’un substrat DCB sont considérées sur lesmicro poteaux (figure 2.12). Les caractéristiques des micro poteaux et des fils de bondingsont mentionnées dans le tableau 2.1. La manière dont les plaques de cuivre sont connec-tées aux micro poteaux n’a pas d’importance pour l’instant. Ce niveau d’interconnexionest abordé au chapitre 4.

Tab. 2.1 – Caractéristiques des micro poteaux et des fils de bonding.Micro poteaux Fils de bonding

Section carrée carréeLargeur (µm) 300 300

Profondeur (µm) 300 300Hauteur (µm) 75 X

Longueur (mm) X 10 - 15Espacement entre 2 connectiques (µm) 300 300

Matériau Cu Al

50

Fig. 2.11 – Géométrie réalisée avec des connectiques par fils de bonding.

Fig. 2.12 – Géométrie réalisée avec des connectiques par micro poteaux.

51

2.4.3 Outils d’analyse

Pour évaluer les perturbations induites par les éléments parasites des technologiesmicro poteaux et wire bonding dans le circuit élévateur de tension, des approches logicielleet matricielle sont utilisées.

2.4.3.1 Approche logicielle

Pour modéliser les éléments parasites des technologies wire bonding et micro poteauxdans un convertisseur, la méthode semi-analytique PEEC (Partial Element EquivalentCircuit) est utilisée [119, 75]. L’approche PEEC permet d’obtenir directement un mo-dèle équivalent de la connexion électrique sous forme d’un circuit R, L, M (résistance,inductance et inductance mutuelle). Ce circuit R, L, M permet de modéliser les différentsphénomènes liés aux connexions éléctriques :

– Les surtensions engendrées par une variation rapide du courant ;– La répartition des courants entre éléments ;– L’intéraction entre les circuits de commande et de puissance.La méthode PEEC modélise seulement les conducteurs et offre un gain au niveau du

temps de calcul par rapport aux méthodes d’éléments finis. Cependant, cette approche ades limites :

– Les conducteurs sont disposés géométriquement soit parallèlement, soit perpendi-culairement les uns par rapport aux autres. De plus, les sections des conducteurssont seulement rectangulaires. Ces limites proviennent de la méthode d’intégrationemployée ;

– La densité de courant dans la section des conducteurs est considérée uniforme. Cettelimite est intrinsèque à la méthode PEEC ;

– La propagation du courant dans le conducteur est unidirectionnelle ;– Les matériaux magnétiques ne peuvent pas être traités car la technique utilisée pour

le calcul du potentiel vecteur (Biot et Savart) n’est pas adaptée ;– La gamme de fréquences pour la méthode PEEC va du continu à quelques méga-

hertzs car l’effet capacitif dans la modélisation n’est pas prise en compte.Dans les dispositifs d’électronique de puissance, la densité de courant dans les conduc-

teurs peut être non uniforme et la répartition du courant dans les conducteurs est sou-vent imprédictible. Pour tenir compte de ces phénomènes physiques, une subdivision desconducteurs en mailles élémentaires est donc nécessaire. Cette discrétisation des conduc-teurs est intégrée dans le logiciel InCA développé par Cedrat et G2Elab [75]. Deux typesde maillage sont utilisés :

– Maillage 1D (figure 2.13) : le sens de propagation du courant dans le conducteur estconnu. La surface de passage du courant grisée sur la figure 2.13 est discrétisée ensections élémentaires ;

– Maillage 2D (figure 2.14) : la propagation du courant dans le conducteur n’est pasconnue. Le maillage 2D consiste à faire deux maillages 1D orthogonaux permettantainsi de tenir compte de la propagation du courant dans tout le conducteur. On peutremarquer que le courant dans l’épaisseur de la plaque est considéré uniforme. Cemaillage est nécessaire lorsqu’il s’agit d’étudier une plaque à plusieurs accès (figure2.14).

52

Fig. 2.13 – Représentation du maillage 1D [75].

Fig. 2.14 – Représentation du maillage 2D dans une plaque avec une borne d’entrée ducourant et deux sorties [75].

Afin d’évaluer dans le simulateur de circuit électrique Saber, les perturbations induitespar les éléments parasites des technologies wire bonding et micro poteaux dans le circuit,un modèle basé sur des entrées / sorties est généré par le logiciel InCA [75]. Ce modèleest défini à partir de la géométrie du circuit réalisée avec des connectiques par fils debonding ou micro poteaux (figures 2.11 et 2.12). Il se présente sous forme d’un schémabloc dans lequel est définie une matrice impédance regroupant les impédances de toutesles connexions électriques déterminées par la méthode PEEC. Les tensions et les courantsd’entrées / sorties sont directement liés par les équations différentielles et les élémentsde la matrice impédance au sein du schéma bloc. La matrice exprimant les tensions auxbornes de toutes les connexions s’exprime de la manière suivante : V1

...V10

=[

Zbondings/poteaux

].

I1...

I10

(2.19)

avec[

Zbondings/poteaux

]=

R1 + jL1ω · · · MR1−10 + jML1−10ω... . . . ...

MR10−1 + jML10−1ω · · · R10 + jL10ω

(2.20)

Le circuit élévateur de tension avec la technologie micro poteaux sous forme d’unmodèle d’entrées / sorties et simulé sous Saber, est présenté sur la figure 2.15.

53

Fig. 2.15 – Représentation sous Saber du circuit avec la technologie micro poteaux.

La figure 2.16 montre une surtension sur la tension drain-source lors de l’ouverturedu transistor MOSFET. Celle-ci est due à l’inductance parasite drain-source générée parles connectiques fils de bonding et micro poteaux, et les autres éléments de câblage. Onconstate qu’il n’y a pas une différence significative entre la surtension induite par la tech-nologie micro poteaux (∆VDS−poteaux = 8,85V, dID−poteaux

dt= 360.106A/s) et celle générée

par la technologie wire bonding (∆VDS−bondings = 8,5V, dID−bondings

dt= 390.106A/s). Ceci

veut donc dire que les inductances parasites drain-source introduites par les technolo-gies micro poteaux et wire bonding doivent être proches. Cette figure montre aussi quela résistance de la connectique micro poteaux est légèrement plus faible que celle de laconnectique wire bonding.

Fig. 2.16 – Tension VDS sans connectique et pour les technologies wire bonding et micropoteaux, lors de l’ouverture du transistor MOSFET.

54

Au niveau de la tension de commande VGS, on constate que l’inductance de grillegénérée par les connectiques fils de bonding et micro poteaux, et les autres éléments decâblage provoquent un léger décalage temporel sur celle-ci (figure 2.17). Ce retard peutêtre aussi dû à un couplage électromagnétique (mutuelle). Il est légèrement supérieurpour la technologie wire bonding car l’inductance parasite de grille pour la technologiewire bonding doit être un peu plus grande que celle pour la technologie micro poteaux.

Fig. 2.17 – Tension VGS sans connectique et pour les technologies wire bonding et micropoteaux, lors de la fermeture du transistor MOSFET.

Au vu des résultats obtenus en simulation, on constate que les perturbations au ni-veau des tensions de commande VGS et de puissance VDS induites par les technologieswire bonding et micro poteaux sont quasiment identiques. Ceci signifie que les valeurs deséléments parasites des technologies micro poteaux et wire bonding seraient très proches.La géométrie de l’ensemble plaque de cuivre - micro poteaux ressemble à celle de plusieursfils de bonding mis en parallèle d’où des résultats similaires. Il n’en reste pas moins quela simulation repose sur plusieurs approximations (forme des fils, conditions limites, . . . )mais qui ne peuvent pas modifier considérablement les résultats. Par contre, ce qui changec’est la possibilité de réduire globalement les éléments parasites de connexion en rappro-chant les puces munies de leurs micro poteaux, des connecteurs majeurs (busbarres) voirede superposer des puces, ce que ne permet pas la technologie filaire.

Grâce à une approche matricielle présentée dans le paragraphe suivant, il sera possibled’évaluer les valeurs des inductances parasites drain-source et de grille, et des surtensionsdrain-source mises en évidence par simulation.

2.4.3.2 Approche matricielle

Une autre approche basée sur la matrice d’impédance calculée entre les entrées etles sorties du système, permet d’évaluer les perturbations induites par les connexionsélectriques dans un convertisseur, à savoir le déséquilibrage des courants dans plusieursbranches mises en parallèle et dans le cas des composants actifs, les surtensions induitesrapportées sur les semi-conducteurs soit côté puissance, soit côté commande [75]. C’est surce dernier point que nous nous focaliserons en exprimant les perturbations au niveau d’uninterrupteur (côté puissance et côté commande) induites par les éléments parasites destechnologies wire bonding et micro poteaux dans le circuit élévateur de tension (figures 2.11et 2.12). Cette approche suppose que les semi-conducteurs sont parfaits et représentés sousforme d’un court-circuit. Elle est présentée dans le cas de la technologie micro poteaux.Cette approche est la même pour la technologie wire bonding.

55

Le circuit élévateur de tension avec la technologie micro poteaux sous forme d’impé-dance (sans les couplages) est présenté sur la figure 2.18.

Fig. 2.18 – Représentation du circuit avec la technologie micro poteaux sous forme d’im-pédance.

Les deux impédances en parallèle au niveau de la grille doivent être ramenées à uneseule impédance. La même équivalence est opérée au niveau de la source (figure 2.19).

Fig. 2.19 – Représentation simplifiée du circuit avec la technologie micro poteaux sousforme d’impédance.

56

A partir du circuit simplifié (figure 2.19), les courants sont exprimés en fonction destensions aux bornes des connexions, d’une matrice de passage en tension Pvpoteaux, d’unematrice de passage en courant Pipoteaux, et d’une matrice impédance Zpoteaux regroupantles impédances de toutes les connexions du circuit et calculée par InCA (figure 2.18) :

V1...

V10

=[

Pvpoteaux

].

VG

VS

V2

V4

V7

V8

V9

(2.21)

avec[

Pvpoteaux

]=

1 0 0 0 0 0 00 0 1 0 0 0 00 1 0 0 0 0 00 0 0 1 0 0 00 1 0 0 0 0 00 1 0 0 0 0 00 0 0 0 1 0 00 0 0 0 0 1 00 0 0 0 0 0 11 0 0 0 0 0 0

(2.22)

Ig

IS

I2

I4

I7

I8

I9

=

[Pipoteaux

].

I1...

I10

(2.23)

avec[

Pipoteaux

]=

1 0 0 0 0 0 0 0 0 10 0 1 0 1 1 0 0 0 00 1 0 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 0

(2.24)

V1...

V10

=[

Zpoteaux

].

I1...

I10

(2.25)

d′ou

Ig

IS

I2

I4

I7

I8

I9

=

[Pipoteaux

].[

Z−1poteaux

].[

Pvpoteaux

].

VG

VS

V2

V4

V7

V8

V9

(2.26)

57

Ig

IS

I2

I4

I7

I8

I9

=

[Zpoteaux−equivalent

].

VG

VS

V2

V4

V7

V8

V9

(2.27)

En utilisant la la loi des mailles, la tension drain-source est déterminée en fonction destensions aux bornes des connexions et d’une matrice de passage en tension PvV DS−poteaux :

VDS−poteaux =[

PvV DS−poteaux

].

VG

VS

V2

V4

V7

V8

V9

(2.28)

avec[

PvV DS−poteaux

]=

[0 −1 0 −1 1 1 −1

](2.29)

A partir de la loi des noeuds, les courants circulant dans les connexions sont formulésen fonction du courant de puissance ID−poteaux et d’une matrice de passage en courantPiV DS−poteaux :

Ig

IS

I2

I4

I7

I8

I9

=

[PiV DS−poteaux

].ID−poteaux (2.30)

avec[

PiV DS−poteaux

]=

0101−1−11

(2.31)

En combinant les relations 2.27, 2.28 et 2.30, une expression de la tension drain-source en fonction du courant ID−poteaux et des matrices Zpoteaux−equivalent, PvV DS−poteaux

et PiV DS−poteaux, est établie :

VDS−poteaux =[

PvV DS−poteaux

].[

Z−1poteaux−equivalent

].[

PiV DS−poteaux

].ID−poteaux

(2.32)

VDS−poteaux =[

RDS−poteaux + jLDS−poteauxω].ID−poteaux (2.33)

A partir de la relation 2.33 et en posant que le terme jω est équivalent dans le domainetemporel à d

dt, on en déduit l’expression de la surtension drain-source :

∆VDS−poteaux = LDS−poteaux.dID−poteaux

dt(2.34)

58

Connaissant la matrice impédance Zpoteaux et à partir de l’expression 2.32, on déterminel’inductance parasite drain-source de la technologie micro poteaux pour une fréquence de100kHz (fréquence de découpage du convertisseur) :

LDS−poteaux = 23,9nH

Grâce aux valeurs de l’inductance parasite drain-source et du dID−poteaux

dt(donné par la

simulation), on peut donc calculer la surtension drain-source :

∆VDS−poteaux = 8,6V (dID

dt= 360.106A/s)

En appliquant la même méthode pour la technologie wire bonding, nous obtenons uneinductance parasite drain-source de 21,3nH et une surtension drain-source de 8,3V pourun dID−bondings

dtde 390.106A/s.

Ces valeurs calculées par l’approche matricielle confirment que les surtensions drain-source induites par les technologies wire bonding et micro poteaux sont presque égales.Par ailleurs, celles-ci sont proches des valeurs estimées par simulation (tableau 2.2).

Tab. 2.2 – Surtension drain-source obtenue par les approches logicielle et matricielle.Approche Micro poteaux Wire bondingLogicielle 8,85V 8,5VMatricielle 8,6V 8,3V

En se basant sur le principe utilisé pour déterminer l’expression de la tension drain-source, la tension de commande VGS va être exprimée en fonction des éléments parasitesde la technologie micro poteaux, et des courants de commande IG−poteaux et de puissanceID−poteaux.

A partir de la loi des mailles, la tension VGS−poteaux est déterminée en fonction destensions aux bornes des connexions et de la matrice de passage en tension PvV GS−poteaux :

VGS−poteaux =[

PvV GS−poteaux

].

VG

VS

V2

V4

V7

V8

V9

(2.35)

avec[

PvV GS−poteaux

]=

[1 −1 0 0 0 0 0

](2.36)

En utilisant la loi des noeuds, les courants circulant dans les connexions sont exprimésen fonction des courants IG−poteaux et ID−poteaux, et d’une matrice de passage en courantPiV GS−poteaux :

Ig

IS

I2

I4

I7

I8

I9

=

[PiV GS−poteaux

].

[IG−poteaux

ID−poteaux

](2.37)

59

avec[

PiV GS−poteaux

]=

−1 00 10 00 10 −10 −10 1

(2.38)

En combinant les relations 2.27, 2.35 et 2.37, on exprime la tension VGS−poteaux en fonc-tion des courants IG−poteaux et ID−poteaux, et des matrices Zpoteaux−equivalent, PvV GS−poteaux

et PiV GS−poteaux :

VGS−poteaux =[

PvV GS−poteaux

].[

Z−1poteaux−equivalent

].[

PiV GS−poteaux

].

[IG−poteaux

ID−poteaux

](2.39)

VGS−poteaux =[

Z1 Z2

].

[IG−poteaux

ID−poteaux

](2.40)

avec Z1 = Rgrille−poteaux + jLgrille−poteauxω (2.41)

et Z2 = Rpuissance/grille−poteaux + jLpuissance/grille−poteauxω (2.42)

L’impédance Z1 représente les éléments parasites de la grille. Concernant l’impédanceZ2, elle met en évidence l’influence de la partie puissance sur la partie commande.

Connaissant la matrice impédance Zpoteaux de la technologie micro poteaux déterminéepar InCA et à partir de l’expression 2.40, on en déduit l’inductance parasite de grille dela technologie micro poteaux pour une fréquence de 100kHz :

Lgrille−poteaux = 16pH

L’inductance parasite de grille calculée pour technologie wire bonding est de 3,9nH.Ces valeurs confirment que l’inductance parasite de grille pour la technologie wire bondingest plus élevée que pour la technologie micro poteaux. Toutefois, celles-ci ne sont pas trèsimportantes en soi.

2.5 Analyse thermique de la technologie micro poteaux

Lors du fonctionnement d’un module de puissance, les puces dissipent une certainepuissance électrique sous forme de chaleur. Cette chaleur se déplace vers le corps le plusfroid grâce à deux mécanismes de transfert essentiellement, qui sont la conduction et laconvection. Ces mécanismes de transfert seront décrits dans le paragraphe suivant. Pourmaintenir la température de jonction des puces en dessous de sa valeur critique pendantle cycle de fonctionnement d’un module de puissance, un système de refroidissement per-formant est nécessaire. Grâce aux technologies d’interconnexion 3D, un refroidissementdouble face des puces est possible (figure 2.20). Celui-ci permet d’extraire plus de calo-ries au niveau des puces. Une diminution de la température de jonction des puces estainsi réalisée par rapport à la technologie wire bonding où le refroidissement s’effectueseulement par le dessous de ces dernières (figure 2.20). Une évaluation comparative de latempérature de jonction moyenne de la puce MOSFET utilisée dans le circuit élévateurde tension, avec les technologies micro poteaux et wire bonding est présentée ci-dessous.

60

Fig. 2.20 – Flux thermique dans un module de puissance avec les technologies d’inter-connexion wire bonding (a) et 3D (b).

2.5.1 Mécanismes de transfert de chaleur

La conduction consiste à transmettre la chaleur par contact direct entre deux élémentsou par propagation à l’intérieur d’un même matériau. Un flux thermique traversant uneparoi constituée d’un seul matériau de conductivité thermique λ, d’épaisseur e et desurface S, est défini à partir de la loi de Fourier :

φcond = λ.S

e.∆θ (2.43)

avec φcond (W) : flux thermique transmis par conduction, λ (W/m.K) : conducti-vité thermique du matériau de la paroi, e (m) : épaisseur de la paroi, S (m2) : surface dela paroi et ∆θ (K) : différence de température entre les deux faces de la paroi

Une expression de l’échauffement d’une paroi par conduction est déduite de la relation2.43 :

∆θ = φcond.e

λ.S= φcond.Rthcond (2.44)

avec Rthcond (K/W) : résistance thermique de conductionL’expression 2.44 montre que l’échauffement d’une paroi par conduction est propor-

tionnel au flux thermique transmis par conduction et à une résistance thermique deconduction. Pour réduire l’échauffement de la paroi, il faut donc que la résistance ther-mique de conduction soit la plus faible possible. Pour cela, la conductivité thermique dumatériau et la surface de la paroi doivent être importantes, tandis que l’épaisseur de laparoi doit être la plus faible possible. Le tableau 2.3 présente la conductivité thermiquede quelques matériaux utilisés en électronique de puissance. On peut noter que le cuivreet l’argent sont des bons conducteurs thermiques.

Pour des régimes non stationnaires, une équation de diffusion de la chaleur par conduc-tion faisant apparaître la notion de capacité thermique massique est définie :

ρCp∂θ

∂t−∇(λ∇θ) = pv (2.45)

61

Tab. 2.3 – Conductivité thermique de quelques matériaux utilisés en électronique depuissance [48].

Matériau Conductivité thermique (W/m.K)Argent 425Cuivre 397

Or 315,5Aluminium 238

AlSiC 150 - 200Silicium 148

avec ρ (kg/m3) : masse volumique du matériau, Cp (J/kg.K) : capacité thermiquemassique et pv (W/m3) : densité volumique du flux thermique transmis par conduction

La convection est un mécanisme qui intervient dans les échanges de chaleur entre unesurface chaude et un milieu fluide (liquide ou gazeux). Elle met en jeu un transfert dematière au sein du milieu fluide. Deux types de convection existent. La première est ditenaturelle si le mouvement massique qui s’établit dans le fluide n’est dû qu’au transfert dechaleur de la surface chaude vers le fluide et aux forces de gravité. La deuxième est diteforcée lorsque le mouvement massique du fluide est imposé par des éléments externes telsqu’un ventilateur ou une pompe. Un flux thermique transmis par convection traduisantle transfert de chaleur entre la surface chaude d’une paroi et le fluide est exprimé de lafaçon suivante :

φconv = hconv.S.∆θ (2.46)

avec φconv (W) : flux thermique transmis par convection, hconv (W/m2.K) : coef-ficient d’échange thermique, S (m2) : surface chaude de la paroi en contact avec le fluideet ∆θ (K) : écart de température entre la surface chaude de la paroi et le fluide

Comme pour le mécanisme de conduction, une résistance thermique de convection estdéterminée à partir de l’expression 2.46 :

Rthconv =1

hconv.S(2.47)

D’après l’expression 2.47, on peut dire que le mécanisme de convection est efficace sile coefficient d’échange thermique et la surface d’échange entre la paroi et le fluide sontimportants. Quelques valeurs de coefficient d’échange thermique qui dépendent du typede refroidissement et du fluide, sont présentées dans le tableau 2.4.

Tab. 2.4 – Quelques valeurs de coefficient d’échange thermique [120].Coefficient d’échange thermique (W/m2.K)

Convection libre à air 5 - 25Convection libre à eau 100 - 900Convection forcée à air 10 - 500Convection forcée à eau 100 - 15000

62

2.5.2 Evaluation de la température de jonction moyenne d’unepuce semi-conductrice

L’objectif de cette analyse thermique est de comparer la température de jonctionmoyenne d’une puce dans un assemblage, avec les technologies micro poteaux et wirebonding. Pour évaluer la température de la puce, des simulations thermiques tridimen-sionnelles en régime stationnaire sont effectuées sous le logiciel Femlab, développé parComsol. Une étude en régime stationnaire est suffisante car celle-ci permet de donner unevaleur de la température de jonction moyenne d’une puce sans nécessiter trop de calculs.La température évaluée est celle de la puce MOSFET utilisée dans le circuit élévateur detension vu précédemment. Les géométries de l’assemblage de la puce avec les technologieswire bonding et micro poteaux sont présentées respectivement sur les figures 2.22 et 2.21.La puce a les dimensions suivantes : 6,1mm de largeur, 9,1mm de longueur et 250µmd’épaisseur. Les caractéristiques des micro poteaux et des fils de bonding sont similairesà celles utilisées pour les simulations électromagnétiques. On ne tient pas compte de ladiode, surtout pour des questions de convergence des simulations. Il est clair que la puceMOSFET et la diode interagissent thermiquement.

La température de jonction moyenne de la puce est déterminée en résolvant l’équationde diffusion de la chaleur par conduction en régime stationnaire :

−∇(λ∇θ) = pv (2.48)

avec λ (W/m.K) : conductivité thermique du matériau et pv (W/m3) : densitévolumique du flux thermique

L’expression 2.48 nécessite de connaître la densité volumique du flux thermique éva-cuée par la puce dans le circuit. La densité volumique du flux thermique est obtenue enfaisant le ratio entre la puissance électrique dissipée par la puce et son volume. La puis-sance électrique correspond à la somme des pertes par conduction et commutation. Cesdifférentes pertes s’expriment de la façon suivante :

– Pertes par conduction :

Pcond = RDSON .I2Deff = RDSON .(α.I2

e +α.∆i2L

12) ∼= Rdson.α.I2

e (2.49)

avec RDSON : résistance à l’état passant de la puce MOSFET, IDeff : cou-rant efficace drain-source, α : rapport cyclique, ∆iL : ondulation de courant dansl’inductance et Ie : courant d’entrée

– Pertes par commutation :

Pcom∼=

1

2.fdec.VDS.ID.(ton + toff ) ∼=

1

2.fdec.Vs.Ie.(ton + toff ) (2.50)

avec fdec : fréquence de découpage, VDS : tension drain-source, Vs : tensionmoyenne du signal de sortie, ID : courant drain-source, Ie : courant d’entrée, ton :temps de commutation à la mise en conduction et toff : temps de commutation aublocage

63

La puissance électrique dissipée par la puce dans le circuit et calculée à partir despertes (expressions 2.49 et 2.50) est d’environ 4W. Les conditions limites retenues pourles simulations thermiques des deux assemblages sont les suivantes :

– Technologie wire bonding : échange convectif sur la face inférieure du substrat DCBdu dessous ;

– Technologie micro poteaux : échange convectif sur la face inférieure du substratDCB du dessous et sur la face supérieure du substrat DCB du dessus.

Fig. 2.21 – Assemblage de la puce avec la technologie wire bonding.

Fig. 2.22 – Assemblage de la puce avec la technologie micro poteaux.

Les simulations thermiques pour un coefficient d’échange thermique variant de 20W/m2.Kà 400W/m2.K montrent que la technologie micro poteaux permet de réduire légèrementla température de la puce par à rapport à celle obtenue avec la technologie wire bonding(figure 2.23). Toutefois, cette légère différence ne permet pas de mettre en évidence lesperformances thermiques de la connectique micro poteaux (extraction des calories par ledessus de la puce et réalisation d’un refroidissement double face). L’une des possibilitéspour voir l’intérêt thermique des micro poteaux est d’augmenter la puissance dissipéepar la puce. Des simulations thermiques pour une puissance de 20W et un coefficientd’échange thermique compris entre de 100W/m2.K et 1000W/m2.K montrent bien une

64

diminution de la température de la puce grâce aux micro poteaux (figure 2.24). En effet,pour un coefficient d’échange thermique de 600W/m2.K, la température de la puce avecdes micro poteaux est autour de 48C tandis qu’avec des fils de bonding, celle-ci est prochede 70C.

Fig. 2.23 – Température de la puce avec les technologies micro poteaux et wire bondingen fonction du coefficient d’échange thermique, pour une puissance de 4W.

Fig. 2.24 – Température de la puce avec les technologies micro poteaux et wire bondingen fonction du coefficient d’échange thermique, pour une puissance de 20W.

65

2.6 ConclusionDans ce chapitre, une technologie d’interconnexion 3D sur des puces semi-conductrices

basée sur des micro poteaux électrodéposés a tout d’abord été présentée. Par la suite, uneévaluation comparative des perturbations induites par les technologies micro poteaux etwire bonding dans un convertisseur de puissance élévateur de tension a été réalisée grâceau couplage des logiciels InCA et Saber. Les simulations ont montré que les perturbationsinduites par les technologies micro poteaux au niveau des tensions de commande VGS etde puissance VDS du transistor MOSFET sont presque similaires à celles induites par latechnologie wire bonding. La technologie micro poteaux ne permet donc pas de réduireconsidérablement la valeur des éléments parasites par rapport à la technologie wire bon-ding. Cependant, cette réduction de la valeur des élements parasites de la technologiemicro poteaux pourrait être plus importante si une optimisation géométrique de celle-ciétait réalisée. Enfin, une évaluation comparative de la température de jonction moyennede la puce MOSFET utilisée dans le circuit élévateur de tension, avec les technologiesmicro poteaux et wire bonding a été faite. Les simulations thermiques établies sous le lo-giciel Femlab ont montré que la température de la puce obtenue avec la technologie micropoteaux est plus faible que celle atteinte avec la technologie wire bonding. Ceci s’expliquepar le fait que la technologie micro poteaux permet un refroidissement double face de lapuce tandis que la technologie wire bonding permet seulement un refroidissement simpleface de la puce.

Après avoir présenté brièvement la technologie micro poteaux et évalué celle-ci par lebiais de simulations électromagnétiques et thermiques, nous allons nous intéresser dansle chapitre 3, aux différents procédés technologiques menant à la réalisation de cettetechnologie d’interconnexion 3D sur une puce semi-conductrice.

66

Chapitre 3

Procédés technologiques pour laréalisation de micro poteaux

Sommaire3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683.2 Procédé de fabrication . . . . . . . . . . . . . . . . . . . . . . . 683.3 Electrodéposition . . . . . . . . . . . . . . . . . . . . . . . . . . 70

3.3.1 Choix du matériau déposé . . . . . . . . . . . . . . . . . . . . . 703.3.2 Principe et intérêt . . . . . . . . . . . . . . . . . . . . . . . . . 703.3.3 Evaluation de la quantité et de la hauteur du matériau déposé 72

3.4 Couche d’accroche . . . . . . . . . . . . . . . . . . . . . . . . . . 723.4.1 Définition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 723.4.2 Méthodes de dépôt . . . . . . . . . . . . . . . . . . . . . . . . . 73

3.4.2.1 Evaporation par effet joule . . . . . . . . . . . . . . . 733.4.2.2 Pulvérisation cathodique . . . . . . . . . . . . . . . . 73

3.4.3 Couche d’accroche et méthode de dépôt retenues . . . . . . . . 743.5 Matrices photosensibles . . . . . . . . . . . . . . . . . . . . . . . 75

3.5.1 Résine photosensible . . . . . . . . . . . . . . . . . . . . . . . . 753.5.1.1 Définition . . . . . . . . . . . . . . . . . . . . . . . . . 753.5.1.2 Photolithographie . . . . . . . . . . . . . . . . . . . . 763.5.1.3 Résine AZ5214E . . . . . . . . . . . . . . . . . . . . . 77

3.5.2 Film photosensible sec . . . . . . . . . . . . . . . . . . . . . . . 793.5.2.1 Définition et intérêt . . . . . . . . . . . . . . . . . . . 793.5.2.2 Film photosensible sec PM275 . . . . . . . . . . . . . 81

3.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89

67

3.1 IntroductionAprès avoir évalué les performances électromagnétiques et thermiques de la techno-

logie micro poteaux dans le chapitre 2, nous allons nous intéresser à la réalisation decette technologie sur des puces semi-conductrices. Le choix de développer la technologiemicro poteaux sur des puces individuelles et non sur un wafer de puces s’explique par lecoût important et la disponibilité de ce type d’échantillon. Toutefois, d’un point de vuetechnologique, il serait plus simple de faire toutes les étapes technologiques sur un waferpuis extraire les puces avec leurs connectiques par sciage comme le procédé classique.Le choix de l’électrodéposition comme méthode de croissance des micro poteaux, imposeau préalable, une préparation des puces. Ce chapitre décrit successivement les élémentsessentiels de l’électrodéposition et de la préparation des puces.

3.2 Procédé de fabricationLe procédé de fabrication de la technologie micro poteaux réalisé avec les équipements

développés au laboratoire LAPLACE en contribution à la plateforme technologique uni-versitaire 3DPHI, est présenté sur la figure 3.1. Une couche d’accroche est déposée surla puce pour réaliser l’électrodéposition des micro poteaux. Avant le dépôt de la couched’accroche (3) et pour éviter les courts-circuits entre les métallisations de la puce aprèsl’électrodéposition des micro poteaux, une résine (2) recouvre certaines zones de la puceoù la couche d’accroche sera enlevée après le dépôt des micro poteaux. Le dépôt électroly-tique des micro poteaux se fait à travers une matrice en film photosensible sec (4), qui estune alternative aux solutions classiques types résines positives (AZ9260, . . . ) ou négatives(SU8, . . . ). Après l’électrodéposition des micro poteaux (5 et 6), le film photosensible secet la résine sont supprimés (7).

Le procédé de fabrication de la technologie micro poteaux s’inspire du procédé LIGA(Lithographie Galvanoformung Abformtechnik - lithographie, glavanoplastie et moulage).Le procédé LIGA, qui permet de fabriquer des micro-objets notamment pour des appli-cations MEMS (Micro Electro Mechanical Systems), se décompose en trois étapes (figure3.2) [121] :

– Photolithographie profonde d’une résine très épaisse type polymétacrylate de méthyl(PMMA) par rayons X. Ces derniers sont issus d’un accélérateur de type synchro-tron ;

– Electrodéposition d’un métal dans une matrice en résine ;– Suppression de la résine.Grâce à l’utilisation d’un rayonnement X synchrotron, le procédé LIGA permet d’ob-

tenir des structures verticales de la centaine de microns au millimètre de hauteur et unerésolution horizontale de l’ordre du micron. Récemment, une technologie LIGA UV (Ul-traviolet) est apparue. Celle-ci est une alternative à la technologie LIGA RX (Rayon X).Elle a l’avantage de permettre la réalisation de moule à partir de résines conventionnelles(AZ9260, SU8, . . . ) et des outils d’insolation classiques de la micro-électronique.

68

Fig. 3.1 – Procédé de fabrication de la technologie micro poteaux.

Fig. 3.2 – Procédé LIGA [121].

69

3.3 Electrodéposition

3.3.1 Choix du matériau déposé

Le matériau retenu pour la connectique micro poteaux est le cuivre pour différentesraisons. Tout d’abord, le cuivre a une bonne conductivité thermique et électrique, et soncoefficient de dilatation thermique (CTE) est un peu plus faible que celui des brasurestraditionnelles (tableau 3.1). De plus, souhaitant par la suite connecter les micro poteauxsur un substrat DCB (Direct Copper Bonding), il est donc plus judicieux d’un point devue thermomécanique d’avoir des micro poteaux de la même matière que la métallisationdu substrat DCB, en l’occurence du cuivre. Par ailleurs, le dépôt électrolytique de microstructures en cuivre est connue dans le domaine de l’électronique. Enfin, le cuivre estfacilement disponible dans le commerce et son coût est faible par rapport à d’autresmétaux tels que l’argent et l’or.

Tab. 3.1 – Propriétés physiques de matériaux pour les interconnexions [68, 16, 6].Matériau Cu Au Ag Al Sn63/Pb37 Sn95,5/Ag4/Cu0,5

Conductivité thermique (W/m.K) 393 317 419 240 51 @25C 55Résistivité électrique (µΩ.cm) 1,7 2,3 1,6 4,3 14,9 10 - 15

CTE (ppm/C) 17 14,2 19,6 23 25,5 @25C 23

3.3.2 Principe et intérêt

L’électrodéposition est un procédé permettant le dépôt contrôlé de matériau métalliqueen solution aqueuse. De nombreux métaux peuvent être déposés par électrodéposition :Cr, Pd, Fe, Co, Ni, Cu, Au, Ag, . . . . L’électrodéposition se réalise dans une cuve conte-nant une solution électrolytique dans laquelle sont plongées deux électrodes (anode etcathode) reliées aux bornes d’un générateur de courant (figure 3.3). La solution électroly-tique contient des ions métalliques de charge positive Mn+ du métal que l’on veut déposer.L’échantillon sur lequel doit s’effectuer le dépôt est fixé sur la cathode. La contre-électrodeappelée anode est réalisée avec le même métal que celui destiné à être déposé. Elle sert dematière première au dépôt et est ainsi consommée tout au long du procédé d’électrodépo-sition. La polarisation des électrodes va provoquer l’arrachement d’ions métalliques de lastructure cristalline de l’anode qui vont se dissoudre dans la solution puis migrer vers lacathode, c’est-à-dire vers l’échantillon. Les ions métalliques de la solution sont neutraliséspar les électrons e− fournis par la cathode et se déposent sur celle-ci sous forme d’un métalM, suivant la réaction chimique :

Mn+ + n.e− −→ M (3.1)

Dans le cas du cuivre, la réaction chimique est la suivante :

Cu2+ + 2.e− −→ Cu (3.2)

Les solutions de cuivrage électrolytique sont formulées à partir de sulfate de cuivre(CuSO4-5H2O) et d’acide sulfurique (H2SO4). Le sulfate de cuivre fournit les ions decuivre. L’acide sulfurique accroît la conductivité de l’électrolyte et réduit les polarisationsd’électrodes [122]. L’ajout d’additifs dans la solution électrolytique améliore l’uniformitédu dépôt de cuivre. La mouillabilité de la solution électrolytique peut être améliorée enmettant une basse teneur en sulfate de cuivre (60g/l de CuSO4-5H2O, 80g/l de H2SO4,

70

30mg/l de HCl et des additifs, par exemple) [122]. Quelques formulations de bains élec-trolytiques ainsi que leur température d’utilisation et leur densité de courant cathodiquesont présentées dans le tableau 3.2. La solution électrolytique acide retenue pour l’électro-déposition des micro poteaux est composée de 220g/l de sulfate de cuivre (CuSO4-5H20),32ml/l d’acide sulfurique (H2SO4), 0,2ml/l d’acide chlorhydrique (HCl), et des agentsbrillanteurs et nivelants Rubin T200 (2ml/l de Rubin T200 A, 8ml/l de Rubin T200 G et2ml/l de Rubin T200 E ).

Fig. 3.3 – Principe de l’électrodéposition.

Tab. 3.2 – Bains électrolytiques : composition, température d’utilisation et densité decourant cathodique [123, 112].

Rohm And Haas ShipleyIntervia Viafill Electrodeposit 1200T

Composition CuSO4-5H2O (g/l) : 60 CuSO4-5H2O (g/l) : 75H2SO4 (g/l) : 75 - 85 H2SO4 (g/l) : 225HCl (mg/l) : 15 - 25 HCl (mg/l) : 50

additifs additifsTempérature d’utilisation (C) 20 - 25 25

Densité de courant cathodique (mA/cm2) 5 - 60 5 - 40

L’électrodéposition a l’avantage d’être un procédé qui se fait à température ambiante,ce qui permet de réduire considérablement les contraintes thermomécaniques lors de l’as-semblage de la connectique sur la métallisation de la puce par rapport à une connectiquebrasée. Contrairement à d’autres méthodes de dépôt de métaux telles que la pulvérisationet l’évaporation, l’électrodéposition permet, d’une part d’avoir une vitesse de croissancede l’ordre d’une dizaine de micromètres par heure, d’autre part de faire des dépôts avecdes durées importantes permettant ainsi d’obtenir des épaisseurs d’une centaine de mi-cromètres. Enfin, cette technique de dépôt de métaux est facile à mettre en oeuvre et peucoûteuse.

Le dispositif expérimental permettant l’électrodéposition des micro poteaux sur despuces sera présenté dans le chapitre 4.

71

3.3.3 Evaluation de la quantité et de la hauteur du matériau dé-posé

A partir de la loi de Faraday, une évaluation de la quantité et de la hauteur dumatériau déposé par électrodéposition est possible. La loi de Faraday établit que la massedu matériau déposé md (en g) sur une électrode est proportionnelle à la quantité de chargeélectrique Q (en C) traversant l’électrode :

md = k.Q avec k : constante de proportionnalité (3.3)

La constante k dépend de la masse atomique du matériau Am (en g.Mol−1), du nombred’électrons n nécessaires pour réduire l’ion du matériau et de la constante de Faraday F(F = NA.e avec NA nombre d’Avogadro = 6,0225*1023Mol−1 et e = 1,6021*10−19C, d’oùF = 96487C.Mol−1) qui détermine la charge électrique du nombre d’électrons :

k =Am

n.F(3.4)

La charge électrique Q est obtenue en faisant le produit du courant I (en A) et de ladurée du dépôt Td (en s), si on considère que le courant I reste constant :

Q = I.Td (3.5)

En combinant les expressions 3.3, 3.4 et 3.5, on en déduit la masse du matériau déposé :

md =Am.Q

n.F=

Am.I.Td

n.F(3.6)

Connaissant la densité du matériau déposé dm (en g/cm3) et à partir de 3.6, la hauteurdu matériau déposé hd (en cm) sur une surface S (en cm2), en fonction de la durée dudépôt, peut être déterminée :

hd =md

dm.S=

Am.I.Td

n.F.dm.S(3.7)

Dans le cas du cuivre, le nombre d’électrons est deux, la masse atomique est de63,54g.Mol−1 et la densité est de 8,9g/cm3 [122]. A titre d’exemple et à partir de larelation 3.7, on peut dire que la hauteur du cuivre déposé sur une surface de 1cm2 pourune densité de courant de 10mA/cm2 et une durée de dépôt de 1h, est d’environ 13µm.Cette expression de la hauteur du matériau déposé sera vérifiée expérimentalement dansle chapitre 4.

3.4 Couche d’accroche

3.4.1 Définition

L’électrodéposition met en jeu une circulation d’ions métalliques et par conséquentd’un courant électrique. Pour être déposés sur un substrat, ces ions doivent entrer encontact et adhérer sur une électrode conductrice avec laquelle ils échangent des électrons.Pour cela, une couche dite d’accroche (Cr/Cu, Cr/Au, Cr/Ag, Ti/Cu, Ti/Au, . . . ) re-couvre le substrat ou bien la puce silicium. La résistance électrique de cette couche doitêtre suffisamment faible pour assurer une distribution uniforme du courant, et son adhé-rence au substrat doit être importante. La couche d’accroche se compose d’une couchemétallique mince à haute adhérence qui est recouverte d’une couche métallique conduc-trice plus épaisse. La couche d’adhésion est réalisée par des métaux tels que le titane,

72

chrome, . . . . Concernant la couche conductrice, elle correspond souvent au métal que l’onsouhaite déposer par électrodéposition et permet ainsi de réduire l’effet de décalage desréseaux cristallins et les contraintes au niveau de l’interface couche conductrice / métalélectrodéposé qui sont dues notamment à la différence des CTE des matériaux. Les mé-taux utilisés pour la couche conductrice et qui s’oxydent facilement au contact de l’airtels que le cuivre peuvent être recouverts d’une couche de protection. Dans le cas ducuivre, une couche de protection en or peut être employée. Néanmoins, l’empilement dedifférentes couches métalliques va génerer des phénomènes de diffusion qui peuvent êtrenéfastes ou bénéfiques, selon les métaux utilisés. Pour arrêter cette diffusion, une couchenommée barrière de diffusion peut être employée. Dans le cas d’une structure Cu/Au, lenickel est souvent utilisé pour éviter la diffusion du cuivre dans l’or.

3.4.2 Méthodes de dépôt

Parmi les techniques utilisées pour le dépôt de la couche d’accroche, deux méthodesde dépôt en Phase Vapeur Physique (PVD) existent, à savoir l’évaporation par effet jouleet la pulvérisation cathodique (sputtering). Ces deux méthodes de dépôt permettant laréalisation de couches minces à partir d’un matériau massif sous vide sont décrites ci-dessous.

3.4.2.1 Evaporation par effet joule

L’évaporation par effet joule consiste à évaporer le matériau à déposer en le chauffantà haute température. L’évaporation se fait dans une enceinte sous vide. Le matériau estplacé dans un creuset, généralement en tungstène. Le matériau évaporé est déposé parcondensation sur le substrat placé en regard de la source d’évaporation. Une couche minceest donc formée sur le substrat (figure 3.4). Plusieurs méthodes existent pour chauffer lematériau à savoir à l’aide d’un filament réfractaire en passant du courant (figure 3.4) ouà l’aide d’un faisceau d’électrons intense et énergétique (5KeV à 10KeV) [124]. Afin decontrôler l’épaisseur de la couche déposée, une balance à quartz est utilisée. Le principede celle-ci consiste à détecter la dérive de la fréquence d’oscillation du quartz par lamodification de sa masse lors de la croissance de la couche déposée. L’évaporation estune méthode de dépôt simple car il n’est pas nécessaire d’injecter un gaz pour créer unplasma, alors que les autres méthodes PVD ont besoin du plasma comme intermédiaire. Deplus, elle permet d’élaborer des matériaux très purs et d’autant plus purs que la pressionpendant le dépôt est faible (inférieure à 10−6 Torr) [124]. En revanche, l’évaporation aquelques inconvénients :

– Evaporation difficile de matériaux très réfractaires ou à faible tension de vapeur ;– Températures élevées de fusion des composés ;– Faible durée de dépôt (30min au maximum) ;– Contamination possible de la couche évaporée par la réaction avec le creuset et le

filament, et surtout par le dégazage des parois ;– Adhérence parfois médiocre.

3.4.2.2 Pulvérisation cathodique

La pulvérisation cathodique est une méthode de dépôt simple à mettre en oeuvre etpermet le dépôt de n’importe quel matériau solide à température ordinaire, surtout desmatériaux difficiles à évaporer. La pulvérisation cathodique est un phénomène d’éjectiondes particules à partir de la surface d’un matériau, lorsque ce dernier est bombardé parun flux de particules énergétiques qui sont généralement des ions d’argon (figure 3.5).Les particules pulvérisées du matériau à déposer sont diffusées dans toute l’enceinte. La

73

Fig. 3.4 – Schéma de principe de l’évaporation utilisant un système de chauffage par effetjoule [125].

majorité d’entre elles sont recueillies sur le substrat placé en face de la cible, et formentune couche mince sur ce dernier. Cette couche mince déposée a la particularité d’avoirune bonne adhérence et une bonne homogénéité.

Fig. 3.5 – Schéma de principe de la pulvérisation cathodique [125].

3.4.3 Couche d’accroche et méthode de dépôt retenues

La couche d’accroche déposée sur une puce est composée d’une couche d’adhérence Crou Ti (20nm - 50nm) et d’une couche conductrice Cu (50nm - 250nm). L’épaisseur de cettecouche d’accroche est faible de façon à minimiser sa résistance électrique. Pour réaliserl’électrodéposition des micro poteaux en cuivre, nous avons choisi une couche conductricedu même matériau. Ce choix va permettre de minimiser les contraintes au niveau del’interface couche conductrice / micro poteaux qui sont dues notamment à la différencedes CTE des matériaux. Pour déposer le chrome et le cuivre, un bâti d’évaporation estutilisé (figure 3.6). Les vitesses de dépôt du chrome et du cuivre sont respectivement entre0,4n.s−1 et 1n.s−1, et entre 2n.s−1 et 4n.s−1. La figure 3.7 présente une puce MOSFETAPT6035BVFR métallisée Cr (20nm) / Cu (180nm). Concernant le dépôt de la couchede titane, il est fait par pulvérisation.

74

Fig. 3.6 – Bâti de dépôt par évaporation (photographie LAPLACE ).

Fig. 3.7 – Puce MOSFET APT6035BVFR métallisée Cr/Cu.

3.5 Matrices photosensibles

3.5.1 Résine photosensible

3.5.1.1 Définition

Une matrice généralement en résine photosensible est utilisée en micro-électroniquepour définir les différentes structures. La résine est constituée de trois composants àsavoir un solvant, un polymère et un composant photoactif. Le solvant sert à maintenirle polymère et le photoinitiateur en solution. La concentration en solvant va permettrede jouer sur la viscosité de la résine et par conséquent sur son épaisseur. Concernant lepolymère, il donne à la résine ses propriétés d’adhérence, d’étalement et sa résistance auxcontraintes physique et chimique. Enfin, le composant photoactif offre la sensibilité de larésine lors de l’exposition. Dans le cas de la résine positive, il rend les parties exposéessolubles dans la solution de dévellopement tandis que dans le cas de résine négative, ilactive la polymérisation des parties exposées.

Trois types de résine existent à savoir les résines positives (AZ9260, S1813, . . . ), néga-tives (SU8, . . . ) et inversibles (AZ5214E, . . . ) dont la propriété est de changer de polaritésuite à une étape de recuit dit d’inversion. Lors du développement de la résine, la zonesupprimée est la partie insolée pour la résine positive et la partie non insolée pour la résinenégative (figure 3.8). Les résines négatives ont la particularité d’avoir une bonne résistancechimique et mécanique, meilleure que celle des résines positives. Elles permettent aussid’obtenir des épaisseurs supérieures à 100µm et des facteurs de forme importants (entre5 et 25) [126]. En revanche, les résines négatives sont très difficiles à supprimer. De plus,dans le cas de la résine SU8, des contraintes thermomécaniques peuvent apparaître surcelle-ci lors de la mise en oeuvre sur une puce en silicium car son CTE (entre 21ppm/C et52ppm/C) est très supérieur à celui du silicium (autour de 4ppm/C) [126]. Concernantles résines positives, les épaisseurs atteintes sont généralement inférieures à 20µm et leurfacteur de forme est compris entre 7 et 15 [126]. En déposant successivement plusieurscouches de résine positive, il est possible d’atteindre des épaisseurs entre 50µm et 100µm,

75

mais ceci nécessite une optimisation des paramètres du procédé de mise en oeuvre (duréeet énergie de l’insolation, durée du développement, durée du recuit, . . . ). Contrairementaux résines négatives, la suppression des résines positives est facile à réaliser en utilisantpar exemple de l’acétone.

3.5.1.2 Photolithographie

De façon à reproduire l’image d’un masque sur une couche de résine, une méthodeappelée photolithographie est utilisée. Suivant sa nature chimique, la résine reproduitl’image du masque en positif ou en négatif par des pleins et des vides (figure 3.8). Laphotolithographie est réalisée en cinq étapes à savoir le dépôt, le recuit, l’insolation grâceà un système de rayonnement (lumière visible, ultraviolet, faisceau d’électrons, rayonsX, . . . ), le développement et le post-recuit de la résine. Le dépôt de la résine, qui doitêtre uniforme, est réalisée par centrifugation au moyen d’une tournette qui permet lamise en rotation à grande vitesse de l’échantillon à résiner (figure 3.9). Cette méthode dedépôt est appelée spin coating. L’épaisseur finale de la couche de résine déposée, variantde quelques fractions de micromètre à plusieurs micromètres, est fonction de plusieursparamètres à savoir la quantité de résine déposée sur l’échantillon, la viscosité de la résine,et les conditions de rotation de la tournette (accélération, vitesse et temps). Après sonétalement sur l’échantillon, la résine visqueuse est ensuite durcie sur une plaque chauffante.Cette étape permet d’éliminer toutes les traces de solvant avant l’insolation de la résine.Pour l’alignement et l’insolation de motifs d’un masque sur l’échantillon, un aligneur estutilisé. Suite à l’insolation, l’échantillon est mis dans une solution de développement,appelée développeur, de façon à dissoudre la résine insolée ou non (positive ou négative).Enfin, un post-recuit de la résine est effectué pour réticuler un peu plus celle-ci.

Fig. 3.8 – Photolithographie.

76

Fig. 3.9 – Tournette (photographie LAPLACE ).

3.5.1.3 Résine AZ5214E

Pour réaliser l’électrodéposition des micro poteaux sur une puce, une couche d’ac-croche est déposée sur celle-ci. Dans le cas d’une puce MOSFET, il est nécessaire aprèsl’électrodéposition des micro poteaux, de supprimer la couche d’accroche dans certaineszones pour éviter les courts-circuits entre les métallisations de grille et de source. Pourcela, avant le dépôt de la couche d’accroche sur toute la surface de la puce, une résine in-versible AZ5214E [127] est déposée sur les endroits de la puce où la couche d’accroche serasupprimée après l’électrodéposition des micro poteaux. L’épaisseur de la résine AZ5214Edéposée est d’environ 2µm. Cette technique de suppression de la couche d’accroche par lebiais d’une résine est appelée lift-off. La résine AZ5214E est utilisée en positif de façonà garantir une continuité sur la couche d’accroche. En revanche, le lift-off de la résineAZ5214E est difficile car les pentes positives des zones non insolées empêchent la solu-tion de stripping d’attaquer facilement ces dernières (figure 3.10). Les pentes positivesdes zones non insolées s’expliquent par le fait qu’au cours de l’insolation, les zones nonmasquées de la résine vont absorber le rayonnement qui va s’atténuer lorsque celui-ci vapénétrer la résine. La partie supérieure de la résine insolée va donc se dissoudre plus viteque la partie inférieure. Pour favoriser le lift-off de la résine AZ5214E, il suffit de changerla polarité de celle-ci à la suite d’une étape de recuit dite de polarisation ou d’inversion. Cechangement de polarité va permettre d’obtenir des pentes négatives sur les zones insoléeset la solution de stripping va donc pouvoir attaquer facilement ces dernières (figure 3.11).Par contre, la continuité de la couche d’accroche n’est plus assurée et l’électrodépositiondes micro poteaux ne peut plus se faire correctement.

77

Fig. 3.10 – Lift-off de la résine AZ5214E utilisée en positif.

Fig. 3.11 – Lift-off de la résine AZ5214E inversée.

78

Le procédé de mise en oeuvre retenu pour la résine AZ5214E est le suivant :– Dépôt du promoteur d’adhérence (vitesse : 2000tr.min−1 pendant 30s) ;– Dépôt de 2µm de la résine avec la tournette (vitesse : 2000tr.min−1 sans le gyrset

pendant 30s) ;– Premier recuit à 100C pendant 1min ;– Insolation du masque de la couche d’accroche pendant 15s ;– Développement de la résine dans la solution AZ351B / eau désionisée (125ml de

AZ351B dilués dans 500ml d’eau désionisée) pendant 1min45s à 22C ;– Rinçage à l’eau désionisée de l’échantillon puis séchage ;– Deuxième recuit à 190C pendant 2min.Concernant le lift-off de la résine AZ5214E, il se fait dans l’acétone à température

ambiante.

3.5.2 Film photosensible sec

3.5.2.1 Définition et intérêt

Le film photosensible sec est une alternative aux solutions classiques du type résines.Celui-ci est très utilisé dans le domaine de l’électronique pour la réalisation des pistessur les circuits imprimés. Le film photosensible sec est constitué de trois composants àsavoir une feuille de protection en polyéthylène, une résine photosensible et un support enpolyester (figure 3.12) [128]. Les films photosensibles secs disponibles dans le commerceont une épaisseur comprise entre 20µm et 75µm et leur facteur de forme varie entre 1 et 2[126]. La température d’utilisation des films photosensibles secs est généralement inférieureà 100C. Dupont a développé récemment un film photosensible sec MPFTMWBR, nondisponible dans le commerce, avec des performances intéressantes, à savoir une épaisseurpouvant atteindre 120µm, un facteur de forme compris entre 2 et 4 et une températured’utilisation maximale proche de 300C [129].

Fig. 3.12 – Composition d’un film photosensible sec [128].

79

Le film photosensible sec offre de nombreux avantages. Son procédé de mise en oeuvreest simple et sa suppression est facile comme les résines positives. L’épaisseur de certainsfilms photosensibles secs tels que le MPFTMWBR (Dupont) est comparable à celle obtenueavec une résine négative SU8 [129]. Pour obtenir des épaisseurs nettement supérieuresà 100µm, il est possible de laminer plusieurs films photosensibles secs les uns sur lesautres. Le film photosensible sec permet aussi de réduire les effets de bord du substratpar rapport à des résines (figure 3.13) [129, 130]. Ainsi, lors de la phase d’insolationdu film photosensible sec, un bon contact entre le masque métallique et le substrat estassuré pour éviter toutes diffractions. Enfin, de nombreux travaux montrent l’utilisationdu film photosensible sec pour l’électrodéposition de micro structures dans des solutionsélectrolytiques acides (figure 3.14) [129, 131]. Tous ces avantages nous ont donc amené àchoisir le film photosensible sec comme matrice pour la réalisation des micro poteaux encuivre par voie électrolytique sur des puces semi-conductrices. Le film photosensible secretenu est le PM275 de Dupont [132], dont le procédé de mise en oeuvre est présenté parla suite.

Fig. 3.13 – Effet de bord du substrat sur un film photosensible sec PerMX3000 (Dupont)et une résine [130].

Fig. 3.14 – Photographie MEB d’une matrice en film photosensible sec Ordyl P-50100(Elga Europe) d’épaisseur 90µm, utilisée pour l’électrodéposition de disques dans les cap-teurs d’inertie (accéléromètre, gyroscope, . . . ) [131].

80

3.5.2.2 Film photosensible sec PM275

Mise en oeuvre Le film photosensible sec PM275 a une épaisseur de 75µm et secomporte comme une résine négative, c’est-à-dire que les parties non insolées sont dissoutesdans la solution de développement. Le dépôt du film photosensible sec PM275 sur unepuce se fait par laminage (figure 3.15). Le laminage, appelé aussi thermocompression, estun procédé de fabrication par déformation plastique, qui est obtenue par compressioncontinue au passage sous un rouleau chauffant (figure 3.16). Les paramètres classiques duprocédé de laminage sont les suivants [128] :

– Température des rouleaux chauffants ≈ 100C ;– Pression exercée par les rouleaux ≈ 3Bars (= 300kPa) ;– Vitesse de laminage ≈ 1,5m.min−1.

Fig. 3.15 – Lamineuse (LAPLACE ).

Fig. 3.16 – Principe du laminage d’un film photosensible sec.

81

Avant de laminer le film photosensible sec sur l’échantillon, il faut préchauffer ce dernieret sa plaque support à une température de 70C pendant 1min. Ce préchauffage a pourbut d’améliorer l’adhérence du film photosensible sec. Par la suite, le film de protection enpolyéthylène doit être retiré. Après l’étape de laminage, des ouvertures où l’on souhaiteréaliser les micro poteaux en cuivre par électrodéposition, doivent être faites dans le filmphotosensible sec PM275. Pour cela, nous avons utilisé la technique de photolithographiedont le procédé a été optimisé :

– Insolation pendant une durée comprise entre 15s et 17s en s’assurant d’un boncontact entre le masque métallique et l’échantillon pour éviter toutes diffractions ;

– Retrait du film en polyester ;– Développement dans une solution de carbonate de sodium (Na2CO3) à 1% soit 5g

de Na2CO3 dilués dans 500ml d’eau désionisée, à 30C pendant 2min30s voir plus sinécessaire à l’aide d’un système de pression (oxyjet rotatif ). Auparavant, des essaisde développement avec les mêmes conditions et sans système de pression ont été ef-fectués mais on s’est apperçu que le développement du film photosensible sec n’étaitpas réalisé en totalité. Pour éliminer les traces résiduelles du film photosensible sec,un développement supplémentaire dans une machine à ultrason USC100TH est sou-haitable pendant une durée limitée à 30s car au delà la surface du film photosensiblesec risque de s’altérer (dépolissage mécanique). Pour vérifier ceci, une comparaisonde la rugosité du film photosensible sec PM275 développé par oxyjet rotatif et parultrason a été faite. D’après la figure 3.17, on constate que la rugosité du film pho-tosensible sec PM275 développé par ultrason est plus importante que celle obtenueavec un développement par oxyjet rotatif. Une mesure de la surépaisseur du filmphotosensible PM275 a été réalisée et comparée à celle obtenue avec la résine po-sitive AZ9260 dont l’épaisseur déposée est de 10µm. La surépaisseur mesurée duPM275 est proche de 7µm tandis que la celle de l’AZ9260 est autour de 9µm. Onpeut supposer que l’effet de bord de l’AZ9260 sera encore plus important si l’épais-seur déposée de cette dernière est identique à celle du PM275 à savoir 75µm. Cettecomparaison confirme donc ce que l’on a évoqué précédemment à savoir que le filmphotosensible sec permet de réduire les effets de bord par rapport à des résines ;

– Rinçage à l’eau désionisée pendant 3min puis séchage.Après avoir fait l’électrodéposition des micro poteaux en cuivre, la matrice en film pho-

tosensible sec PM275 doit être supprimée. Pour cela, trois solutions de stripping peuventêtre utilisées à température ambiante à savoir une solution d’hydroxyde de sodium (NaOH)à 3% soit 15g de NaOH dilués dans 500ml d’eau désionisée, une solution d’hydroxyde depotassium (KoH) à 3% soit 15g de KoH dilués dans 500ml d’eau désionisée, ou de l’acé-tone. Or, les micro poteaux étant réalisées sur des puces en silicium, les solutions à basede NaOH ou de KoH ne peuvent pas être employées car l’hydroxyde de sodium attaqueles métallisations aluminium des puces et l’hydroxyde de potassium altère le silicium. Dece fait, la solution retenue pour la suppression du film photosensible sec PM275 est l’acé-tone. Dans la solution de stripping, le film photosensible sec se brise en formant des peauxet ne se dissout pas comme une résine (figure 3.18). Lors de cette suppression, le filmphotosensible sec exerce des contraintes mécaniques au niveau des différents interfaces del’assemblage (micro poteaux / couche d’accroche, couche cuivre de la couche d’accroche/ couche chrome ou titane de la couche d’accroche, et couche d’accroche / puce silicium),pouvant être défaillantes si des imperfections existent. Quand le film photosensible sec esttotalement retiré, l’échantillon est rincé à l’eau désionisée pendant 3min puis séché.

82

Fig. 3.17 – Rugosité du film photosensible sec PM275 développé par oxyjet rotatif pen-dant 2min30s (a) et ultrason pendant 3min30s (b).

Fig. 3.18 – Suppression du film photosensible sec PM275 dans une solution d’acétone.

83

Des essais de plusieurs films photosensibles secs PM275 laminés les uns sur les autresont été effectués dans l’objectif de faire des micro poteaux avec des épaisseurs supérieuresà 75µm. Pour cela, deux procédés réalisant des ouvertures de 300µm*300µm dans quatrefilms photosensibles secs PM275 laminés les uns sur les autres (épaisseur totale de 300µm)ont été comparés (figure 3.19). Le premier consiste à laminer quatre films photosensiblessecs les uns sur les autres puis réaliser une seule insolation et un seul développementdes quatre films photosensibles secs laminés. Le deuxième consiste à laminer, insoler etdévelopper successivement quatre films photosensibles secs. D’après la figure 3.19, onconstate que le premier procédé semble le plus approprié pour réaliser des ouverturesdans plusieurs films photosensibles secs laminés les uns sur les autres car celui-ci nefait pas apparaître l’interface et le désalignement entre les différentes couches de filmsphotosensibles secs, présents dans le deuxième procédé.

Néanmoins, la mauvaise mouillabilité de la solution électrolytique sur le film photo-sensible sec PM275 ne permet pas d’envisager de laminer plusieurs films photosensiblessecs les uns sur les autres.

Fig. 3.19 – Photographies MEB d’ouvertures de 300µm*300µm obtenues dans 4 filmsphotosensibles secs PM275 laminés les uns sur les autres.

Mouillabilité La croissance des micro poteaux en cuivre se faisant dans une solutionélectrolytique, il est donc intéressant de voir si la solution électrolytique remplit totalementles ouvertures dans le film photosensible sec PM275, où sont déposées les micro poteaux.Pour cela, la mesure de l’angle de contact rend compte de l’aptitude d’un liquide à s’étalersur une surface par mouillabilité. Elle permet d’accéder à l’énergie libre d’une surfaceet de déduire le caractère hydrophile ou hydrophobe d’une surface. L’angle de contactcorrespond à l’angle de raccordement entre la surface du solide et la tangente à la surfacedu liquide (figure 3.20). Il est fonction des énergies superficielles et interfaciales des phasesen présence. Par convention, on mesure cet angle à l’intérieur du liquide. Suivant la valeurde l’angle de contact, deux configurations peuvent apparaître (figure 3.21) :

– Un mouillage parfait, caractérisé par un angle de contact nul, mène à la formationd’un film liquide recouvrant le solide ;

– Un mouillage partiel caractérisé par un angle de contact compris entre 0˚ et 180˚.Le liquide tend à prendre la forme d’une calotte sphérique. Si l’angle de contactest supérieur à 90˚, le liquide est dit non mouillant, dans le cas contraire il est ditmouillant.

84

Fig. 3.20 – Représentation de l’angle de contact.

Fig. 3.21 – Différentes configurations de mouillage en fonction de l’angle de contact.

85

A l’équilibre thermodynamique, l’angle de contact θ formé par un liquide sur la surfaced’un solide plan, horizontal, parfaitement lisse, chimiquement homogène et non réactifavec le liquide, est relié aux énergies superficielles solide-vapeur TSG, liquide-vapeur TLG

et interfaciale solide-liquide TSL par l’équation de Young :

TSG = TSL + TLG.cosθ (3.8)

d′ou cosθ =TSG − TSL

TLG

(3.9)

La relation 3.9 montre d’une part que l’ajout d’un sulfactant en diminuant l’énergiesuperficielle d’un liquide TLG améliore le mouillage. En effet, son ajout abaisse l’énergiesuperficielle du liquide TLG et entraîne une augmentation de cos θ, donc une diminutionde l’angle de contact θ. D’autre part, les solides ayant de faibles énergies de surface, serontmoins facilement mouillés car TSG étant faible, cos θ est petit et donc l’angle de contactθ est grand.

Pour mesurer l’angle de mouillage de la solution électrolytique utilisée pour l’électro-déposition des micro poteaux, sur une épaisseur d’un film photosensible sec PM275, nousutilisons un appareil automatique de mesure d’angles de contact et de caractérisation duphénomène de mouillabilité appelé DIGIDROP (figure 3.22). L’optique du DIGIDROPconstituée d’une caméra mobile CCD 2/3” et d’un objectif macro fournit une image gros-sie et précise de la goutte déposée par la seringue. Cette image est traitée numériquementde façon à améliorer sa qualité. Un logiciel de mesure d’angles de contact analyse l’imagenumérisée de la goutte et détermine ses caractéristiques géométriques (la ligne de base, lespoints triples de la goutte, et la forme et le contour de la goutte). Grâce aux caractéris-tiques géométriques de l’image numérisée de la goutte, le DIGIDROP effectue la mesurede l’angle de contact.

Fig. 3.22 – Appareil automatique de mesures d’angles de contact DIGIDROP (photogra-phie LAPLACE ).

L’angle de mouillage mesuré est important (63˚), ce qui veut dire que la solutionélectrolytique ne remplira pas totalement les ouvertures où doivent être déposées les micro

86

poteaux. Dans ce cas, on peut dire que le film photosensible sec PM275 est hydrophobe.Pour le rendre hydrophile, un traitement par plasma à base d’argon est effectué sur celui-ci.Le traitement par plasma consiste à mettre l’échantillon sous vide, à introduire un mélangegazeux et à activer les molécules de gaz par l’application d’un champ électrique créantainsi un plasma. Les molécules activées vont interagir avec la surface de l’échantillon.Selon la nature du gaz, les propriétés obtenues au niveau de la surface de l’échantillon sontdifférentes. Le traitement par plasma argon va permettre de créer des sites hydrophilesen surface du film photosensible sec PM275. Ceci est réalisé par un réacteur plasma àdécharges électriques en courant continu (figure 3.23).

Fig. 3.23 – Réacteur par plasma à décharges électriques en courant continu (photographieLAPLACE ).

La figure 3.24 montre que l’angle de mouillage de la solution électrolytique sur lefilm photosensible sec PM275 diminue de manière exponentielle en fonction de la duréedu traitement par plasma argon. Après un traitement d’une durée de 1min, l’angle demouillage mesuré passe de 63˚(sans traitement) à 8,3˚ (avec traitement) (figure 3.25). Audelà d’un traitement d’une durée de 2min, l’angle de mouillage est presque constant. Auvu des résultats obtenus, on peut dire que le traitement par plasma argon a rendu le filmphotosensible sec PM275 hydrophile. Cependant, lors de ce traitement, la métallisationen cuivre de la couche d’accroche située sous le film photosensible sec subit aussi unegravure. Si cette métallisation en cuivre n’est plus présente après le traitement par plasma,l’électrodéposition ne peut donc pas se faire. La figure 3.26 présente une photographieMEB d’un micro poteau où la croissance ne s’est pas faite au centre de ce dernier à causedu traitement par plasma.

Le traitement par plasma a finalement un effet positif sur la mouillabilité de la solutionélectrolytique sur le film photosensible sec PM275 (figure 3.25) et un effet négatif sur lacroissance des micro poteaux (figure 3.26). Par ailleurs, il ajoute une étape supplémentaireau procédé de fabrication de la technologie micro poteaux qui nécessite déjà pas moins desix étapes. Pour les différents dépôts électrolytiques des micro poteaux présentés dans lechapitre 4, aucun traitement par plasma d’argon ne sera effectué sur les échantillons carc’est le meilleur compromis en fait.

87

Fig. 3.24 – Influence de la durée du traitement par plasma argon sur l’angle de mouillagede la solution électrolytique sur le film photosensible sec PM275.

Fig. 3.25 – Angles de mouillage de la solution électrolytique sur le film photosensible secPM275 sans traitement (a) et avec un traitement par plasma argon pendant 1min (b).

Fig. 3.26 – Photographie MEB montrant l’abscence de croissance au centre d’un mi-cro poteau due au traitement par plasma argon sur l’échantillon pendant 1min, avantl’électrodéposition.

88

3.6 ConclusionUne description des différents moyens technologiques pour la réalisation de la connec-

tique micro poteaux sur des puces semi-conductrices a été faite dans ce chapitre. Un filmphotosensible sec PM275 est utilisé comme matrice pour l’électrodéposition des micropoteaux. Celui-ci est une alternative intéressante aux solutions classiques types résines.En effet, le film photosensible sec a de nombreux avantages tels qu’un procédé de mise enoeuvre simple, une réduction des effets de bord par rapport à des résines, une résistanceaux solutions électrolytiques acides et une suppression facile. Pour réaliser l’électrodé-position des micro poteaux sur des puces, une cellule électrolytique a été développée.Ce dispositif expérimental sera présenté dans le chapitre suivant, ainsi que l’influence decertains paramètres sur le dépôt des micro poteaux.

Le développement de la technologie micro poteaux sur un wafer de puces et non surdes puces individuelles serait intéressant pour diverses raisons. Tout d’abord, les effets debord de la résine inversible AZ5214E ne seraient présents que sur la périphérie du wafer.De plus, un gain important en terme de temps et de coût serait réalisé au niveau des étapestechnologiques car il suffirait de faire une seule fois les étapes technologiques sur le waferpuis extraire les puces avec leurs connectiques. Ce détail concerne l’industrialisation duprocédé et n’introduit aucune limitation à ce stade. On voit néanmoins que l’intérêt indus-triel des micro poteaux relève de l’industrie du semi-conducteur qui pourrait substituerles micro poteaux aux simples traitements UBM (Under Bump Metallization) standards.Par ailleurs, le milieu de l’industrie micro-électronique est le plus à même de faire évoluerle facteur de forme des micro poteaux pour aller vers une alternative aux bumps alu-minium voire les micro-bumps. On notera que le développement des systems-in-package(figure 3.27) conduit à la mise au point de vias traversants, c’est-à-dire de connectiquesà travers le substrat d’une puce (de composants passifs par exemple) permettant de re-porter à l’arrière de la puce, les points de contact en face avant, actuellement connectéspar film. Dans le cas des éléments passifs intégrés (technologie PiCS, NXP par exemple),l’électrodéposition est déjà largement utilisée tout comme la résine SU8. L’ajout de microou de nano poteaux ne constitue pas un verrou majeur dès lors que l’assemblage de cesmicro poteaux au reste du système sera résolu.

Fig. 3.27 – Exemple d’un system-in-package.

89

Chapitre 4

Réalisation et caractérisation électriquede la connectique micro poteaux etprésentation d’une solution de reprisede contacts sans brasure

Sommaire4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924.2 Description du dispositif expérimental d’électrodéposition . . 924.3 Analyse du procédé d’électrodéposition . . . . . . . . . . . . . 94

4.3.1 Influence de différents paramètres sur le procédé d’électrodépo-sition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944.3.1.1 Positionnement de la cellule électrolytique . . . . . . . 944.3.1.2 Durée du dépôt . . . . . . . . . . . . . . . . . . . . . . 974.3.1.3 Synthèse des différentes manipulations d’électrodépo-

sition . . . . . . . . . . . . . . . . . . . . . . . . . . . 1004.3.2 Evaluation de la vitesse de croissance des micro poteaux . . . . 101

4.4 Mise en oeuvre de connectiques électrodéposées sur des pucessemi-conductrices . . . . . . . . . . . . . . . . . . . . . . . . . . 103

4.4.1 Electrodéposition de poteaux massifs sur des puces MOSFET . 1044.4.2 Caractérisation électrique . . . . . . . . . . . . . . . . . . . . . 106

4.5 Solution de reprise de contacts sans brasure sur les micropoteaux . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

4.5.1 Principe de l’assemblage par interdiffusion métallique étain-cuivre1094.5.2 Validation expérimentale de l’assemblage par interdiffusion mé-

tallique étain-cuivre . . . . . . . . . . . . . . . . . . . . . . . . 1114.5.2.1 Principe du frittage flash . . . . . . . . . . . . . . . . 1124.5.2.2 Résultats expérimentaux . . . . . . . . . . . . . . . . 114

4.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

91

4.1 IntroductionLe développement d’une cellule électrolytique permettant l’électrodéposition de connec-

tiques électrodéposées est tout d’abord présenté dans ce chapitre. Une analyse du procédéd’électrodéposition des micro poteaux est réalisée avec une étude de l’influence de certainsparamètres sur le dépôt des micro poteaux et une évaluation de la vitesse de croissance desmicro poteaux. Une caractérisation électrique statique et dynamique d’une puce MOSFETAPT6035BVFR avec des poteaux massifs électrodéposés est ensuite présentée pour véri-fier l’intégrité d’une puce semi-conductrice avec des connectiques électrodéposées. Enfin,une solution de reprise de contacts sans brasure sur le dessus des micro poteaux permet-tant l’assemblage des puces munies de leurs micro poteaux sur un substrat type DCB(Direct Copper Bonding), est décrite et validée expérimentalement.

4.2 Description du dispositif expérimental d’électrodé-position

Une cellule électrolytique a été développée pour réaliser l’électrodéposition des micropoteaux sur des puces semi-conductrices (figure 4.1). Ce dispositif expérimental nécessitepeu de matériel, en l’occurence une source de courant programmable, une plaque chauf-fante, un bécher, un support permettant de fixer les électrodes, une anode en cuivre etune solution électrolytique. De plus, par rapport à une machine d’électrodéposition in-dustrielle, la cellule électrolytique permet de faire des dépôts électrolytiques sur des pucesindividuelles et son coût est moins important.

Fig. 4.1 – Dispositif expérimental d’électrodéposition.

92

L’anode est constituée de cuivre sans oxygène et à haute conductivité ne contenantque 0,05% d’impuretés et réduisant ainsi les boues anodiques. La distance entre l’anode etl’échantillon est de 30mm environ. Les amenées de courant sur l’échantillon sont assuréespar des fils électriques fixés grâce à une colle époxy chargée argent EPO-TEK 4110 (figure4.2) [27]. Cette colle a la particularité de ne pas dégrader le film photosensible sec PM275car elle ne contient pas de solvant. De façon à éviter le dépôt électrolytique de cuivresur les amenées de courant, celles-ci sont protégées par une cire apiézon résistant ausolution eléctrolytique acide. L’électrodéposition s’effectue à température ambiante pourfavoriser la finesse de grain du cuivre électrodéposé (figure 4.3) et la densité de courantest fixée à 10mA/cm2. La cellule électrolytique est alimentée par une source de courantprogrammable Keithley où la durée du dépôt et l’intensité du courant sont définies viaun programme sous le logiciel Test Script Builder (figure 4.1). L’un des avantages de lasource de courant programmable Keithley est qu’elle peut délivrer des courants faibles,de l’ordre du milliampère, avec une très bonne précision. L’intensité du courant appliquéesur la cellule électrolytique est déterminée en faisant le produit de la densité de courantavec la surface des zones à recouvrir de cuivre.

Fig. 4.2 – Amenées de courant sur l’échantillon.

Fig. 4.3 – Photographies MEB de micro poteaux pour un dépôt à 25C (a) et 50C (b).

93

4.3 Analyse du procédé d’électrodéposition

4.3.1 Influence de différents paramètres sur le procédé d’électro-déposition

L’électrodéposition des micro poteaux dépend de nombreux paramètres tels que lepositionnement de la cellule électrolytique et la durée du dépôt. L’influence de ces para-mètres sur le dépôt des micro poteaux est présentée ci-dessous. Les substrats sur lesquelsest faite l’électrodéposition des micro poteaux ont les caractéristiques suivantes (figure4.2) :

– Matériau : silicium ;– Dimensions : 20mm*26mm ;– Métallisation : Ti/Cu ;– Nombre de film photosensible sec PM275 laminé sur le substrat : 1 ;– Dimensions des ouvertures dans le film photosensible sec PM275 : carré de 300µm*300µm

et cercle de diamètre 300µm;– 4 amenées de courant réparties sur les 4 coins du substrat.

4.3.1.1 Positionnement de la cellule électrolytique

Pour étudier l’influence du positionnement de la cellule électrolytique sur le dépôt desmicro poteaux, nous avons comparé deux types de configuration de la cellule électrolytiqueà savoir une où les électrodes sont positionnées verticalement et une où les électrodes sontfixées horizontalement. Pour les deux configurations de la cellule électrolytique, un dépôtdes micro poteaux a été réalisé avec les paramètres suivants :

– Surface de l’anode égale à celle de l’échantillon ;– Durée du dépôt : 4h10min ;– Densité de courant appliquée sur la cellule électrolytique : 10mA/cm2 ;– Surface de cuivre à déposer sur l’échantillon : 0,6cm2 ;– Température de la solution électrolytique : 25C.La cellule électrolytique avec les électrodes fixées verticalement est présentée sur la

figure 4.4.

Fig. 4.4 – Photographie de la cellule électrolytique avec les électrodes positionnées verti-calement.

94

Les figures 4.5 et 4.6 montrent que les micro poteaux obtenus avec des électrodespositionnées verticalement ne sont pas homogènes avec un bord le plus épais situé vers lapartie haute de la cellule électrolytique. Pour expliquer cette inhomogénéité, différentesexplications telles que l’effet de la force de Lorentz sur le déplacement des ions de cuivre oude la gravité ionique ont été avancées. Cependant, celles-ci ne permettent pas de justifierque le dépôt le plus important est situé vers la partie haute de la cellule électrolytique.

Fig. 4.5 – Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et circulairesde diamètre 300µm (b), obtenus avec les électrodes positionnées verticalement.

Fig. 4.6 – Profil de micro poteaux carrés obtenus avec les électrodes positionnées verti-calement.

95

Dans le cas de la configuration horizontale des électrodes, la mise en place de l’échan-tillon au dessus de l’anode en cuivre et non au dessous de cette dernière permet d’éviter ledépôt de boues anodiques sur l’échantillon lors du procédé d’électrodéposition (figure 4.7).Comme le montrent les figures 4.8 et 4.9, les micro poteaux obtenus avec les éléctrodesfixées horizontalement sont homogènes. La hauteur des micro poteaux est d’environ 52µm.Par ailleurs, on peut remarquer qu’il n’y a pas de différence (hauteur et forme concave)entre les carrés et les cercles.

Fig. 4.7 – Photographie de la cellule électrolytique avec les électrodes positionnées hori-zontalement.

Fig. 4.8 – Photographies MEB de micro poteaux carrés de 300µm*300µm (a) et circulairesde diamètre 300µm (b), obtenus avec des électrodes fixées horizontalement.

96

Fig. 4.9 – Profil de micro poteaux carrés obtenus avec des électrodes fixées horizontale-ment.

Au vu des résulats obtenus, nous pouvons conclure que le positionnement de la celluleélectrolytique influe sur l’homogénéité du dépôt des micro poteaux. Le dépôt des micropoteaux étant plus homogène avec les électrodes positionnées horizontalement, nous avonsdonc retenu cette configuration pour les manipulations suivantes.

4.3.1.2 Durée du dépôt

Après avoir vu l’influence du positionnement de la cellule électrolytique sur l’homogé-néité du dépôt des micro poteaux, nous nous sommes intéressés à l’influence de la duréedu dépôt sur le dépôt des micro poteaux. Pour cela, des dépôts des micro poteaux avecdes durées comprises entre 1h et 8h ont été réalisés avec les paramètres suivants :

– Positionnement horizontal des électrodes ;– Surface de l’anode égale à celle de l’échantillon ;– Densité de courant appliquée sur la cellule électrolytique : 10mA/cm2 ;– Surface de cuivre à déposer sur l’échantillon : 0,6cm2 ;– Température de la solution électrolytique : 25C.Pour des dépôts dont la durée est inférieure à 6h, on observe des micro poteaux

homogènes avec une forme concave (figures 4.8, 4.9, 4.10, 4.11, 4.12 et 4.13). La hauteurdes micro poteaux est d’environ 11µm, 52µm et 74µm pour les dépôts d’une durée de1h, 4h10min et 6h. La forme concave des micro poteaux peut s’expliquer de la manièresuivante. Dans une cellule électrolytique, un champ électrique est créé entre l’anode etl’échantillon. Ce champ électrique contribue au déplacement des ions avec une vitesserégulière ν exprimée de la façon suivante :

ν = µ.E (4.1)

avec µ (m2/V.s) : mobilité des ions et E (V/m) : intensité du champ électriqueDans le domaine des matériaux diélectriques, [133] a montré le renforcement des lignes

de champ électrique au niveau de la frontière entre deux milieux de permittivité diélec-trique différente. En se basant sur le même principe, on peut dire que la différence depermittivité diélectrique entre les ouvertures où sont déposés les micro poteaux et le filmphotosensible sec PM275 provoque un renforcement des lignes de champ électrique surles bords des ouvertures. Ce renforcement des lignes de champ électrique sur les bords des

97

ouvertures va avoir pour conséquence, une concentration d’ions plus importante au niveaudes bords des ouvertures. Ainsi, la hauteur des micro poteaux va être plus conséquentesur les bords des ouvertures qu’au centre de ces dernières. L’autre condition pour avoirune forme concave est que la hauteur des micro poteaux obtenue soit inférieure à celle dufilm photosensible sec PM275, qui est de 75µm.

La forme concave des micro poteaux peut être éliminée en faisant des micro poteauxavec une hauteur supérieure à celle du film photosensible sec PM275. Pour cela, il suffit defaire un dépôt avec une durée supérieure à 6h. La figure 4.14 présente une photographieMEB de micro poteaux obtenus pour une durée de dépôt de 8h. Ce dépôt de 8h donnantune hauteur des micro poteaux (environ 96µm) supérieure à celle du film photosensiblesec PM275 met en évidence, d’une part la suppression partielle de la forme concave desmicro poteaux, d’autre part l’apparition d’une forme « champignon » sur ces derniers.Cette forme « champignon » est due à une croissance latérale lorsque la hauteur desmicro poteaux dépasse celle du film photosensible sec PM275.

Fig. 4.10 – Photographie MEB de micro poteaux carrés pour un dépôt d’une durée de1h.

Fig. 4.11 – Profil de micro poteaux carrés pour un dépôt d’une durée de 1h.

98


Fig. 4.13 – Profil de micro poteaux carrés pour un dépôt d’une durée de 6h.


99

En conclusion, nous avons vu que selon la durée du dépôt, la hauteur et la formedes micro poteaux sont différentes. En effet, pour une durée de dépôt inférieure à 6h, laforme des micro poteaux est concave car la hauteur des micro poteaux est inférieure àcelle du film photosensible sec PM275 tandis que pour une durée de dépôt supérieure à6h, la forme des micro poteaux ressemble à « un champignon » car une croissance latéraledes micro poteaux s’effectue lorsque la hauteur des micro poteaux dépasse celle du filmphotosensible sec PM275.

4.3.1.3 Synthèse des différentes manipulations d’électrodéposition

Un récapitulatif des différentes manipulations d’électrodéposition réalisées précédem-ment est dressé dans le tableau suivant.

Tab. 4.1 – Tableau récapitulatif des différentes manipulations d’électrodéposition.Paramètres de la manipulation Observations

électrodes positionnées verticalement micro poteaux non homogènesdurée du dépôt : 4h10min forme concave dissymétrique des micro poteaux

densité de courant : 10mA/cm2

température : 25Célectrodes positionnées horizontalement micro poteaux homogènes

durée du dépôt : 4h10min forme concave des micro poteauxdensité de courant : 10mA/cm2 hauteur des micro poteaux ≈ 52µm


durée du dépôt : 1h forme concave des micro poteauxdensité de courant : 10mA/cm2 hauteur des micro poteaux ≈ 11µm


durée du dépôt : 6h forme concave des micro poteauxdensité de courant : 10mA/cm2 hauteur des micro poteaux ≈ 74µm


durée du dépôt : 8h forme « champignon » des micro poteauxdensité de courant : 10mA/cm2 hauteur des micro poteaux ≈ 96µm

température : 25C

D’après le tableau 4.1, on peut conclure que le positionnement des électrodes de lacellule électrolytique influe sur l’homogénéité des micro poteaux, que la hauteur des micropoteaux varie en fonction de la durée du dépôt, et que la forme des micro poteaux dépendde l’épaisseur du film photosensible sec PM275 et de la durée du dépôt.

Souhaitant assembler par interdiffusion métallique étain-cuivre les puces munies deleurs micro poteaux sur un substrat DCB, il est donc nécessaire d’avoir des micro poteauxhomogènes en hauteur, et sans forme concave. Ceci sera vrai également pour le report deplusieurs puces d’épaisseurs différentes au même substrat. Pour éliminer la forme concavedes micro poteaux, la durée du dépôt doit être supérieure à 6h. La forme « champignon »des micro poteaux obtenue pour une durée de dépôt supérieure à 6h est par la suitesupprimée grâce à un polissage mécanique. Ce polissage s’effectue avec un disque en satinet un liquide diamanté dont les grains vont de 9µm à 1µm dans l’ordre de meilleur étatde surface. La figure 4.15 (a) montre une photographie MEB de micro poteaux pour unedurée de dépôt de 8h, obtenus après un polissage avec des grains jusqu’à 1µm. 34µm decuivre ont été abrasés sur les 75µm initiaux du film photosensible sec PM275 et 21µm de

100

surépaisseur (champignon). On constate que les micro poteaux ont une surface plane ethomogène. Ceci est confirmé par le profil présenté sur la figure 4.15 (b). Il peut existerun angle minime d’inclinaison entre le plateau d’abrasion et l’échantillon. Il s’agit d’undétail matériel à ce niveau.

Fig. 4.15 – Photographie MEB (a) et profil (b) de micro poteaux pour un dépôt d’unedurée de 8h, obtenus après un polissage de 1µm.

4.3.2 Evaluation de la vitesse de croissance des micro poteaux

A partir des différents dépôts de micro poteaux réalisés avec des durées comprisesentre 1h et 8h et pour une densité de courant de 10mA/cm2, une évolution de la hauteurdes micro poteaux carrés et circulaires en fonction du temps est tracée sur la figure 4.16.On constate, d’une part que la croissance des micro poteaux est linéaire en fonction dutemps ce qui veut dire que nous sommes dans un « régime stationnaire », d’autre partqu’il n’y a pas de différence de hauteur entre les micro poteaux carrés et circulaires.L’évolution linéaire de la hauteur des micro poteaux en fonction du temps est conformeavec la relation 3.7 définie dans le chapitre 3, qui montre que la hauteur d’un matériaudéposé par voie électrolytique est proportionnelle à la charge électrique appliquée surla cellule électrolytique et donc à la durée du dépôt si on considère que le courant estconstant. La figure 4.17 compare l’évolution expérimentale obtenue à partir des mesureset l’évolution théorique déterminée grâce à la relation 3.7, de la hauteur des micro poteauxcarrés en fonction du temps. Les équations des évolutions expérimentale et théorique dela hauteur des micro poteaux carrés en fonction du temps déduites des figures 4.16 et 4.17sont les suivantes :

hexperimentale∼= 12, 23.t (4.2)

avec hexperimentale (µm) : hauteur expérimentale des micro poteaux carrés et t (h) :durée du dépôt

htheorique = 13, 32.t (4.3)

avec htheorique (µm) : hauteur théorique des micro poteaux carrés et t (h) : duréedu dépôt

101

Fig. 4.16 – Evolution de la hauteur des micro poteaux en fonction du temps, pour unedensité de courant de 10mA/cm2.

Fig. 4.17 – Evolutions expérimentale et théorique de la hauteur des micro poteaux carrésen fonction du temps, pour une densité de courant de 10mA/cm2.

102

A partir des équations 4.2 et 4.3, les vitesses de croissance expérimentale et théoriquedes micro poteaux carrés sont déduites : environ 12µm/h pour la vitesse de croissanceexpérimentale et environ 13µm/h pour la vitesse de croissance théorique. Cette légèredifférence peut être attribuée à la non prise en compte dans la relation 3.7 du rendementη, qui traduit le fait que la charge électrique appliquée sur la cellule électrolytique n’estpas exclusivement dédiée à la croissance du matériau désiré. En effet, une partie de cettecharge électrique participe aussi au phénomène de réduction d’autres éléments tels quel’hydrogène et les nitrates dans le cas du cuivre. Ce rendement est défini de la manièresuivante :

η =Qutile

Q(4.4)

avec Q (C) : charge électrique appliquée sur la cellule électrolytique et Qutile (C) :charge électrique nécessaire pour la croissance du matériau souhaité

En tenant compte du rendement η et en se basant sur la relation 3.7, l’expression dela hauteur d’un matériau déposé hd (en cm) sur une surface S (en cm2) en fonction de ladurée du dépôt s’écrit donc de la façon suivante :

hd =Am.Qutile

n.F.dm.S=

Am.η.Q

n.F.dm.S(4.5)

En faisant le rapport de la relation 4.2 sur la relation 4.3, on obtient un ratio de 92%correspondant à la valeur du rendement η. Cette valeur du rendement η signifie que lacharge électrique appliquée sur la cellule électrolytique est dédiée en quasi-totalité à lacroissance des micro poteaux.

La vitesse de croissance des micro poteaux qui est d’environ de 12µm/h, montre quele procédé d’électrodéposition permet d’obtenir des épaisseurs de plusieurs dizaines demicromètres en un temps acceptable par rapport à d’autres méthodes de dépôt de métaux.Par ailleurs, la vitesse de croissance pourrait être améliorée en augmentant la densité decourant appliquée sur la cellule électrolytique et/ou diminuant la distance entre l’anodeet la cathode.

4.4 Mise en oeuvre de connectiques électrodéposées surdes puces semi-conductrices

Après s’être intéressé à l’influence de quelques paramètres sur le dépôt des micro po-teaux, il est nécessaire de vérifier l’intégrité d’une puce semi-conductrice avec des connec-tiques électrodéposées. La puce sur laquelle est réalisée l’électrodéposition des connec-tiques est une puce MOSFET APT6035BVFR (figure 4.18), qui sera intégrée par la suitedans le circuit élévateur de tension décrit dans le chapitre 2. Les caractéristiques élec-triques statiques et dynamiques de la puce avec des poteaux massifs électrodéposés sontprésentées ci-dessous. Le remplacement d’un ensemble de micro poteaux par un poteaumassif permet de limiter le nombre de fils de bonding connectés sur les poteaux pour effec-tuer la caractérisation électrique. Par ailleurs, on peut se douter que les caractéristiquesélectriques statiques et dynamiques de la puce avec des poteaux électrodéposés doiventêtre très proches de celles obtenues avec un ensemble de micro poteaux électrodéposés.

103

Fig. 4.18 – Puce MOSFET APT6035BVFR : géométrie (a) et photographie MEB (b).

4.4.1 Electrodéposition de poteaux massifs sur des puces MOS-FET

Avant l’électrodéposition des poteaux massifs en cuivre, la puce MOSFET est toutd’abord fixée avec de la résine AZ5214E sur un wafer en silicium de 2”, qui joue le rôlede support. Pour éviter les courts-circuits entre les métallisations de la puce après l’élec-trodéposition des micro poteaux, une résine AZ5214E recouvre certaines zones de la puceoù la couche d’accroche sera enlevée après le dépôt des micro poteaux. Un nettoyagedes métallisations aluminium de la puce est ensuite effectué avec une solution d’attaquealuminium (100ml d’acide nitrique, 800ml d’acide orthophosphorique et 140ml d’eau dés-ionisée) pendant 3min. Lors de ce nettoyage, les métallisations aluminium de la puce sontgravées d’une épaisseur comprise entre 50nm et 60nm. La puce est par la suite recouverted’une couche d’accroche Cr (20nm) / Cu (250nm) et d’une épaisseur de film photosensiblesec PM275. Enfin, des ouvertures dans le film photosensible sec PM275 sont réalisées auxendroits où on souhaite, d’une part déposer les poteaux, en l’occurence sur les grilles et lessources de la puce, d’autre part fixer les quatre fils électriques qui amènent le courant surla puce pour réaliser d’électrodéposition des poteaux (figure 4.19). La surface totale despoteaux à déposer est de 0,2cm2. L’électrodéposition des poteaux sur les métallisationsde la puce a convergé vers les paramètres suivants :

– Positionnement horizontal des électrodes ;– Surface de l’anode : 20mm*26mm ;– Densité de courant appliquée sur la cellule électrolytique : 10mA/cm2 ;– Durée du dépôt : 4h10min ;– Température de la solution électrolytique : 25C.La figure 4.20 montre une photographie MEB des poteaux électrodéposés sur les grilles

et les sources de la puce MOSFET. La hauteur des poteaux est autour de 50µm. Cettehauteur est proche de celle des micro poteaux pour une même durée de dépôt. Ceci veutdire qu’il n’y a pas d’influence de la surface des poteaux au cours du dépôt.

104

Fig. 4.19 – Puce MOSFET avant l’électrodéposition des poteaux en cuivre.

Fig. 4.20 – Photographie MEB de poteaux électrodéposés sur les grilles et les sources dela puce MOSFET.

105

4.4.2 Caractérisation électrique

La caractérisation électrique statique et dynamique de la puce MOSFET avec despoteaux massifs électrodéposés est effectuée au laboratoire AMPERE. Les puces sontfixées avec de la laque d’argent sur un substrat céramique métallisé (figure 4.21). Des filsde bonding en or de diamètre 35µm sont connectés sur les trois sources et les deux grilles.L’autre extrémité des fils de bonding est fixée sur le substrat. Ainsi, nous disposons sur lesubstrat, des contacts de grille, de drain et de source de la puce, qui vont nous permettrede réaliser les caractéristiques électriques statiques et dynamiques de cette dernière (figure4.21).

Fig. 4.21 – Assemblage de deux puces MOSFET avec des poteaux électrodéposés sur unsubstrat céramique métallisé.

La caractéristique électrique statique est celle du courant drain-source IDS en fonctionde la tension drain-source VDS pour différentes tensions de commande VGS à tempéra-ture ambiante. Pour obtenir la caractéristique IDS en fonction de VDS, un traceur decaractéristiques 371A high power curve tracer est utilisé (figure 4.22). Celui-ci assure lesfonctions suivantes :

– Génération des tensions de commande VGS et de puissance VDS. La tension VDS

est pulsée pour éviter l’auto-échauffement de la puce ;– Mesure du courant drain-source ;– Traçage en temps réel de la caractéristique IDS en fonction de VDS pour différents

VGS.Les caractéristiques IDS en fonction de VDS de la figure 4.23 montrent le bon fonc-

tionnement électrique de la puce MOSFET avec des poteaux électrodéposés. Ces caracté-ristiques sont identiques à celles des puces nues et conformes aux données constructeur.L’étape de croissance des micro poteaux conserve donc l’intégrité des puces.

On réalise une caractérisation électrique dynamique de la puce MOSFET par unecommutation sur une charge inductive (figure 4.24). La résistance fixe le courant drain-source en régime permanent et l’inductance permet d’induire une surtension au niveaudrain-source lors de l’ouverture de la puce. La mesure de la tension drain-source se faitpar l’intermédiaire de sondes de tension qui sont placées sur un poteau d’une des troissources et directement sur le contact de drain. On ne voit pas l’influence des éventuelséléments parasites dus aux poteaux (à cause de l’inductance L) mais l’intérêt de la mesurese situe du côté de l’identification des paramètres de modèle du MOSFET.

106

Fig. 4.22 – Principe de mesure de la caractéristique IDS en fonction de VDS de la puceMOSFET.

Fig. 4.23 – Caractéristiques IDS en fonction de VDS de la puce MOSFET.

107

Fig. 4.24 – Circuit utilisé pour la caractérisation électrique dynamique de la puce MOS-FET.

Les figures 4.25 et 4.26 présentent la tension VDS et le courant IDS lors de l’ouverturede la puce MOSFET, pour une tension « E » de 100V et 200V. Celles-ci font apparaître unesurtension sur la tension drain-source lors du turn-off de la puce, qui est due notammentà la partie inductive de la charge et aux inductances parasites générées par les fils debonding. Ces caractéristiques électriques dynamiques valident aussi le bon fonctionnementélectrique en commutation de la puce puisqu’elles sont conformes à celles mesurées sur unepuce nue. Le courant drain-source est faible car le diamètre de 35µm des fils de bondingne permet de véhiculer un courant important. Par ailleurs, pour éviter les problémes decompatibilité électromagnétique engendrés par un courant conséquent, un courant drain-source faible est préconisé.

Fig. 4.25 – Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pour unetension E de 100V.

108

Fig. 4.26 – Tension VDS et courant IDS lors du turn-off de la puce MOSFET, pour unetension E de 200V.

4.5 Solution de reprise de contacts sans brasure sur lesmicro poteaux

Les puces munies de leurs micro poteaux doivent être connectées à des substrats (typeDCB) pour réaliser les connexions électriques avec les autres éléments du convertisseurde puissance. Nous nous intéresserons seulement à la reprise de contacts sur le dessusdes micro poteaux. L’objectif étant de supprimer les brasures, nous avons donc retenucomme solution, l’assemblage par interdiffusion métallique étain-cuivre des puces muniesde leurs micro poteaux en cuivre sur la métallisation inférieure en cuivre du substrat DCB.Celui-ci nécessite que les micro poteaux électrodéposés soient homogènes. Le principe del’assemblage par interdiffusion métallique étain-cuivre ainsi qu’une première validationexpérimentale de cette technique d’assemblage à travers l’assemblage de deux substratstypes DCB sont présentés ci-dessous.

4.5.1 Principe de l’assemblage par interdiffusion métallique étain-cuivre

L’assemblage par interdiffusion métallique étain-cuivre s’opère de la manière suivante.A partir du diagramme binaire étain-cuivre présenté sur la figure 4.27, un pourcentagede la masse atomique de l’étain et du cuivre en fonction de la température est toutd’abord déterminé pour obtenir uniquement du cuivre à la fin de l’interdiffusion. A titred’exemple, on prendra 4% de la masse atomique de l’étain et 96% de la masse atomiquedu cuivre, pour une température de 300C (figure 4.27). L’étain est ensuite déposé surles deux éléments qui vont être assemblés, à savoir sur les micro poteaux en cuivre et lamétallisation inférieure en cuivre du substrat DCB. Enfin, les deux éléments recouvertsd’étain sont collés grâce à un recuit, dont la température est déduite du diagramme binaireétain-cuivre. Ces différentes étapes sont présentées sur la figure 4.28.

L’assemblage par interdiffusion métallique étain-cuivre permet d’obtenir une connec-tique totalement en cuivre, et ainsi de réduire les contraintes thermomécaniques au niveaude la connectique. Dans la littérature, quelques études ont été réalisées sur l’interdiffusionde l’étain dans le cuivre. Cependant, l’objectif principal de ces travaux consiste à for-mer des intermétalliques étain-cuivre et donc ceci explique pourquoi on trouve une faible

109

quantité d’étain et de cuivre [134]. Dans notre étude, une quantité de cuivre importanteest nécessaire pour obtenir que du cuivre à la fin de l’interdiffusion.

Toutefois, malgré que l’assemblage par interdiffusion métallique étain-cuivre soit unesolution d’assemblage intéressante, celui-ci n’est pas trivial car il nécessite beaucoupd’étapes d’optimisation pour que l’interdiffusion métallique étain-cuivre donne unique-ment du cuivre. Notons que le cuivre obtenu après l’interdiffusion n’est pas totalementpur car celui-ci contient des impuretés d’étain.

Fig. 4.27 – Diagramme binaire étain-cuivre [135].

Fig. 4.28 – Assemblage par interdiffusion métallique étain-cuivre d’une puce munie dedes micro poteaux sur un substrat DCB.

110

4.5.2 Validation expérimentale de l’assemblage par interdiffusionmétallique étain-cuivre

Une première validation expérimentale de l’assemblage par interdiffusion métalliqueétain-cuivre est faite à travers différents essais d’assemblage de deux substrats types DCB,qui ont une surface de 1cm2 et des métallisations en cuivre d’épaisseur 300µm (figure 4.29).

Fig. 4.29 – Assemblage par interdiffusion métallique étain-cuivre de deux substrats DCB.

Pour cela, de l’étain est tout d’abord déposé par évaporation sur les métallisationsen cuivre des deux substrats DCB qui vont être assemblées (figure 4.29). Auparavant, unpolissage optique est effectué sur ces métallisations en cuivre. L’épaisseur d’étain évaporéhSn (en cm) est déterminée à partir du pourcentage de la masse atomique de l’étain etdu cuivre de l’exemple précédent (respectivement 4% et 96%) pour une température de300C, de l’épaisseur de la métallisation en cuivre du substrat DCB et de la densité del’étain et du cuivre :

hSn =dCu.hCu.0, 04.MSn

dSn.0, 96.MCu

(4.6)

avec dCu (g/cm3) : densité du cuivre (8,9g/cm3), dSn (g/cm3) : densité de l’étain(5,7g/cm3), hCu (cm) : épaisseur du cuivre (300µm), MCu (g.Mol−1) : masse atomique ducuivre (63,54g.Mol−1) et MSn (g.Mol−1) : masse atomique de l’étain (118,71g.Mol−1)

De l’expression 4.6, on en tire la valeur de l’épaisseur d’étain à évaporer :

hSn∼= 0,0036cm soit 36µm

Etant extrêmement difficile de déposer 36µm d’étain par évaporation ou par pulvéri-sation et sachant que l’assemblage par interdiffusion métallique étain-cuivre peut s’opéreravec une épaisseur d’étain très nettement inférieure à 36µm d’après le diagramme binaireétain-cuivre, nous avons donc retenu une épaisseur d’étain de 0,5µm et 1µm pour réaliserles différents assemblages de deux substrats DCB. En plus d’être facilement déposablespar évaporation, ces épaisseurs de 0,5µm et 1µm permettent d’obtenir une couche d’étainhomogène, ce qui est nécessaire pour assurer un bon assemblage des deux substrats DCB.

L’assemblage des deux substrats DCB recouverts d’étain (figure 4.29) est ensuite réa-lisé par une machine à frittage flash ou SPS (Spark Plasma Sintering), qui est disponibleau CIRIMAT (figure 4.30). Les performances de cette machine SPS développée par Su-mitomo sont les suivantes :

– Pression contrôlée de 1MPa à 200MPa ;– Courant pulsé de 3ms avec une amplitude variant de 1000A à 8000A ;– Tension comprise entre 0V et 10V ;– Frittage sous vide secondaire avec de l’argon ou du gaz d’azote inerte.

111

Fig. 4.30 – Machine SPS (photographie CIRIMAT ).

Le principe du frittage flash ainsi que les résultats expérimentaux montrant l’assem-blage de deux susbtrats DCB par interdiffusion métallique étain-cuivre sont présentésci-dessous.

4.5.2.1 Principe du frittage flash

Le frittage flash est développé principalement dans l’industrie Japonaise avec au moins250 appareils [136]. A titre de comparaison, le nombre de machines à frittage flash enEurope est inférieur à dix. Le procédé de frittage flash permet d’obtenir un objet massique(céramiques, métaux, polymères, . . . ) à partir de poudres et grâce à un apport énergétiqueà la fois thermique et mécanique. Les poudres du matériau que l’on souhaite fritter sontintroduites dans une matrice en graphite. Lors du frittage, une pression uni-axiale et uncourant électrique (continu, pulsé ou alternatif) sont appliqués sur cette matrice (figure4.31). Le courant électrique va engendrer un chauffage par effet joule de la poudre. Cetype de chauffage est différent du frittage conventionnel dans lequel l’apport thermiqueest réalisé par convection puis rayonnement. Le courant électrique est généralement pulsécar celui-ci améliore la consolidation au début du frittage et donne un temps de frittagemoins important qu’avec un courant continu.

Les deux principaux avantages du frittage flash par rapport à un frittage classique sont,d’une part une température de frittage plus basse (quelques centaines de degrés moinsélevées que le frittage classique), d’autre part un temps de frittage significativement pluscourt (quelques minutes au lieu de plusieurs heures dans le cas du frittage classique)[136]. Un temps de frittage court permet d’obtenir un objet fritté avec une microstructurefine dans laquelle on retrouve peu voire pas de croissance des grains [137]. Par ailleurs,les propriétés électriques d’un matériau obtenu par frittage flash semblent meilleures quecelles d’un matériau obtenu par frittage classique comme le montre la figure 4.32. Enfin,le frittage flash permet de réaliser des structures multicouches sans diffusion au niveaudes interfaces [137].

112

Fig. 4.31 – Principe du frittage flash [137].

Fig. 4.32 – Evolution de la permittivité électrique en fonction de la température, d’unenanocéramique de BaTiO3 obtenue par frittage conventionnel et flash [137].

113

4.5.2.2 Résultats expérimentaux

Les différents essais d’assemblage de deux substrats DCB sont réalisés sous vide à10−2 Torr et avec une pression de 10MPa. Des assemblages à 300C avec le profil de recuitprésenté sur la figure 4.33 et pour une épaisseur d’étain de 0,5µm et 1µm, sont montréssur les figures 4.34 et 4.35. Il faut bien mentionner que l’étain devient liquide à 300C etque dans ce cas la réaction se fait entre liquide (étain) et solide (cuivre). On constate queles deux substrats DCB sont collés l’un à l’autre et que l’étain est toujours présent, ce quiveut dire l’assemblage étain-étain s’est bien opéré mais que l’interdiffusion étain-cuivre nes’est pas faite en totalité.

Fig. 4.33 – Profil du recuit pour un assemblage des deux substrats DCB à 300C.

Fig. 4.34 – Photographie d’assemblage de deux substrats DCB à 300C avec une épaisseurd’étain de 0,5µm.

114

Fig. 4.35 – Photographies MEB d’assemblage de deux substrats DCB à 300C avec uneépaisseur d’étain de 1µm (a) et 0,5µm (b).

Pour pouvoir par la suite assembler par interdiffusion métallique étain-cuivre une pucesilicium munie de ses micro poteaux sur un substrat DCB sans endommager cette dernière,une diminution de la température de recuit est souhaitée. Pour cela, des essais d’assem-blage de deux substrats DCB à 200C avec le profil de recuit présenté sur la figure 4.36ont été faits. Les figures 4.37 et 4.38 montrent que l’assemblage de deux substrats DCBpour une épaisseur d’étain de 0,5µm et 1µm est bien réalisé. A cette température, l’étainest toujours solide. Par ailleurs, on a deux réactions, à savoir une solide (étain) - solide(étain) pour le collage étain - étain et une solide (étain) - solide (cuivre) pour l’interdiffu-sion. Comme dans les assemblages à 300C, l’interdiffusion étain-cuivre ne s’est pas faiteen totalité car on trouve toujours de l’étain. Toutefois, on s’apperçoit qu’il y a eu uneinterdiffusion étain-cuivre suffisante à basse température (200C au lieu de 300C). Cetteinterdiffusion est de l’ordre de 0,03µm.min−1, ce qui est acceptable pour une interdiffu-sion solide (étain) - solide (cuivre). [138] a montré que l’énergie d’activation de ce système(formation d’une couche interfaciale étain-cuivre) à 200C est de l’ordre de 62,6kJ.Mol−1

. Cette énergie est assez importante pour un système de diffusion. L’une des solutionsenvisagées pour améliorer cette interdiffusion est d’augmenter la durée du recuit pourobtenir du cuivre à la fin de l’interdiffusion. Ceci n’a pas été vérifié expérimentalementfaute d’un accès suffisant à la machine SPS.

Fig. 4.36 – Profil du recuit pour un assemblage des deux substrats DCB à 200C.

115

Fig. 4.37 – Photographies MEB d’assemblage de deux substrats DCB à 200C avec uneépaisseur d’étain de 1µm.

Fig. 4.38 – Photographies MEB d’assemblage de deux substrats DCB à 200C avec uneépaisseur d’étain de 0,5µm.

116

4.6 ConclusionUne description d’une cellule électrolytique permettant l’électrodéposition de micro

poteaux sur des puces semi-conductrices a tout d’abord été réalisée dans ce chapitre.Ensuite, une étude de l’influence de certains paramètres sur le dépôt des micro poteaux(positionnement des électrodes de la cellule électrolytique et durée du dépôt) a permis devoir que le positionnement des électrodes de la cellule électrolytique influe sur l’homogé-néité des micro poteaux, que la hauteur des micro poteaux varie en fonction de la durée dudépôt, et que la forme des micro poteaux dépend de la durée du dépôt et de l’épaisseur dufilm photosensible sec PM275. Cette expérience a permis de montrer les performances d’unfilm photosensible sec en remplacement de la résine type SU8, courante dans le monde dela micro-électronique. D’autres paramètres tels que l’agitation et le courant pulsé (simple,avec inversion de la polarité et avec inversion de la polarité puis interruption) restent en-core à étudier. Par ailleurs, une évaluation de la vitesse de croissance des micro poteauxqui est d’environ de 12µm/h, a montré que le procédé d’électrodéposition permet d’obtenirdes épaisseurs de plusieurs dizaines de micromètres en une durée acceptable. Souhaitantavoir des micro poteaux homogènes sans forme concave pour permettre un report sansbrasure sur un substrat DCB, nous avons retenu le procédé d’électrodéposition suivant :

– Positionnement horizontal des électrodes dans la cellule électrolytique pour obtenirdes micro poteaux homogènes ;

– Durée du dépôt supérieure à 6h pour éliminer la forme concave ;– Suppression de la forme « champignon » des micro poteaux obtenue pour une durée

de dépôt supérieure à 6h grâce à un polissage mécanique. Ce traitement va permettreaussi d’avoir des micro poteaux avec une surface plane ;

– Densité de courant : 10mA/cm2 ;– Température : 25C.Après l’analyse du dépôt électrolytique, une caractérisation électrique statique et dy-

namique d’une puce MOSFET APT6035BVFR avec des poteaux massifs a permis devalider l’intégrité de la puce avec ses connectiques électrodéposées. Enfin, une solution dereprise de contacts sans brasure (sur le dessus des micro poteaux ou sur la face arrière despuces) est présentée. Cette solution est basée sur l’interdiffusion métallique étain-cuivre.Elle a été validée expérimentalement à travers l’assemblage de deux substrats DCB àhaute puis à basse température. Cependant, celle-ci reste encore à optimiser pour obteniruniquement du cuivre à la fin de l’interdiffusion. Par ailleurs, afin de répondre à notreproblématique d’intégration de puissance, une validation expérimentale de l’assemblagecomplet (puce et substrat DCB) est nécessaire. Cette validation est en cours et n’est pasmentionnée dans le mansucrit faute de temps.

117

Conclusion générale

Les différents constituants d’un module de puissance ont tout d’abord été décrits dansle premier chapitre. Un intérêt a ensuite été porté sur les technologies d’interconnexionutilisées dans les modules de puissance. D’après la littérature, on recense deux types detechnologies d’interconnexion, en l’occurence les technologies wire bonding et 3D. La tech-nologie wire bonding est la plus répandue actuellement dans les modules de puissance pourassurer les connexions électriques au sein de ces derniers. Ceci s’explique notamment parla bonne maturité de son procédé de mise en oeuvre sur des puces semi-conductrices etune bonne connaissance de ses modes de défaillance. Cependant, cette technologie a deslimites électriques (inductance parasite importante, . . . ) et thermiques (refroidissementsimple face, . . . ) qui ne permettent pas de répondre à la tendance actuelle en électroniquede puissance, à savoir d’avoir des modules de puissance intégrés et miniaturisés avec d’ex-cellentes performances électriques, thermiques et mécaniques. Dès lors, des technologiesd’interconnexion 3D ont été développées essentiellement en laboratoire, notamment parle CPES, pour répondre à ce besoin. Ces technologies apportent des modifications surle packaging du module de puissance en passant d’une intégration planaire (technologiewire bonding) à une intégration 3D. Quatre types de technologies d’interconnexion 3Dexistent, à savoir les contacts brasés, pressés, par métallisations électrodéposées et parressorts. Celles-ci sont caractérisées par des connectiques de faibles dimensions réduisantainsi considérablement les valeurs des inductances parasites, des résistances électriqueset des résistances thermiques par rapport à un fil de bonding. Elles permettent aussi unrefroidissement double face des puces semi-conductrices.

Le projet ANR blanc 3DPHI dans lequel s’inscrit ma thèse, avait pour but, entreautres de réaliser une intégration 3D d’un circuit élévateur de tension 85V - 230V /400V, 100W et 100kHz. Or, les technologies d’interconnexion 3D actuelles permettantcette intégration tridimensionnelle ont un procédé de mise en oeuvre complexe et unefiabilité qui reste encore à démontrer. Ces deux limites sont les principales raisons de lanon utilisation de ces technologies dans la majorité des modules de puissance industriels.Afin de répondre à notre problématique tout en tenant compte des limites des technologiesd’interconnexion 3D actuelles, j’ai proposé de développer une connectique sur des pucessemi-conductrices sans brasure et basée sur des micro poteaux électrodéposés.

Une technologie par poteaux massifs a été développée dans le cadre du projet EuropéenFP6 HIDING DIES (high density integration of dies into electronics substrates). Ce projetsous la houlette du Fraunhofer Institut Berlin s’est intéressé à des puces de bas niveau depuissance et interconnectées par des vias cuivre et des pistes cuivre électrodéposées.

La technologie micro poteaux présentée dans la deuxième partie du mémoire est carac-térisée par une multitude de petits poteaux au lieu d’un poteau massif sur toute la surfacede la métallisation de la puce semi-conductrice. On espère ainsi augmenter la fiabilité dela connectique. Les micro poteaux ont des dimensions en section carrée de 50µm*50µmjusqu’à 300µm*300µm, de hauteur maximale 75µm, et distants de 50µm à 300µm. Cesfaibles dimensions ont pour but de minimiser la résistance électrique, l’inductance parasiteet la résistance thermique de connectique.

119

Des simulations préalables n’ont pas donné de résulats significatifs. Une évaluationcomparative des perturbations induites localement par les technologies micro poteaux etwire bonding dans le circuit élévateur de tension a été réalisée grâce au couplage deslogiciels InCA et Saber. Les résultats ont montré qu’il n’y a pas de différence significativeentre les perturbations induites par les micro poteaux et celles induites par les fils debonding. Par contre le rapprochement des puces des busbarres par exemple, va permettrede réduire globalement les éléments parasites. Par ailleurs, une évaluation comparativede la température de jonction moyenne d’une puce MOSFET a montré un léger avantagepour les micro poteaux. Les micro poteaux vont permettre un refroidissement doubleface des puces là où la technologie wire bonding permet seulement un refroidissementsimple face. Quoiqu’il en soit, les simulations électro-thermo-mécaniques représentent uneactivité délicate si l’on se réfère par exemple aux travaux développés à l’INRETS.

L’autre principal intérêt de la technologie micro poteaux est d’obtenir des puces jux-taposées, d’épaisseurs calibrées, évitant ainsi l’emploi de cales au sein d’un module avantreport.

Le procédé de fabrication de la connectique micro poteaux est décrit dans le troisièmechapitre et résumé sur la figure 4.39. Ce procédé a mis en évidence l’utilisation d’un filmphotosensible sec au lieu d’une résine SU8.

Fig. 4.39 – Procédé de fabrication de la technologie micro poteaux.

Dans le quatrième chapitre, une puce MOSFET munie de ses macro poteaux, poursimplifier la vérification expérimentale de son intégrité, a été réalisée sans problème aprèsl’optimisation de l’atelier d’électrodéposition. Ces premiers résultats électriques n’en ap-prennent pas plus que les simulations.

Des premiers tests à l’aide d’une machine SPS ont montré l’intérêt d’un assemblagepar interdiffusion métallique étain-cuivre. L’assemblage de puces munies de leurs micropoteaux en cuivre sur la métallisation inférieure en cuivre d’un substrat DCB (figure 4.40)était planifié à court terme, ce qui explique l’abscence de résultats. Toutefois, une premièrevalidation de l’assemblage de deux substrats DCB a donné des résultats satisfaisants àhaute et basse température.

120

Fig. 4.40 – Assemblage par interdiffusion métallique étain-cuivre d’une puce munie deses micro poteaux sur un substrat DCB.

Suite au projet Européen FP6 HIDING DIES, un projet FP7 HERMES (high densityintegration by embedding chips for reduce size module and electronics system) a été initiédans lequel onze partenaires interviennent avec un budget de quinze millions d’euros. Ceprojet a pour but d’assembler par la technologie LTJT, les faces avants et arrières de pucesépaisses sur des substrats. Cette technique d’assemblage a de fortes similitudes avec leprocédé de frittage flash basse température (200C) que j’ai employé.

Dans la continuité de ses travaux, de nombreuses études restent à mener :– Amélioration de l’interdiffusion métallique étain-cuivre pour avoir uniquement du

cuivre à la fin de l’interdiffusion ;– Validation expérimentale de l’assemblage double face d’une puce munie de ses micro

poteaux à deux substrats DCB ;– Analyse de la tenue mécanique de l’assemblage ;– Analyse de défaillance de l’assemblage par cyclage thermique passif ;– Réalisation d’une cellule de commutation ;– Analyse du comportement électrique et thermique de la cellule de commutation.La solution envisagée pour améliorer l’interdiffusion est d’augmenter la durée du recuit

pour obtenir du cuivre à la fin de l’interdiffusion. Pour cela, des essais avec différents tempsde recuit vont être réalisés par le biais de la machine SPS et selon la disponibilité de cettedernière. Par la suite, un assemblage double face d’une puce munie de des micro poteauxà deux substrats DCB va être effectué en espérant d’avoir les mêmes résultats que ceuxobtenus avec un assemblage de deux subtrats DCB. Enfin, une première analyse de latenue mécanique de deux substrats en cuivre assemblés par interdiffusion (figure 4.41) vaêtre faît grâce à des essais de traction.

121

Fig. 4.41 – Photographie de deux substrats en cuivre assemblés par interdiffusion.

122

Bibliographie

[1] B. Boursat, “Comprendre les problèmes de procédé de l’électronique de puissance,”Alstom PEARL, Janvier 2006.

[2] “DBC substrates with integrated terminals,” Curamik Electronics GmbH, 2005.[Online]. Available : www.curamik.com

[3] “Kyocera Si3N4 AMB products,” Kyocera Corporation, 2005. [Online]. Available :http ://www.kyocera.com

[4] “Mitsubishi semiconductors power modules MOS using intelligent power modules,”Mitsubishi, September 1998. [Online]. Available : http ://www.mitsubishichips.com

[5] W. Wondrak, “Physical limits and lifetime limitations of semiconductor devices athigh temperatures,” Microelectronics Reliability, vol. 39, no. 6-7, pp. 1113–1120,June-July 1999.

[6] L. Dupont, “Contribution à l’étude de la durée de vie des assemblages de puissancedans des environnements haute température et avec des cycles thermiques de grandeamplitude,” Ph.D. dissertation, ENS, Cachan, Juin 2006.

[7] S. Diaham, “Etude de comportement sous haute température de matériaux poly-mides en vue de la passivation de composants de puissance à semi-conducteur grandgap,” Ph.D. dissertation, Université Paul Sabatier, Toulouse, Décembre 2007.

[8] H. Schneider, J.-L. Sanchez, and J. Achard, “The diamond for power electronicdevices.” IEEE European Power Electronics Conference, Dresden, Germany, Sep-tember 2005.

[9] S. Dimitrijev and P. Jamet, “Advanced in SiC power MOSFET technology,” Mi-croelectronics Reliability, vol. 43, pp. 225–233, 2003.

[10] P. Brosselard, D. Planson, and al., “Conception d’un transistor JFET 5kW en SiC-4H.” Electronique de Puissance du Futur, Toulouse, 2004.

[11] W. Bartsch, R. Elpelt, R. Schoetner, and al., “Bipolar 6,5k SiC diodes : On theroad to industrial application.” IEEE European Power Electronics Conference,September 2005.

[12] D. Bergogne, H. Morel, R. Meuret, and al., “Towards an airbone high temperatureSiC inverter.” IEEE Power Electronics Specialists Conference, July 2008, pp. 3178–3183.

[13] C. Buttay, J. Rashid, M. Johnson, and al., “Compact inverter using silicon carbidedevices for high temperature environments.” IEEE Power Electronics SpecialistsConference, June 2007, pp. 2241–2247.

[14] M. Trivedi and K. Shenai, “Performance evaluation of high-power wide band-gapsemiconductor rectifiers,” Journal of Applied Physics, vol. 85, no. 9, pp. 6889–6894,1999.

[15] G. Poupon, “Remplacement du plomb dans les alliages de soudure enmicroélectronique,” CEA-LETI. [Online]. Available : http ://www.sans-plomb.org

123

[16] J.-G. Bai, G.-Q. Lu, D. Borojevic, and al., “Thermomechanical analysis on theembedded power integrated power electronics modules.” CPES Power ElectronicsSeminar, Virginia Tech, Blacksburg, VA, April 2004, pp. 557–565.

[17] “Indalloy speciality alloys,” Indium Corporation. [Online]. Available :http ://www.indium.com

[18] M. Fenner, “Understanding the impact of Pb-free on solder paste,” EPP EuropeMagazine, September-October 2003.

[19] P. McCluskey, D. Das, and J. Jordan, “Packaging of power electronics for hightemperature applications,” Advancing Microelectronics, vol. 25, no. 1, pp. 19–24,January-February 1998.

[20] R. Amro, J. Lutz, J. Rudzki, and al., “Double-sided low-temperature joining tech-nique for power cycling capability at high temperature.” IEEE European Confe-rence on Power Electronics and Applications, September 2005.

[21] C. Mertens, J. Rudzki, and R. Sittig, “Top-side chip contacts with Low TemperatureJoining Technique (LTJT).” IEEE Power Electronics Specialists Conference, 2004,pp. 4178–4182.

[22] M. Bouarroudj-Berkani, “Etude de la fatigue thermo-mécanique de modules d’élec-troniques de puissance en ambiance de températures élevées pour des applicationsde traction de véhicules électriques et hybrides,” Ph.D. dissertation, ENS, Cachan,2008.

[23] G. Mitic, R. Beinert, P. Lofac, and al., “Reliability of AlN substrates and theirsolder joints in IGBT power modules,” Microelectronics Reliability, vol. 39, no. 6-7,pp. 1159–1164, June-July 1998.

[24] F. Richardeau and S. Lefebvre, “Technologies des composants semi-conducteurs pourl’électronique de puissance : Etat de l’art,” Rapport FIDUCOHT, Toulouse, 2005.

[25] M.-A. Occhionero, K.-P. Fennessy, R.-W. Adams, and al., “AlSiC baseplates for po-wer IGBT modules : Design, performance and reliability.” IEEE Process Conver-sion Intelligent Motion, September 2001, pp. 172–177.

[26] M. Ciappa, “Selected failure mechanisms of modern power modules,” Microelectro-nics Reliability, vol. 42, no. 4, pp. 653–667, April 2002.

[27] “Datasheet EPO-TEK E4110,” Epoxy Technology Incorporation, 2001. [Online].Available : http ://www.epotek.com

[28] “Why DBC substrates ?” Curamik Electronics GmbH. [Online]. Available :http ://www.curamik.com

[29] C. V. Godbold, V. A. Sankaran, and J.-L. Hudgins, “Thermal analysis of high powermodules,” IEEE Transactions on Power Electronics, vol. 12, no. 1, pp. 3–11, August2001.

[30] S. Asai, M. Funaki, H. Sawa, and al., “Fabrication of an insulated metal substratehaving an insulating layer with a high dielectric constant,” IEEE Transactions Com-ponents, Hybrids, and Manufacturing Technology, vol. 16, no. 5, pp. 499–504, 1993.

[31] E. Woirgard, “Contribution à l’étude d’une intégration hybride adaptée à l’électro-nique automobile,” Ph.D. dissertation, Université de Bordeaux 1, Talence, 1992.

[32] E. Savrun, “Packaging considerations for very high temperature microsystems,”vol. 2. IEEE Sensors, 2002, pp. 1139–1143.

[33] J. Schultz-Harder, “Advantages and new development of direct bonded copper sub-strates,” Microelectronics Reliability, vol. 43, pp. 359–365, 2003.

124

[34] K. Backhaus, “Performance of new compact power semiconductor module familiesfeaturing pressure contact technology.” IEEE Process Conversion Intelligent Mo-tion, Chicago, 1999.

[35] E. Savrun and C. Toy, “An aluminium nitride package for 600C and beyond.” IEEEHigh Temperature Electronics Conference, June 1998, pp. 265–268.

[36] J. Schultz-Harder and K. Exel, “Process of producing a ceramic metal substrate,”US Patent US6093443 (A), July 2000.

[37] J. Schultz-Harder, “DCB substrates as a base for power MCM’s.” IEEE ElectronicsPackaging Technology Conference, 2000, pp. 315–320.

[38] H. Ning, J. Ma, F. Huang, and al., “Preoxidation of the Cu layer in direct bondingtechnology,” Applied Surface Science, vol. 211, pp. 250–258, 2003.

[39] J. Schultz-Harder, “Ceramic substrates and micro channel cooler.” ECPE Seminar,Nuremberg, Germany, November 2006.

[40] L. Dupont, S. Lefebvre, Z. Khatir, and al., “Evaluation of substrate technologiesunder high temperature cycling.” IEEE International Conference on IntegratedPower Systems, June 2006.

[41] C. Laurent and C. Mayoux, “Partial discharge - part XI : Limitations to PD asa diagnostic for deterioration and remaining life,” Electrical Insulation Magazine,vol. 8, no. 2, pp. 14–17, 1992.

[42] J. Fabian, S. Hartmann, and A. Hamidi, “Partial discharge failure analysis of AlNsubstrates for IGBT modules,” Microelectronics Reliability, vol. 44, pp. 1425–1430,2004.

[43] R. Reicher, W. Smetana, J. Schuster, and al., “A fritless copper conductor systemfor power electronic applications,” Microelectronics Reliability, vol. 41, no. 4, pp.491–498, April 2001.

[44] A. Lindemann and G. Strauch, “Properties of direct bonded aluminium substratesfor power semiconductor components,” vol. 6. IEEE Power Electronics SpecialistsConference, June 2004, pp. 4171–4177.

[45] M.-A. Occhionero, R. Adams, and K. Fennessy, “A new substrate for electronicspackaging : Aluminium-silicon carbide (AlSiC) composites.” Annual Portable byDesign Conference, Santa Clara, CA, 1997, pp. 398–403.

[46] T. Lebey, D. Malec, S. Dinculescu, and al., “A new method to detect partial di-scharges in high voltage power modules.” IEEE European Power Electronics Confe-rence, 2003.

[47] F. Breit, E. Dutarde, J. Saiz, and al., “Partial discharge detection in power modules,”vol. 2. IEEE Power Electronics Specialists Conference, 2002, pp. 748–752.

[48] J.-F. Roche and B. Allard, “Définition d’un dissipateur thermique en milieu indus-triel,” Technique de l’Ingénieur, vol. d, pp. 1–16, Dossier D3117.

[49] T.-J. Martens, G.-F. Nellis, J.-M. Pfotenhauer, and al., “Double-sided IPEM coolingusing miniature heat pipes,” IEEE Transactions on Components, Packaging andManufacturing Power Technology, vol. 28, pp. 852–861, December 2005.

[50] M. Mermet-Guyennet, “New structure of power integrated module,” IEEE Interna-tional Conference on Integrated Power Systems, June 2006.

[51] E. Dutarde, “L’intégration, devenir de l’électronique de puissance embarquée,”Tarbes, Décembre 2005.

[52] “DBC (Direct Bonded Copper) substrate with integrated flat heat pipe,” CuramikElectronics GmbH, 2005. [Online]. Available : www.curamik.com

125

[53] J.-B. Dezord, “Evaluation of micro heat pipes based on direct bonded coppertechnology for microelectronic applications,” April 2004. [Online]. Available :https ://escies.org

[54] M. Ivanova, Y. Avenas, C. Schaeffer, and al., “Heat pipe integrated in direct bondedcopper (DBC) technology for the cooling of power electronics packaging.” IEEEPower Electronics Specialists Conference, 2005, pp. 1750–1755.

[55] A. Hamidi and P. Team, “Introduction to semiconductor packaging in high powerelectronics.” ECPE Seminar, Baden-Dattwil, Switzerland, May 2004.

[56] S. Solovitz, L.-D. Stevanovic, and R.-A. Beaupre, “Micro-channel thermal manage-ment of high power devices.” IEEE Applied Power Electronics Conference andExposition, 2006, pp. 885–891.

[57] C. Perret, J. Boussey, C. Schaeffer, and al., “Analytic modeling, optimization, andrealization of cooling devices in silicon technology,” IEEE Transactions on Compo-nents and Packaging Technologies, vol. 23, no. 4, pp. 665–672, December 2000.

[58] C. Angelov, S. Tzanova, Y. Avenas, and al., “Modeling of heat spreaders for co-oling power and mobile electronic devices.” IEEE Power Electronics SpecialistsConference, June 2005, pp. 1080–1086.

[59] C. Gillot, A. Lai, G. Poupon, and al., “Les microtechnologies pour le refroidissementen électronique.” Congrès SFT, Grenoble, Juin 2003.

[60] S. Wen, “Thermal and thermo mechanical analyses of wire bond vs three dimen-sionally packaged power electronics modules,” Master’s thesis, Virginia PolytechnicInstitute, December 1999.

[61] A. Hamidi, N. Beck, K. Thomas, and al., “Reliability and lifetime evaluation ofdifferent wire bonding technologies for high power IGBT modules,” MicroelectronicsReliability, vol. 39, no. 6-7, pp. 1153–1158, June 1999.

[62] H.-T. Lee, M.-H. Chen, H.-M. Jao, and al., “Influence of interfacial intermetalliccompound on fracture behavior of solder joints,” Materials Science and Engineering,vol. 358, no. 1-2, pp. 134–141, October 2003.

[63] “Bonding wires,” Semiconfareast Incorporation. [Online]. Available :http ://www.semiconfareast.com

[64] J.-N. Catala, G.-Q. Lu, and C. Luechinger, “Evaluation of interconnect technolo-gies for power sermiconductor devices.” IEEE Thermal and ThermomechanicalPhenomena in Electronic Systems, June 2002, pp. 1089–1096.

[65] U. Scheuermann and F. Ebersberger, “Packaging of large area power chips– extending the limits of standard module technology.” [Online]. Available :http ://www.semikron.com

[66] J. Onuki, T. Komiyama, Y. Chonan, and al., “High-strength and high-speed bondingtechnology using thick Al-Ni wire,” Materials Transactions - JIM, vol. 43, no. 8,pp. 2157–2160, 2002.

[67] C. Luechinger, “Large aluminum ribbon bonding : An alternative interconnect solu-tion for power module applications.” International Symposium on Microelectronics,Long Beach, 2004.

[68] S. Wen, “Design and analysis of a dimple array interconnect technique for powerelectronics packaging,” Ph.D. dissertation, Virginia Polytechnic Institute, August2002.

[69] C. Vasseure, “Méthodes d’assemblage,” ESIEE, Janvier 2005. [Online]. Available :http ://www.esiee.fr

126

[70] R. Achenbach, “Wire - bonding interconnections,” Workshop on Silicon DectectorSystems for the CBM experiment at FAIR GSI Darmstadt, April 2007.

[71] H.-A. Mustain, A.-B. Lostetter, and W.-D. Brown, “Evaluation of gold and alumi-nium wire bond performance for high temperature (500C) silicon carbide (SiC)power modules,” vol. 2. IEEE Electronic Components and Technology Conference,June 2005, pp. 1623–1628.

[72] C. Martin, L. Ménager, B. Allard, and al., “Importance of interconnect in integratedpower systems.” IEEE International Conference on Integrated Power Systems, June2006.

[73] K. Xing, F. Lee, and D. Borojevic, “Extraction of parasitics within wire bond IGBTmodules,” vol. 1. IEEE Applied Power Electronics Conference and Exposition,February 1998, pp. 497–503.

[74] D. Cottet and A. Hamidi, “Parasitics in power electronics packaging.” IEEE In-dustry Applications Conference, 2005.

[75] C. Martin, “Vers une méthodologie de conception des interconnexions pour les dispo-sitifs de l’électronique de puissance,” Ph.D. dissertation, Université Joseph Fourier,Grenoble 1, Juillet 2005.

[76] J.-H.-L. Pang and C.-K. Tan, “Thermal analysis of a wirebond chip-on-board pa-ckage.” IEEE Intersociety Conference on Thermal and Thermomechanical Pheno-mena in Electronic systems, 1998, pp. 481–487.

[77] M. Ishiko, M. Usui, T. Ohuchi, and al., “Design concept for wire-bonding reliabilityimprovement by optimizing position in power devices,” Microelectronics Journal,vol. 37, pp. 262–268, 2006.

[78] S. Ramminger, N. Seliger, and G. Wachutka, “Reliability model for Al wire bondssubjected to heel crack failures,” Microelectronics Reliability, vol. 40, pp. 1521–1525,2000.

[79] P. Cova and F. Fantini, “On the effect of power cycling stress on IGBT modules,”Microelectronics Reliability, vol. 38, pp. 1347–1352, 1998.

[80] S. Ramminger, P. Turkes, and G. Wachutka, “Crack mechanism in wire bondingjoints,” Microelectronics Reliability, vol. 38, pp. 1301–1305, 1998.

[81] L. Ménager, B. Allard, V. Bley, and al., “Industrial and lab-scale power moduletechnologies : A review.” IEEE Industrial Electronics Conference, November 2006,pp. 2426–2431.

[82] S. Haque and G.-Q. Lu, “Metallization for direct solder interconnection of powerdevices.” IEEE Electronic Components and Technology Conference, 2000, pp.1475–1482.

[83] S.-J. Cho, J.-Y. Kim, M.-G. Park, and al., “Under bump metallurgies for a waferlevel CSP with eutectic Pb-Sn solder ball.” IEEE Electronic Components andTechnology Conference, August 2000, pp. 844–849.

[84] J.-N. Catala, J.-G. Bai, X. Liu, and al., “Three dimensional packaging for powersemiconductor devices and modules,” IEEE Transactions on Advanced Packaging,vol. 28, no. 3, pp. 404–412, August 2005.

[85] J.-G. Bai, J. Catala, and G.-Q. Lu, “Comparative thermal and thermomechanicalanalyses of solder bump and direct solder bonded power device packages havingdouble sided cooling capability,” vol. 1. IEEE Applied Power Electronics Conferenceand Exposition, February 2004, pp. 1240–1246.

127

[86] S. Haque, K. Xing, R.-L. Lin, and al., “An innovative technique for packaging po-wer electronic building blocks using metal posts interconnected parallel plate struc-tures,” IEEE Transactions on Advanced Packaging, vol. 22, no. 2, pp. 136–144, May1999.

[87] S. Haque, K. Xing, C. Suchicital, and al., “Thermal management of high-powerelectronics modules packaged with interconnected parallel plates.” IEEE Semi-conductor Thermal Measurement and Management Symposium, March 1998, pp.111–119.

[88] S. Wen and G.-Q. Lu, “Evaluation of metal post interconnected parallel plate struc-ture for power electronic building blocks,” vol. 1. IEEE Applied Power ElectronicsConference and Exposition, February 2000, pp. 271–276.

[89] G.-A. Rinne, “Solder bumping methods for flip chip packaging,” vol. 24. IEEEElectronic Components and Technology Conference, May 1997, pp. 240–247.

[90] M. Lozano, E. Cabruja, and A. Collado, “Summary of bump bonding techniques forpixel systems,” CNM, 2000. [Online]. Available : http ://www.physics.purdue.edu

[91] R.-W. Johnson, “3D packaging : A technology review,” Report, Auburn University,June 2005.

[92] J. Fjelstad, “Alternative approaches to 3-dimensional packaging and interconnec-tion.” [Online]. Available : http ://www.sipipe.com

[93] T. Sammon, H. Schofield, A. Arzumanyan, and al., “A new generation of wafer levelpackaged HEXFET devices.” IEEE Process Conversion Intelligent Motion, 2000.

[94] K. Hase, G. Lefranc, M. Zellner, and al., “A solder bumping interconnect technologyfor high power devices,” vol. 6. IEEE Power Electronics Specialists Conference,June 2004, pp. 4183–4187.

[95] C.-L. Wong and J. How, “Low cost flip chip bumping technologies.” IEEE ElectronicComponents and Technology Conference, October 1997, pp. 244–250.

[96] K. DeHaven and J. Dietz, “Controlled collapse chip connection (C4) - an enablingtechnology.” IEEE Electronic Components and Technology Conference, May 1994,pp. 1–6.

[97] E. Davis, W. Harding, R. Schwartz, and al., “Solid logic technology : Versatile highperformance microelectronics,” IBM J. Res. Develop., vol. 8, p. 102, 1964.

[98] S.-W.-R. Lee, “Microvias & chip scale packages for low cost and high density inter-connects.” IEEE Electronic Components and Technology Conference, May 2003.

[99] J.-G. Bai, G. Lu, and X. Liu, “Flip chip on flex integrated power electronics modulesfor high-density power integration,” IEEE Transactions on Advanced Packaging,vol. 26, no. 1, pp. 54–59, February 2003.

[100] Z. Z. Bai and C.-P. Wong, “Recent advances in flip chip underfill : Materials, processand reliability,” IEEE Transactions on Advanced Packaging, vol. 27, no. 3, pp. 515–524, August 2004.

[101] H.-L. Tay and C.-Q. Cui, “Underfill material requirements for reliable flip chip as-semblies.” IEEE Electronics Packaging Technology Conference, December 1998,pp. 345–348.

[102] D. Suryanarayana, R. Hsiao, T.-P. Gall, and al., “Enhancement of flip chip fatiguelife by encapsulation,” IEEE Transactions on Components Packaging, Hybrids andManufacturing Technology, vol. 14, no. 1, pp. 218–223, May 1991.

[103] S. Wen, D. Huff, and G.-Q. Lu, “Design and thermo-mechanical analysis of a dimplearray interconnect for power semiconductor devices.” IEEE Electronic Componentsand Technology Conference, June 2001, pp. 378–383.

128

[104] ——, “Enhancement of thermal fatigue reliability of power semiconductor intercon-nects using dimple-array solder joints,” vol. 4. IEEE Power Electronics SpecialistsConference, June 2001, pp. 1926–1931.

[105] J.-D. V. Wyk and Z. Liang, “New technologies for passive and active integratedpower modules.” CPES Power Electronics Seminar, Virginia Tech, Blacksburg,VA, May 2005.

[106] Z. Liang, J.-D. V. Wyk, F.-C. Lee, and al., “Integrated packaging of a 1kW switchingmodule using a novel planar integration technology,” IEEE Transactions on PowerElectronics, vol. 19, no. 1, pp. 242–250, January 2004.

[107] S. Wen, Z. Liang, F.-C. Lee, and al., “Thermal performance of a power electronicsmodule made by thick-film planar interconnection of power devices.” IEEE Thermaland Thermomechanical Phenomena in Electronic Systems, June 2002, pp. 1097–1101.

[108] J.-M. Ortiz-Rodriguez, “Electro-thermal modeling of a power electronic module,”Master’s thesis, Virginia Polytechnic Institute, May 2004.

[109] B. Ozmat, C.-S. Korman, P. McConnelee, and al., “A new power module packa-ging technology for enhanced thermal performance,” vol. 2. IEEE Thermal andThermomechanical Phenomena in Electronic Systems, May 2000, pp. 287–293.

[110] R. Fillion, E. Delgado, P. McConnelee, and al., “A high performance polymer thinfilm power electronics packaging technology,” Advancing Microelectronics, pp. 7–13,September 2003.

[111] E. Vagnon, J.-C. Crébier, Y. Avenas, and al., “Study and realization of a low force3D press-pack power module.” IEEE Power Electronics Specialists Conference,July 2008, pp. 1048–1053.

[112] S. Gao and A.-S. Holmes, “Thermosonic flip chip interconnection using electroplatedcopper column arrays,” IEEE Transactions on Advanced Packaging, vol. 29, no. 4,pp. 725–734, November 2006.

[113] W. Tursky and P. Beckedahl, “Advanced integration of electric drive systems,” PowerSystems Design Europe, July-August 2004.

[114] “Les modules de puissance gagnent en fiabilité grâce aux contacts ressorts,” Electro-nique Pratique, no. 174, pp. 46–47, Novembre 2006.

[115] X. He, X. Zeng, X. Yang, and al., “A hybrid integrated power electronic modulebased on pressure contact technology.” IEEE Power Electronics Specialists Confe-rence, June 2006.

[116] X. Liu and G.-Q. Lu, “Effect of solder joint shape and height on thermal fatiguelifetime,” IEEE Transactions on Components and Packaging Technologies, vol. 26,no. 2, pp. 455–465, June 2003.

[117] P. Hansen and P. McCluskey, “Failure mode in power device interconnects.” IEEEEuropean Conference on Power Electronics and Applications, September 2007, pp.1–9.

[118] X. Liu, “Processing and reliability study of solder joint interconnection for powerelectronics devices.” CPES Power Electronics Seminar, Virginia Tech, Blacksburg,VA, March 2001.

[119] J. Roudet, E. Clavel, J.-M. Guichon, and al., “Modélisation PEEC des connexionsdans les convertisseurs de puissance,” Technique de l’Ingénieur, vol. d, pp. 1–12,Dossier D3071.

[120] P.-Y. Lagrée, “Le coefficient d’échange, son importance dans les transfertsthermiques.” [Online]. Available : http ://www.lmm.jussieu.fr

129

[121] “Les microsystèmes : technologie,” IXL. [Online]. Available : http ://www.ixl.fr[122] Y. Badé, “Cuivrage,” Technique de l’Ingénieur, vol. m, pp. 1–9, Dossier M1605.[123] “Datasheet Intervia Viafill Acid Copper,” Rohm And Haas, 2007. [Online].

Available : http ://www.rohmhaas.com[124] Y.-M. Jiang, “Pulvérisation cathodique assistée par ordinateur,” Ph.D. dissertation,

Université de Paris 11, Orsay, Décembre 1992.[125] “Les dépôts,” Université Rennes 1. [Online]. Available :

http ://www.microelectronique.univ-rennes1.fr[126] L. Ferreira, “Deep lithography for microfabrication,” Pan American Advanced Stu-

dies Istitute on Micro-Electro-Mechanical Systems, Bariloche, Argentina, 2004.[127] “Image reversal photoresist,” Product data sheet AZ5214E. Clariant, Germany.[128] “Fabrication des circuits imprimés : Transfert image par résine photosensible.”

[Online]. Available : http ://www.iutenligne.net[129] P.-D. Jorge, “Microlithographic polymer films,” Dupont, 2006. [Online]. Available :

http ://www2.dupont.com[130] “Dry film photoresist and material solutions for 3D/TSV,” Dupont, 2007. [Online].

Available : http ://www2.dupont.com[131] E. Kukharenka, M.-M. Farooqui, L. Grigore, and al., “Electroplating moulds using

dry film thick negative photoresist,” Journal of Micromechanics and Microenginee-ring, pp. 67–74, 2003.

[132] “Datasheet Dupont Platemaster PM200,” Dupont, 2006. [Online]. Available :http ://www2.dupont.com

[133] R. Coelho and B. Aladenize, Les diélectriques - propriétés diélectriques des maté-riaux isolants, Hermes ed., Octobre 1993, Paris.

[134] S. Bader, W. Gust, and H. Hieber, “Rapid formation of intermetallic compoundsby interdiffusion in the Cu-Sn and Ni-Sn system,” Acta Metall. Mater., vol. 43, pp.329–337, 1995.

[135] B.-J. Lee, N.-M. Hwang, and H.-M. Lee, “Prediction of interface reaction productsbetween Cu and various solder alloys by thermodynamic calculation,” Acta Metall.Mater., vol. 45, no. 5, pp. 1867–1874, 1997.

[136] S. Dagdag, “Matériaux et revêtements céramiques multifonctionnels par PECVDet SPS pour l’intégration de puissance haute température - haute tension,” Ph.D.dissertation, Institut National Polytechnique INPT, Toulouse, Décembre 2005.

[137] S. Guillemet, “Réunion de démarrage ANR-3DPHI - actions scientifiques du CI-RIMAT,” Projet 3DPHI, Toulouse, Mars 2006.

[138] J.-W. Yoon and S.-B. Jung, “Interfacial reactions between Sn-0,4Cu solder and Cusubstrate with or without ENIG plating layer during reflow reaction,” Journal ofAlloys and Compounds, pp. 122–127, 2005.

130

Contribution à l’intégration des convertisseurs de ...

Documents

Transcript of Contribution à l’intégration des convertisseurs de ...