COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap...

13
1 COMPOSANTS LOGIQUES ET D ’INTERFACE 1 Les drivers de l’évolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2 Composants Logiques 2.1 Panorama des Familles 2.2 Préférentielle Alcatel Space 2.3 Autres Familles utilisées 2.4 Le futur : familles cibles 3 Composants Interface 3.1 Panorama des Standard 3.2 Préférentielle Alcatel Space 3.3 Familles utilisées 3.4 Le futur Plan de la présentation

Transcript of COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap...

Page 1: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

1

COMPOSANTS LOGIQUES ET D ’INTERFACE

1 Les drivers de l’évolution

1.1 ASIC roadmap

1.2 FPGAs roadmap

1.3 Les paramètres clés

2 Composants Logiques

2.1 Panorama des Familles

2.2 Préférentielle Alcatel Space

2.3 Autres Familles utilisées

2.4 Le futur : familles cibles

3 Composants Interface

3.1 Panorama des Standard

3.2 Préférentielle Alcatel Space

3.3 Familles utilisées

3.4 Le futur

Plan de la présentation

Page 2: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

2

COMPOSANTS LOGIQUES ET D ’INTERFACE1.1 ASICs roadmap

Générations technologiques utilisées par Alcatel Space

0

0,2

0,4

0,6

0,8

1

1,2

1,4

1,6

1,8

2

2,2

2,4

2,6

2,8

1986 1988 1990 1992 1994 1996 1998 2000 2002 2004

Gat

e le

ng

th in

µm

Beta site Atmel 0,35 µm

Beta site Atmel 0,6

5V-5 µw/g.Mhz

5V-10 µw

5V-5µw

5V-2,4 µw

5/3V-1,9/0,6 µw

3V-0,4 µw

2,5V-0,12/0,05 µw

Gate length evolution

Page 3: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

3

COMPOSANTS LOGIQUES ET D ’INTERFACE

Atmel ATL40KALRT

Xilinx XCV1000

Xilinx XCV300/800

Actel 4SX72S

Actel 4SX32S

Actel 54SX32

20052004200320022001

UTMCUT4090

Beta site Prototypes MV

1.2 FPGA «spatiaux» roadmap

Page 4: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

4

COMPOSANTS LOGIQUES ET D ’INTERFACE

L’utilisation de FPGA/ASIC en basse tension (3.3V) impose l’interfaçage avec une logique en basse tension

Des nombreuses nouvelles applications imposent de la logique de plus en plus rapide (>150MHz)

La consommation est toujours un critère de choix

Performances en radiation Boîtiers SMD hermétiques (FP) Disponibilité en qualité spatiale Le coût

1.3 Paramètres Clés

Page 5: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

5

COMPOSANTS LOGIQUES ET D ’INTERFACE2.1 Panorama des Familles

LS ALS ABT F HC AC LVC LCX 10KH 100K ECLinPSSpeed OR Gate tPHL (ns) 9 7 2.7 3 8 5 3.3 3.3 1 0.75 0.33 Flip-Flop Toggle frq (MHz) 33 45 200 125 45 160 200 200 330 400 1000Power Consumption (per gate) Quiescent (mW) 5 1.2 0.005 12.5 0.003 0.003 0.0001 0.0001 25 50 25 Operating (@1MHz, in mW) 5 1.2 1.0 12.5 0.6 0.8 0.6 0.3 25 50 25

Supply Voltage (V) 4.5 - 5.5 4.5 - 5.5 4.5 - 5.5 4.5 - 5.5 2 - 6 2 - 6 1.2 - 3.6 2 - 3.6 -4.5 to -5.5 -4.2 to -4.8 -4.2 to -5.5

Output Drive (mA) 8 8 32/64 20 4 24 24 24 50Ohm load 50Ohm load 50Ohm load

DC Noise Margin (High input) (%) 22 22 22 22 30 30 30 30 28 41 28/41Functional Types 190 210 50 110 103 80 35 27 64 44 48Relative Price per Gate 0.9 1 1.6 1 0.9 1.4 1.8 1.8 2 10 25Space Level JANS JANS QML Q QML Q QML V QML V QML Q QML Q QML V

Maturity SpaceVirtually Obsolete

Decline Grow th Decline Saturation Saturation Grow th Grow thVirtually Obsolete

Decline Grow th

Radiation Performance Good Good Fair Poor Good Good ?Very Poor

Fair Fair-Good ?

TTL/ABT CMOS ECLTypical Commercial Parameter (0°C to 70°C)

Page 6: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

6

COMPOSANTS LOGIQUES ET D ’INTERFACE

54ACMOS/54ACTMOS National QML JANSR 100Krad. Pas de SEL, SEU data. Seconde Source SGS-Thomson en QML V 100K à étudier.

54HCMOS/54HCTMOS SGS-Thomson SCC9000 Niveau B, 50Krad. Pas de SEL, SEU data. Seconde Source Texas pour quelques applications (883B, faible

tenue en radiation).

CMOS4000B

Quelques types puces chips SGS-Thomson. Pas de SEL, SEU data.

2.2 Préférentielle Alcatel Space

Page 7: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

7

COMPOSANTS LOGIQUES ET D ’INTERFACE

CMOS4000B (designs récurrents) SGS-Thomson SCC9000 Niveau B, 100KRad Seconde Source Intersil en QML-V R pour quelques types

54ACTS/54HCTS Intersil en QML-V R

54ACTQ National en QML-V R (peu de types)

2.3 Autres Familles Utilisées

Page 8: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

8

COMPOSANTS LOGIQUES ET D ’INTERFACE

ECL 100K (7 types utilisés dans le spatial) National en QML-V. Pas de SEL, très sensible en SEU, bonne tenue

en dose totale (50K garanties pour quelques type). Pas trop de disponibilité de portes. Mais très rapide

54LCX (3 types: 16244; 245 et 16374) National en QML Q. Besoin de « upscreening » pour certains projets Très faible tenue en radiation (<10KRad, pas de SEL, data SEU) Avantage de accepter tension d’entrée Vin > Vcc. 3.3V et très rapide.

54ABT (2 types utilisés: 374 et 244) National en QML Q. Besoin de « upscreening » pour certains projets Faible tenue en radiation (autour de 30KRad, pas de SEL, data SEU) Très rapide.

2.3 Autres Familles Utilisées (suite)

Page 9: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

9

COMPOSANTS LOGIQUES ET D ’INTERFACE

Familles cibles: 54LCX: QML-Q; tenue faible en radiation. 10 types disponibles. 54ABT: QML-Q; tenue moyenne en radiation. 20 types

disponibles. 54LVTH; 54LVC: QML-Q, radiations?

Le futur: remplacer les 54AC/HC par une famille 3.3V 200MHz.

Pas de candidat qualifié spatial et bon en radiation.

1.2 Le futur

Page 10: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

10

COMPOSANTS LOGIQUES ET D ’INTERFACE

3.1 Panorama des Standards

3 COMPOSANTS INTERFACE

Page 11: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

11

COMPOSANTS LOGIQUES ET D ’INTERFACE

RS422/RS485: Intersil Emetteur HS-26CT31RH et Récepteur HS26CT32RH différentiels.

Rad Hard QML V. Pas de SEL, peu sensible en SEU.

RS422/RS485: National DS16F95: Rad Hard QML V. Pas de SEL, peu sensible en SEU.

RS664/IEEE 1596 LVDS: National DS90C31 & DS90C32

QML V et bonne tenue en radiation (50K)

3.2 Préférentielle Alcatel Space

Page 12: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

12

COMPOSANTS LOGIQUES ET D ’INTERFACE

RS422/RS485: HS-26C31RH/HS26CT32RH. QML V Rad hard Intersil HS26CLV31/32 en 3.3V. QML V Rad Hard.

RS644/IEEE 1596 LVDS: UTMC UT54LVDS031/32 en 5V et 3.3V. RH QML V. Texas SN65LVDS93/94 en SO56 (COTS). Tests de Qualification

Alactel (A.C; HAST et life test); Dose cumulée >30KRad; pas de SEL; sensible SEU

BUS 1553: DDC BUS-61582 & BUS-61326 (100KRad)

3.3 Familles utilisées

Page 13: COMPOSANTS LOGIQUES ET D INTERFACE 1 1Les drivers de lévolution 1.1 ASIC roadmap 1.2 FPGAs roadmap 1.3 Les paramètres clés 2Composants Logiques 2.1 Panorama.

13

COMPOSANTS LOGIQUES ET D ’INTERFACE

Liaison Numérique Très Haut débit (LNTHD): étude avec le CNES actuellement en cours.

Liaisons Haut Débit avec ASIC (intégration dans l ’ASIC de l’émetteur ou du récepteur - 1Gb/s visé)

Large Bande: CAN et CNA (intégrant MUX et DEMUX) adaptés

2.2 Le futur