Chapitre 10: mأ©moires أ  semi-conducteurs PROM Cell Word Line Bit Line Bipolar Fuse PROM Cell...

download Chapitre 10: mأ©moires أ  semi-conducteurs PROM Cell Word Line Bit Line Bipolar Fuse PROM Cell Word

of 33

  • date post

    22-Feb-2020
  • Category

    Documents

  • view

    0
  • download

    0

Embed Size (px)

Transcript of Chapitre 10: mأ©moires أ  semi-conducteurs PROM Cell Word Line Bit Line Bipolar Fuse PROM Cell...

  • Mohamad Sawan et collaborateurs

    ELE3311 – Systèmes logiques programmables

    Chapitre 10: mémoires à semi-conducteurs

    §  Généralités §  Mémoires mortes (ROM)

    Ø  Types, caractéristiques et structure interne de ROM

    §  Mémoires vives (RAM) Ø  Types et structures de SRAM et DRAM

    §  Mémoires de masse (magnétiques, optiques) §  Autres mémoires à semi-conducteur.

  • ELE3311 – Systèmes logiques programmables Page 2

    Généralités

  • ELE3311 – Systèmes logiques programmables Page 3

    Généralités

  • ELE3311 – Systèmes logiques programmables Page 4

    Généralités (suite)

  • ELE3311 – Systèmes logiques programmables Page 5

    Généralités (suite)

  • ELE3311 – Systèmes logiques programmables Page 6

    Généralités (suite)

  • ELE3311 – Systèmes logiques programmables Page 7

    Généralités (suite)

    §  Tendance générale des circuits intégrés (projection)

    An Overview of Manufacturing Yield and Reliability Modeling for Semiconductor Products IEEE Proceedings, Août 1999.

  • ELE3311 – Systèmes logiques programmables Page 8

    Généralités (suite)

    §  TSMC Logic Technology Roadmap

  • ELE3311 – Systèmes logiques programmables Page 9

    Généralités (suite)

    §  UMC Logic Technology Roadmap

  • ELE3311 – Systèmes logiques programmables Page 10

    Généralités (suite)

    §  AMI Semiconductors Process Roadmap

  • ELE3311 – Systèmes logiques programmables Page 11

    Généralités (suite) DRAM and Flash Production Product Generations and Chip Size Model (Int’l Technology Roadmap on Semiconductor) Year of Production 2010 2011 2012 2014 2016 2018 2020 2022 2024 Flash ½ Pitch (nm) (un-contacted Poly)(f) 32 28 25 20 15.9 12.6 10.0 8.0 6.3 DRAM ½ Pitch (nm) (contacted) 45 40 36 28 22.5 17.9 14.2 11.3 8.9 MPU Physical Gate Length (GLph) (nm) 27 24 22 18 15.3 12.8 10.7 8.9 7.4 DRAM Product Table Cell area [Ca = af2] (um2) 0.012 0.0064 0.0051 0.0032 0.0020 0.0013 0.00080 0.00051 0.00032 Cell array area at product (% of chip size) 56.08% 56.08% 56.08% 56.08% 56.08% 56.08% 56.08% 56.08% 56.08% Generation at production § 2G 4G 4G 8G 8G 16G 32G 32G 64G Functions per chip (Gbits) 2.15 4.29 4.29 8.59 8.59 17.18 34.36 34.36 68.72 Chip size at production (mm2)§ 47 49 39 49 31 39 49 31 39 Flash Product Table Flash ½ Pitch (nm) (un-contacted Poly)(f) 31.8 28.3 25.3 20.0 15.9 12.6 10.0 8.0 6.3 Cell area [Ca = af2] (um2) 0.0041 0.0032 0.0026 0.0016 0.0010 0.00064 0.00040 0.00025 0.00016 Cell array area at product (% of chip size) 68.35% 68.35% 68.35% 68.35% 68.35% 68.35% 68.35% 68.35% 68.35% Generation at production § SLC 11G 22G 16G 32G 64G 128G 256G 512G 1024g Generation at production § MLC [4 bits/cell] NA NA 64G 128G 256G 512G 1024g 2048G 4096G Functions per chip (Gbits) MLC [4 bits/cell] NA NA 68.72 137.44 274.88 549.76 1099.51 2199.02 4398.05 Chip size at production (mm2)§ SLC 67.86 107.73 64.13 80.80 101.80 128.26 161.59 203.59 256.51 Bits/cm2 at production § MLC [2 bits/cell] 3.38E+10 4.25E+10 5.36E+10 8.51E+10 1.35E+11 2.14E+11 3.40E+11 5.40E+11 8.57E+11 Bits/cm2 at production § MLC [4 bits/cell] NA NA 1.07E+11 1.70E+11 2.70E+11 4.29E+11 6.80E+11 1.08E+12 1.71E+12

  • ELE3311 – Systèmes logiques programmables Page 12

    Généralités (suite)

    §  Décomposition d'un circuit intégré en unités opérationnelles

    Crossroads For Mixed-Signal Chips IEEE Spectrum – Mars 2002

  • ELE3311 – Systèmes logiques programmables Page 13

    Généralités (suite)

    Crossroads For Mixed-Signal Chips IEEE Spectrum – Mars 2002

  • ELE3311 – Systèmes logiques programmables Page 14

    Généralités (suite)

  • ELE3311 – Systèmes logiques programmables Page 15

    Généralités (suite)

    §  Investissements pour repousser les barrières technologiques Ø  Les dépenses en R&D sur les RAM de génération 1GB

    dépassait les 10 milliards de $

  • ELE3311 – Systèmes logiques programmables Page 16

    Généralités (suite) §  Compagnies oeuvrant dans le domaine des mémoires

    Ø  NEC Ø  Toshiba Ø  Mitsubishi Ø  Samsung Electronics Ø  Rambus Ø  Micron Technology, Inc. Ø  Infineon Technologies AG Ø  Hynix Semiconductor Ø  Winbond Electronics Corp. Ø  Elpida Ø  Ramtron Ø  Autres

  • ELE3311 – Systèmes logiques programmables Page 17

    Mémoires mortes

    §  Types Ø  ROM ou MROM

    •  Diode •  Transistor

    Diode ROM Cell

    D écodeur de rangée

    Décodeur de colonne (Mux)

    Bit Line

    Word Line

    R

    Vcc

    R

    Vcc

    R

    Vcc

    R

    Vcc

    0

    1

    2

    3

    A2

    A1

    A0

    S1 S0

    S0 OE

    0 1 0 1

    O0 O1

    Word Line

    Bit Line

    Programmation des '0' et '1' au niveau métal

    ROM Diodes Capacité ?

    NMOS ROM Cell

    Word Line Bit Line

  • ELE3311 – Systèmes logiques programmables Page 18

    Mémoires mortes (suite)

    §  Types (suite) Ø  PROM

    •  Fusible

    •  Antifusible

    Diode Fuse PROM Cell

    Word Line

    Bit Line

    Bipolar Fuse PROM Cell

    Word Line Bit Line

    NMOS Antifuse PROM Cell

    Bit LineWord Line

  • ELE3311 – Systèmes logiques programmables Page 19

    Mémoires mortes (suite)

    §  Types (suite) Ø  EPROM

    •  Grille flottante / décharge de la grille par photo-courant (UV)

    MOS EPROM Cell

    Bit Line Word Line

    Grille flottante

  • ELE3311 – Systèmes logiques programmables Page 20

    Mémoires mortes (suite)

    §  Types (suite) Ø  EEPROM

    •  2 grilles commandées par signaux complémentaires Ø  Flash

    •  EEPROM segmenté

    MOS EEPROM Cell

    Bit Line Word Line

    +

    -

  • ELE3311 – Systèmes logiques programmables Page 21

    Mémoires mortes (suite)

    §  Cartes mémoire FLASH

    Un ité

    ~ US

    $7 .5

    m illi

    ar ds

    Memory On the Move IEEE Spectrum – Mai 2001

    CompactFlash

    Secure Digital

  • ELE3311 – Systèmes logiques programmables Page 22

    Mémoires vives

    §  SRAM (RAM statique) – 6T Ø  Nécessite une alimentation Ø  Conserve l'information indéfiniment Ø  Accès rapide Ø  Faible densité

    VDD VDDD D*Adr Adr D D*

    AdrAdr

    Équivalent

    CMOS SRAM Cell

  • ELE3311 – Systèmes logiques programmables Page 23

    Mémoires vives (suite)

    §  DRAM (RAM dynamique) Ø  Nécessite une alimentation Ø  Les cellules mémoires doivent être rafraîchies

    DRAM Cell

    Adr

    C

    D Adr

    C

    D

    +-

    VCMP

  • ELE3311 – Systèmes logiques programmables Page 24

    Mémoires vives (suite) §  DRAM (suite)

    Ø  DRAM usuelles dans les PC •  Fast Page Mode RAM (FPM DRAM)

    –  Attends qu'une donnée soit lue avant d'accéder l'adresse suivante. •  Extended Data-out Dynamic RAM (EDO DRAM)

    –  N'attends pas que la première donnée soit traitée avant de passer à l'adresse suivante.

    •  Synchronous Dynamic RAM (SDRAM) –  Tire avantage qu'un processeur réquisitionne des données consécutives.

    Environ 5% plus rapide que la mémoire EDO pour une même fréquence. •  RAMBUS Dynamic RAM (RDRAM)

    –  Changement d'architecture pour le RIMM (Rambus In-line Memory Module) qui permet aux modules mémoire de travailler en parallèle.

    •  Video RAM (VRAM); Multiport Dynamic RAM (MPDRAM) –  Utilisée pour les cartes vidéo et accélérateurs 3D

    •  Autres (FIFO, LIFO, Multi-ports de lecture et d'écriture)

  • ELE3311 – Systèmes logiques programmables Page 25

    Mémoires vives (suite)

    §  Calendrier de lancement (roadmap) des mémoires pour les ordinateurs de bureau.

    Rambus" Friend or Foe? IEEE Spectrum - Mai 2001

    DDR SDRAM = Double data rate synchronous dynamic random-access memory

  • ELE3311 – Systèmes logiques programmables Page 26

    Mémoires vives (suite)

    §  Banques de mémoire

  • ELE3311 – Systèmes logiques programmables Page 27

    Mémoires vives (suite)

    §  Banques de mémoire A6 = Ak+1

    A14 = An-1

    A0 A1

    A5 = Ak

    décodeur 9 à 512 512 x 64 512 x 64 512 x 64

    MUX 64 à 1

    MUX 64 à 1

    MUX 64 à 1

    D0 D1 D7

  • ELE3311 – Systèmes logiques programmables Page 28

    Mémoires vives (suite)

    §  Banques de mémoire

  • ELE3311 – Systèmes logiques programmables Page 29

    Mémoires vives (suite)

    §  Banques de mémoire