MARSEILLE, les 4, 5, 6 Mai 2004 7 ème Journées Nationales du Réseau Doctoral de...

MARSEILLE, les 4, 5, 6 Mai 2004

7ème Journées Nationales du Réseau Doctoral de Microélectronique

Conception, vérification et test de circuits analogiques haute tension

Application : Stimulation Application : Stimulation Electrique FonctionnelleElectrique Fonctionnelle

J.D Técher, G. Cathébras, S. Bernard, Y. Bertrand et D. Guiraud

Département de Microélectronique du LIRMM

Introduction : ContexteIntroduction : Contexte

RestaurationRestauration de la locomotion de la locomotion :

02/16



03/16



03/16

Lésion de la moelle épinière

300.000 paraplégiques en Europe

2/3 accidents de la route !

External Control

Implant

SEF

Stimulation Electrique Fonctionnelle



03/16




External Control

Implant

SEF




03/16




External Control

Implant

SEF




03/16



2/3 accident de la route !

Stimulation Electrique Fonctionnelle : Contraction musculaire

Phase de Stimulation

I

Impulsion de courant :


Phase de compensation de charge

( éviter les effets d’électrolyse )

I/10

04/16

Stimulation Externe Électrodes sont en contact avec la peau Puissance : 2 W

Stimulation Interne Électrodes sont attachées sur le muscle

(Epimysial) ou le nerf ( Neural ) Puissance :

• Neural => 2 mW• Epimysial => 50 mW

Meilleur contrôle du muscleExterne

Stimulation Electrique Fonctionnelle :


05/16

Interne


Projet Stand Up And Walk :Projet Stand Up And Walk :

1996-00: European Project SUAW (Stand Up And Walk)

FES Technique

Technique de Stimulation Électrique Fonctionnelle

2 patients ont été implantés

06/16

Projet Stand Up And Walk :Projet Stand Up And Walk :


06/16

© Pr. Rabischong – SUAW Project

Courant de stimulation Amplitude : 0 à 5 mA Durée : 0 à 1 ms

Intervention chirurgicale minimale Test durant l’opération Diagnostic Réparation

Sûreté de fonctionnement Test en fonctionnement Conception robuste (environnement et évolution)

Electrode Autonome Consommation minimale

ASIC : Cahier des chargesASIC : Cahier des charges

07/16

© Pr. Rabischong – SUAW Project

ASIC : Vue d’ensembleASIC : Vue d’ensemble

Anode

Contrôle

( VHDL )

Circuit numérique

Générateur HT

(Pompe de Charge)

Etage de Sortie

Circuit analogique

K4 (Cathode4)

K1 (Cathode1)

K2 (Cathode2)

( Full Custom )

Convert.Numérique/ Analogique

K3 (Cathode3)

08/16

nerf

ÉlectrodeÉlectrode

K1K1

K2K2

K3K3

K4K4

Ano

de

K3

K1

K2

K4

Anode

09/16

nerf

ÉlectrodeÉlectrode

K1K1

K2K2

K3K3

K4K4

Ano

de

K3

K1

K2

K4

Anode

09/16

I1 = ¼.IAI4 = ¾.IA

I2 = 0.IA I3 = 0.IA

IA

ASIC : Etage de sortieASIC : Etage de sortie

Répartition du courant 4 pôles (1/2; 1/4 ; 3/4; 1/3; …)

K4

K1K2K3

K4

K1K2K3

Etagede

Sortie

CAN

Circuit Analogique

Pompede

Charge

Courant d’Anode

( Ist )

Ist4

K3

K1

K2

K4

Anode

nerf

Ist4Ist

Ist3Ist2

Ist1

10/16


Décharge de l’électrode Valeur Idécharge < 10% de Istimulation

Décharge > 90% en 19 ms

K4

K1K2K3

K4

K1K2K3

Etagede

Sortie

CAN

Circuit Analogique

Pompede

Charge

Courant de

compensation

Courant d’Anode

( Ist )

Ist4

K3

K1

K2

K4

Anode

nerf

Ist4Ist

Ist3Ist2

Ist1

10/16


Répartition du courant 4 pôles (1/2; 1/4 ; 3/4; 1/3; …)

Décharge de l’électrode Valeur Idécharge < 10% de Istimulation

Décharge > 90% en 19 ms

Multiplexage des Alimentations VElectrode = f (Istimulation)

K4

K1K2K3

K4

K1K2K3

Etagede

Sortie

CAN

Circuit Analogique

Pompede

Charge

10/16

Zx

Vx

Kx

Vout

Anode

ASIC : PrototypeASIC : Prototype

CNAC

NA

Pompe de Charge

Etage de

Sortie

Etage de

Sortie

11/16

ASIC : ValidationASIC : Validation

FPGA

ASIC

12/16


Ist = Ist1 + Ist2 + Ist3 + Ist4

1\2

1\2

Ist4

Ist3

12Ist3 = Ist

12Ist4 = Ist

13/16

Ist4

K3

K1

K2

K4

Anode

nerf

Ist4Ist

Ist3Ist2

Ist1


1\3

2\3

2\3

1\3

Ist4

Ist3


14/16

Ist4

K3

K1

K2

K4

Anode

nerf

Ist4Ist

Ist3Ist2

Ist1



Ist4

I/10

I

15/16

Ist4

K3

K1

K2

K4

Anode

nerf

Ist4Ist

Ist3Ist2

Ist1

Circuit #1 Validation de la fonctionnalité Test In vitro ( prochaine étape ) Test In vivo ( animal )

Circuit #2Conception :

• Test• Fiabilité• Sécurité

ConclusionConclusion

16/16

MARSEILLE, les 4, 5, 6 Mai 2004 7 ème Journées Nationales du Réseau Doctoral de...

Documents

Transcript of MARSEILLE, les 4, 5, 6 Mai 2004 7 ème Journées Nationales du Réseau Doctoral de...