Processeurs de signaux Chapitre 1 Introduction aux...

�JI�

Processeurs de signaux

Chapitre 1Introduction aux processeurs de signaux

Michel ETIQUE

Michel.Etique@eivd.ch

Haute Ecole d’Ingénieurs et de Gestion du canton de Vaud (HEIG-Vd)

Département d’électricité et d’informatique

institut d’Automatisation industrielle (iAi)

Processeurs de signaux – p. 1/69

�JI�

Organisation du cours (EIT5)

Processeurs de signaux 4h par semaine, se-mestre 6, trimestreno 2

Théorie, exercices, mini-projet2 TEs

�JI�

Cours sous forme informatique :http ://iai.eivd.ch/users/mee/Processeurs_signaux.htm

�JI�

Performances des processeurs de signaux

Fabricants :Texas InstrumentsAnalog DevicesMotorolaAT&TNEC

�JI�

Applications des processeurs de signaux

�JI�

Applications des processeurs de signaux

Filtrage classique (filtres FIR et IIR)Traitement d’imageTraitement et le codage de la paroleTransformée de Fourier rapide (FFT)Techniques d’audio digitale (lecteur CD)Compression de données (modulations numériques,

codage d’image JPEG)Applications d’automatisation (régulateur, algorithme de

commande de servo-moteurs)=⇒ traitement numérique de signal

�JI�

Caractéristiques des applications de traitement numérique de signal

Requièrent, pour l’implantation desalgorithmes, un nombre d’opérationsmathématiques important

�JI�

Nécessitent un fonctionnement en tempsréel (hard real time)

�JI�

Concernent des systèmes échantillonnés

�JI�

Concernent des systèmes échantillonnés

Exigent une certaine flexibilitéd’implémentation

�JI�

Algorithmes mathématiques : exemple

u ( t )s i g n a l a n a l o g i q u e

y ( t )s i g n a l a n a l o g i q u e

s y s t è m e a n a l o g i q u e !

C i c u i t é l e c t r o n i q u e

G ( s )f _ 0 1 a _ 0 3 . e p s

Fonction de transfert d’un filtre analogique d’ordre 2 :

G(s) =Y (s)

1 + A1 · s + A2 · s2

�JI�

u ( t )s i g n a l a n a l o g i q u e

y ( t )s i g n a l a n a l o g i q u e

s y s t è m e a n a l o g i q u e !

C i c u i t é l e c t r o n i q u e

G ( s )f _ 0 1 a _ 0 3 . e p s

Fonction de transfert d’un filtre analogique d’ordre 2 :

G(s) =Y (s)

1 + A1 · s + A2 · s2

Equation différentielle :

A2 ·d2y

dt2+ A1 ·

dt+ y(t) = u(t)

�JI�

Réponse indicielle du filtre

0 1 2 3 4 5 6 7 80

Réponse indicielle d’un filtre de Butterworth d’ordre 2

f_fil_a_al_1.epsProcesseurs de signaux – p. 8/69

�JI�

Réponse fréquentielle du filtre

10−1

0Réponse harmonique d’un filtre de Butterworth d’ordre 2

10−1

−180

−135

ω [rad/s]

f_fil_a_al_2.epsProcesseurs de signaux – p. 8/69

�JI�

dt2+ A1 ·

dt+ y(t) = u(t)

Sous forme discrétisée, en remplaçant t par k · h :

u(t) −→ u(k · h)

y(t) −→ y(k · h)

dt−→

y(k · h) − y(k · h − h)

dt2−→

y(k·h)−y(k·h−h)h

−y(k·h−h)−y(k·h−2·h)

� � � �

�JI�

dt2+ A1 ·

dt+ y(t) = u(t)

Sous forme discrétisée, en remplaçant t par k · h :

u(t) −→ u(k · h)

y(t) −→ y(k · h)

dt−→

y(k · h) − y(k · h − h)

dt2−→

y(k·h)−y(k·h−h)h

−y(k·h−h)−y(k·h−2·h)

Equation aux différences :�A2

�· y(k · h) +

�−2 ·

· y(k · h − h)

h2· y(k · h − 2 · h) = u(k · h)

�JI�

Mise en forme :

y(k ·h)+ a1 · y(k ·h−h)+ a2 · y(k ·h− 2 ·h) = b0 ·u(k ·h)

�JI�

Mise en forme :

Sortie du filtre numérique à l’instant présent :

y(k ·h) = −a1 ·y(k ·h−h)−a2 ·y(k ·h−2 ·h)+ b0 ·u(k ·h)

�JI�

Mise en forme :

y(k ·h) = −a1 ·y(k ·h−h)−a2 ·y(k ·h−2 ·h)+ b0 ·u(k ·h)

ADu ( t )

s i g n a l d i s c r e ts i g n a l a n a l o g i q u e

u ( k )

ADy ( k )

y ( t )s i g n a l d i s c r e t

s i g n a l a n a l o g i q u e

A l g o r i t h m e d e t r a i t e m e n t f i l t r a g e n u m é r i q u e F F T r é g u l a t e u r c o d a g e c o m p r e s s i o ni m p l a n t é s u r D S P

v u d e l ' e x t é r i e u r c o m m e u n s y s t è m e a n a l o g i q u e !

S y s t è m e d ' a c q u i s i t i o n( c o n v e r t i s s e u r A / D ,p o r t s é r i e , e t c )

S y s t è m e d e t r a n s m i s s i o n( c o n v e r t i s s e u r D / A ,p o r t s é r i e , e t c )

P r o c e s s e u r d e s i g n a l

f _ 0 1 a _ 0 2 . e p s Processeurs de signaux – p. 10/69

�JI�

h constant =⇒ notation allégée :Equation aux différences :

y(k · h) + a1 · y(k · h− h) + a2 · y(k · h− 2 · h) = b0 · u(k · h)

�JI�

y(k) + a1 · y(k − 1) + a2 · y(k − 2) = b0 · u(k)

�JI�

y(k) + a1 · y(k − 1) + a2 · y(k − 2) = b0 · u(k)

y(k ·h) = −a1 · y(k ·h−h)− a2 · y(k ·h− 2 ·h)+ b0 ·u(k ·h)

�JI�

y(k) + a1 · y(k − 1) + a2 · y(k − 2) = b0 · u(k)

y(k) = −a1 · y(k − 1) − a2 · y(k − 2) + b0 · u(k)

�JI�

y(k) + a1 · y(k − 1) + a2 · y(k − 2) = b0 · u(k)

y(k) = −a1 · y(k − 1) − a2 · y(k − 2) + b0 · u(k)

ADu ( t )

u ( k )

ADy ( k )

f _ 0 1 a _ 0 2 . e p s Processeurs de signaux – p. 11/69

�JI�

/∗ rou t ine d ’ i n t e r r u p t i o n act ivee à chaque i n s ta n t d ’ echant i l lonnage ∗ /void i n t e r r u p t f i l t r e ( ){

s ta t i c f loa t y [ 3 ] ; /∗ tableau contenant y ( k ) , y ( k−1) et y ( k−2)∗/f l oa t u ; /∗ entree echan t i l l onnee ∗ /

/∗ l i t le r é s u l t a t de la conversion A/ D∗ /u = AD_lec ( ) ;

/∗ algor i thme ∗ /y [0 ] = − a1∗y [1 ] − a2∗y [ 2 ] + b0∗u ;

/∗ lance la conversion D/ A de y ( k )∗ /DA_conv( y [ 0 ] ) ;

/∗ mise a jour des so r t i e s memoriseespour l ’ i n s ta n t d ’ echant i l lonnage su ivant ∗ /

y [ 2 ] = y [ 1 ] ;y [ 1 ] = y [ 0 ] ;

�JI�

Algorithmes mathématiques : généralisation

y(k) = −

ai · y(k − i) +n∑

bj · u(k − j)

=⇒ Opérations typiques :

somme de produitsdécalages

�JI�

Filtre FIR

�JI�

Filtre IIR

�JI�

Traitement en temps réel

Traitement en temps réel "hard"

L’algorithme mathématique doit s’exécuter sans provoquerde retard ≥ h, de façon à garantir l’échantillonnagerégulier des grandeurs d’entrée de même que la mise àjour des grandeurs de sortie :

Traitement de la parole (traduction)FiltrageRégulation

�JI�

Traitement en temps réel de la parole

iutomatisation

n s t i t u t d '

n d u s t r i e l l e

Traitementen

L e c t u r e e t t r a i t e m e n t d u r é s u l t a td e l ' a c q u i s i t i o n ( = > y ( k ) )

E x é c u t i o n d e l ' a l g o r i t h m e d et r a i t e m e n t = > u ( k ) = f ( w ( k ) , w ( k - 1 ) , . . . , y ( k ) , y ( k - 1 ) , . . . ) )T r a n s m i s s i o n d u r é s u l t a t( L a n c e m e n t d ' u n e c o n v e r s i o n D / A , é c r i t u r e s u r r e g i s t r e d ' é m i s s i o n d u p o r t s é r i e , e t c )

T â c h e s d e f o n d ( n o n t e m p s r é e l )

TconvAD

TconvDA

Tcalcul

L a n c e m e n t d ' u n e a c q u i s i t i o n( c o n v e r s i o n A / D , l e c t u r e d u r e g i s t r e d er é c e p t i o n d u p o r t s é r i e , e t c )

Signal d'horloge(base de tempspour définir h)

Tâches

i n t e r ru p t i o n

L a n c e m e n t d ' u n e a c q u i s i t i o n( c o n v e r s i o n A / D , l e c t u r e d u r e g i s t r e d er é c e p t i o n d u p o r t s é r i e , e t c )

f_01a_01.eps

Processeurs

designaux

–p.18/69

�JI�

Traitement en temps réel : régulation numérique

Aw ( k h )

y ( k h )

u ( t ) x ( t )u ( k h )

A N A L O G I Q U EN U M E R I Q U E

A L G O R I T H M ES Y S T E M E

AR E G L E R

H O R L O G E

y ( k h )

w ( k h )

y ( t )

v ( t )

n ( t )

c o n s i g n e

b r u i t s u r l a m e s u r e

g r a n d e u r r é g l é e

c o m m a n d ec o m m a n d e

p e r t u r b a t i o n

u ( k h )

f _ 0 1 a _ 0 5 . e p s

�JI�

Traitement par lot

�JI�

Fonctionnement sur interruption

Facteur important : temps de latenced’interruption dépend de l’architecture,notamment de la mise en pipeline desinstructions

�JI�

Traitement comme système échantillonné

L’application à implanter doit pouvoir être traitéecomme un système échantillonné, bien qu’étantsouvent intrinsèquement analogique =⇒

Discrétisation possible de l’axe du temps,t = k · h

Théorie nécessaire pour gérer le passage dudomaine analogique au domaine échantillonné

�JI�

Signaux :

Temps Amplitude

Continu

0 t 0 t

Discret

0 t 0 t

�JI�

AD A D y ( k )u ( t ) y ( t )

u ( k ) G ( s )

H ( z )f _ 0 1 a _ 0 7 . e p s

u ( k ) y ( k )

H(z) =Y (z)

(1 − z−1

�JI�

Application Fréquence d’échan-tillonnage fe = 1

Régulation 1 [kHz]

Télécommunications 8 [kHz]

Traitement de la parole 8 . . . 10 [kHz]

Traitement audio 40 . . . 48 [kHz]

Mise à jour d’écran video 50 . . . 100 [Hz]

Mise à jour des pixels 14 [MHz]

�JI�

Flexibilité

Flexibilité nécessaire :

Pour être à jour avec l’état de l’art (domaine du TdS enconstante évolution, cf biomédical)Pour être en mesure de faire évoluer un produit à

moindre coût et prolonger ainsi sa durée de viePour implanter facilement ses propres techniques de

traitement=⇒ Solution logicielle basée sur un microprocesseur =

meilleur moyen de garantir une bonne flexibilité

�JI�

Avantages/inconvénients de l’utilisation de DSPs

Sans précautions particulières, insertion denon-linéarités, dues à la quantification desconvertisseurs, à la précision de calcul finie duprocesseur et au procédé d’échantillonnage(recouvrement spectral)

�JI�

Insertion de retards purs :

ADu ( t )

u ( k )

ADy ( k )

f _ 0 1 a _ 0 2 . e p s

�JI�

Insertion de retards purs :temps de conversion A/D

ADu ( t )

u ( k )

ADy ( k )

f _ 0 1 a _ 0 2 . e p s

�JI�

Insertion de retards purs :temps de conversion A/Dtemps d’exécution de l’algorithme de traitement designal

ADu ( t )

u ( k )

ADy ( k )

f _ 0 1 a _ 0 2 . e p s

�JI�

Insertion de retards purs :temps de conversion A/Dtemps d’exécution de l’algorithme de traitement designaltemps de conversion D/A

ADu ( t )

u ( k )

ADy ( k )

f _ 0 1 a _ 0 2 . e p s

�JI�

Insertion d’un retard supplémentaire dû à laconstruction imparfaite du signal analogique à partir dusignal numérique

�JI�

Insertion d’un retard (déphasage) supplémentaire dû àla présence d’un filtre anti-repliement (voir cours detraitement de signal)

�JI�

Insertion d’un retard (déphasage) supplémentaire dû àla présence d’un filtre anti-repliement (voir cours detraitement de signal)

Infrastructure logicielle lourde (émulateur, compilateur,assembleur, éditeur de liens)

�JI�

Pour un algorithme simple, grand nombre decomposants, d’une complexité supérieure

�JI�

Pour un algorithme simple, grand nombre decomposants, d’une complexité supérieure

A structure et identiques (par exemple filtre passe-basanalogique et filtre passe-bas numérique), le filtreanalogique offre des performances supérieures

�JI�

Quantification des convertisseurs :

f _ 0 1 a _ 0 6 . e p s

�JI�

Battement (non respect du théorème de l’échantillonnage)

0 5 10 15 20 25 30 35 40 45 500

Sous−échantillonnage d’un signal analogique

0 5 10 15 20 25 30 35 40 45 500

t [s], k

Reconstruction du signal analogique

f_01_matlab_43_44_4.eps

�JI�

0 5 10 15 20 25 30 35 40 45 500

t [s], k

f_01_matlab_43_44_5.eps Processeurs de signaux – p. 32/69

�JI�

0 5 10 15 20 25 30 35 40 45 500

t [s], k

�JI�

0 5 10 15 20 25 30 35 40 45 500

t [s], k

�JI�

10 100 700 1300 10000−150

−140

−130

−120

−110

−100

f [Hz]

] (f e=

10 100 700 1300 100000

f [Hz]

] (f e=

f_replie_01_6.eps Processeurs de signaux – p. 32/69

�JI�

10 100 700 1300 10000−150

−140

−130

−120

−110

−100

f [Hz]

] (f e=

10 100 700 1300 10000−150

−140

−130

−120

−110

−100

f [Hz]

] (f e=

f_replie_01_5.eps Processeurs de signaux – p. 32/69

�JI�

Comportement non-stationnaire

DAy ( k ) y ( t )

u ( k )

A L G O R I T H M E AD

u ( t )kt

H O R L O G E

F I L T R E N U M E R I Q U E f _ 0 1 _ 1 9 . e p s

�JI�

0 1 2 3 4 5 6 7 8 9 100

Réponse indicielle d’un filtre numérique

0 1 2 3 4 5 6 7 8 9 100

t [s], k

f_01_matlab_45_2.eps Processeurs de signaux – p. 33/69

�JI�

0 1 2 3 4 5 6 7 8 9 100

Réponse indicielle d’un filtre numérique

0 1 2 3 4 5 6 7 8 9 100

t [s], k

f_01_matlab_45_1.eps Processeurs de signaux – p. 33/69

�JI�

Oscillation cachée

0 2 4 6 8 10 12 14 16 18 200

1.6Réponse indicielle analogique y(t) et échantillonnée y(k)

t [s], k

f_01_matlab_66_3c.eps Processeurs de signaux – p. 34/69

�JI�

Retard dû à la construction imparfaite du signalanalogique :

0 1 2 3 4 5 6 7 8 9 10−1

−0.8

−0.6

−0.4

−0.2

t [s], k

Commande équivalente à la suite d’impulsions rectangulaires

f_01_matlab_65_1c.eps Processeurs de signaux – p. 35/69

�JI�

Réponse harmonique :

10−2

10−1

ω [rad/s]

Réponse harmonique (diagramme de Bode)

10−2

10−1

−180

−135

ω [rad/s]

f_ch_06_02_4c.epsProcesseurs de signaux – p. 36/69

�JI�

Architecture de base des DSPs

Architecture de Harvard

�JI�

Pipelining

�JI�

Pipelining

Multiplicateur dédié (hardware)

�JI�

Pipelining

Multiplicateur dédié (hardware)

Instructions spécifiques au traitementnumérique des signaux

�JI�

Architecture de base des DSPs : von Neuman et Harvard

�JI�

Architecture de base des DSPs : Harvard

7T e s t / e m u l a t i o n

T i m e r

6S e r i a l p o r t 1

P r o g r a m b u s

D a t a b u s

P r o g r a mc o n t r o l l e r

O s c i l l a t o r / t i m e rI n i t i a l i z a t i o nI n t e r r u p t sM u l t i p r o c e s s i n gM e m o r y c o n t r o l

P a r a l l e ll o g i cu n i t( P L U )

C A L U

D a t a b u s

. M u l t i p l i e r. A c c u m u l a t o r. A C C B u f f e r. S h i f t e r s. A r i t h m e t i cl o g i c u n i t ( A L U )

P r o g r a mR O M

D a t a / P r o g r a mD A R A M

B 0 ( 5 1 2 X 1 6 )

D a t a D A R A MB 2 ( 3 2 X 1 6 )B 1 ( 5 1 2 X 1 6 )

P r o g r a mc o u n t e r

S t a t u s / c o n t r o lr e g i s t e r s

H a r d w a r e s t a c kA d d r e s s g e n e r a t i o n

l o g i cI n s t r u c t i o n r e g i s t e r

M e m o r y -m a p p e dr e g i s t e r s

M e m o r yP e r i p h e r a l s

A u x i l i a r yr e g i s t e ra r i t h m e t i c

u n i t( A R A U )

' C 5 0 2 K

D a t a / P r o g r a mS A R A M

' C 5 0 9 K6S e r i a l p o r t 2

6T D Ms e r i a l p o r t

6B u f f e r e ds e r i a l p o r t

1 8H o s t p o r ti n t e r f a c e

�JI�

Architecture de base des DSPs : Pipelining

E x e c u t e ( E )

R e a d ( R )

D e c o d e ( D )

F e t c h ( F )

C L K I N

N ± 1

N ± 2

N ± 1

N ± 3

N ± 2

N ± 1

F u l l y l o a d e dp i p e l i n e

�JI�

Architecture de base des DSPs : Pipelining

�JI�

Architecture de base des DSPs : multiplicateur dédié

Genre d’opérations typique :

ai · y(k − i)

LT Y_I ; charge le mu l t i p l i cande dans le r e g i s t r e TMPY A_I ; m u l t i p l i e par le c o e f f i c i e n t , le

; r e s u l t a t se t rouvant dans le r e g i s t r e P

�JI�

Architecture de base des DSPs : multiplicateur dédié

LT Y_I ; charge le mu l t i p l i cande dans le r e g i s t r e TMPY A_I ; m u l t i p l i e par le c o e f f i c i e n t , le

; r e s u l t a t se t rouvant dans le r e g i s t r e P

Le résultat d’une multiplication de deux nombres entiers16 [bit](positifs pour cet exemple) fournit un résultats’étendant sur presque 32 [bit] :

(215 − 1

︸︷︷︸

Y_I=7fffh

·(215 − 1

︸︷︷︸

A_I=7fffh

≈ 230 < 231 − 1

=⇒ le registre P recevant le résultat de la multiplication anécessairement une largeur de 32 [bit].

�JI�

Instructions spécifiques aux DSPs : décalages, MAC, DMOV, etc

Exemple : implantation du filtre

y(k) = −a1 · y(k − 1) − a2 · y(k − 2) + b0 · u(k)

Implantation (principe)

Y0 = XA1 ∗ Y1 + XA2 ∗ Y2 + XB0 ∗ UY1 = Y0Y2 = Y1

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

∗ F i l t r e numerique passe−bas de type IIR de second ordre∗ Cette rou t ine est appelee a chaque i n s ta n t d ’ echant i l lonnage∗ ( vers ion 1 , non opt imisee )∗ ∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗

∗ On suppose que les c o e f f i c i e n t s du f i l t r e sont stockes dans∗ les va r i ab les ( memoires ) XA1, XA2 et XB0 et que les signaux∗ d ’ entree et de s o r t i e dans les va r i ab les ( memoires )∗ U, Y0 , Y1 et Y2 ( cf chap .2 pour leu r dec la ra t i on )

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

FILTRE:LT Y1 ; charge le mu l t i p l i cande dans le r e g i s t r e TMPY XA1 ; m u l t i p l i ePAC ; place le r é s u l t a t de la m u l t i p l i c a t i o n dans

; l ’ accumulateurLT Y2 ; charge le m u l t i p l i c a t e u r dans le r e g i s t r e TMPY XA2 ; m u l t i p l i eAPAC ; a joute le r é s u l t a t de la m u l t i p l i c a t i o n à

; l ’ accumulateur

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

LT U ; charge le m u l t i p l i c a t e u r dans le r e g i s t r e TMPY XB0 ; m u l t i p l i eAPAC ; a joute le r é s u l t a t de la m u l t i p l i c a t i o n à

; l ’ accumulateurSACH Y0,4 ; stocke la p a r t i e haute du r e s u l t a t ( 3 2 b i t s )

; en le decalant de 4 b i t s a gauche = d i v i s i o n; par 2^12

DMOV Y1 ; déplace d ’ un emplacement de mémoire data; pour créer le dé la i ( Y1−>Y2)

DMOV Y0 ; déplace d ’ un emplacement de mémoire data; pour créer le dé la i ( Y0−>Y1)

RETE ; re tour de l ’ i n t e r r u p t i o n

Total : 12 cyclesProcesseurs de signaux – p. 47/69

�JI�

Décalage de bits : le contenu del’accumulateur peut être sauvegardé enmémoire en même temps que décalé vers lagauche ou la droite ( = multiplié ou divisé parune puissance de 2)En arithmétique à virgule fixe, attention auproblème de résolution et de débordement(overflow)

=⇒ gestion des décalages

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

Les opérandes des multiplications sont mis à l’échelle :

XB0 = 4096 · b0 = 212 · b0

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

XB0 = 4096 · b0 = 212 · b0

U =4096

10· 24 · u(k) =

10· u(k)

extension du signe !

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

XB0 = 4096 · b0 = 212 · b0

U =4096

10· 24 · u(k) =

10· u(k)

XA1 = 4096 · a1 = 212 · a1

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

XB0 = 4096 · b0 = 212 · b0

U =4096

10· 24 · u(k) =

10· u(k)

Yi =4096

10· 24 · y(k− i) =

10· y(k− i)

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

XB0 = 4096 · b0 = 212 · b0

U =4096

10· 24 · u(k) =

10· u(k)

Résultat de la multiplication XB0 · U :

ACC = XB0 · U = 212 ·216

10· b0 · u(k)

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

XB0 = 4096 · b0 = 212 · b0

U =4096

10· 24 · u(k) =

10· u(k)

Résultat de la multiplication XB0 · U :

ACC = XB0 · U = 212 ·216

10· b0 · u(k)

XAI · YI et XBI · UI si possible à la même échelle pour être additionnés :

SACH Y0,4 stocke la partie haute du resultat (32 bits) en ledecalant de 4 bits à gauche = division par 212 !

�JI�

z - 1u ( k ) y ( k ) = u ( k - 1 )f _ 0 1 a _ 0 9 . e p s

Assembleur :DMOV Y0 ; déplace d ’ un emplacement de mémoire data

; pour créer le dé la i ( Y0−>Y1)

C :/∗ mise a jour des so r t i e s memorisées

pour l ’ i n s ta n t d ’ échant i l lonnage su ivant ∗ /y [ 1 ] = y [ 0 ] ;

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

∗ F i l t r e numerique passe−bas de second ordre( vers ion 2 , opt imisee avec LTD)∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

FILTRE:ZAC ; met a zero l ’ accumulateurLT Y2 ; charge le mu l t i p l i cande dans le r e g i s t r e TMPY XA2 ; m u l t i p l i eLTD Y1 ; charge le mu l t i p l i cande dans le r e g i s t r e T

; add i t ionne le r é s u l t a t de la; m u l t i p l i c a t i o n à l ’ accumulateur; déplace d ’ un emplacement de mémoire data; pour créer le dé la i ( Y1−>Y2)

MPY XA1 ; m u l t i p l i e

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

LTA U ; a joute le r é s u l t a t de la m u l t i p l i c a t i o n; à l ’ accumulateur; charge le m u l t i p l i c a t e u r dans le ; r e g i s t r e T

MPY XB0 ; m u l t i p l i eAPAC ; a joute le r é s u l t a t de la m u l t i p l i c a t i o n

; à l ’ accumulateurSACH Y0,4 ; stocke la p a r t i e haute du r e s u l t a t

; ( 3 2 b i t s ) en le decalant de 4 b i t s a ; gaucheDMOV Y0 ; déplace d ’ un emplacement de mémoire data

; pour créer le dé la i ( Y0−>Y1)RETE ; re tour de l ’ i n t e r r u p t i o n

Total : 10 cyclesProcesseurs de signaux – p. 53/69

�JI�

Y0 = XA1 * Y1 +XA2 * Y2 + XB0 * U

F i l t r e numerique passe−bas de second ordre( vers ion 3 , opt imisee avec RPT et MACD)∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗

; i n i t i a l i s a t i o n s diversesFILTRE:

RPT 2 ; i n i t i a l i s e le compteurMACD A1,∗+ ; LT , DMOV, MPY et APACSACH Y0,4 ; stocke la p a r t i e haute du r e s u l t a t

; ( 3 2 b i t s ) en le decalant de 4 b i t s à gaucheRETE ; re tour de l ’ i n t e r r u p t i o n

�JI�

Cycle d’instruction rapide

�JI�

Tampon circulaire, exemple du filtre FIR

/∗ mise a jour des so r t i e s memoriséespour l ’ i n s ta n t d ’ échant i l lonnage su ivant ∗ /

y [ 1 ] = y [ 0 ] ;

�JI�

Tampon circulaire, exemple du filtre FIR

�JI�

Virgule fixe-virgule flottante

�JI�

Virgule fixe-virgule flottante

�JI�

Exemple : DSP TMS 320C50

Cycle Time (ns) 50

Data / Program Memory (Words) 64K/64K

Frequency (MHz) 40

MIPS 20

Parallel Ports 64Kx16

RAM (Words) 10K

Serial Ports 1

TDM Serial Ports 1

Timers 1

Total Serial Ports 2

�JI�

Exemple : DSP TMS 320F2812

ET . . . compilateur C/C++ !

�JI�

P ± S C A L E R( ± 6 , 0 , 1 , 4 )

P R E S C A L E RS F L ( 0 ± 1 6 )

T R E G 2 ( 4 )

D A T A B U S

P R O G R A M B U SD 1 5 ± D 0

R B I T

A 1 5 ± A 0

D B M R

3 2A C C B ( 3 2 )

A C C LA C C H

A L U ( 3 2 )

3 23 2

P R E G ( 3 2 )

M U L T I P L I E RT R E G 0

M U XB 1B 2

D A R A MB 0

D A R A M

f r o m I R E G7 L S B

S A R A M

A R A U

P R O G R A M B U S

C B S R 2C B S R 1C B C R ( 8 )

A R 7A R 6

A R 4A R 3A R 2A R 1

A R C RI N D X

S e r i a l P o r t 1T R E G 1 ( 5 )B R C RG R E GI F RI M RR P T CP M S TS T 1S T 0

B M A RI R E G

I n s t r u c t i o n

A d d r e s s

P A S R

C O M P A R E

P A E R

( 8 x 1 6 )S t a c k

N M IW ER D

C L K I N 2X 2 / C L K I NC L K O U T 1X 1

4I N T ( 1 ± 4 )M P / M C

H O L D AH O L D

X FB R

R E A D YS T R BR WP SD SI S

C L K M D 3C L K M D 2

C B E R 2C B E R 1

MUXMUX

N o t e s : A l l r e g i s t e r s a n d d a t a l i n e s a r e 1 6 - b i t s w i d e u n l e s s o t h e r w i s e s p e c i f i e d .

D a t a / P r o g r a m

D a t a

C L K M D 1

P A 1 5

I / O P o r t s

D A T A B U S

P R E S C A L E RS F R ( 0 ± 1 6 )

P O S T S C A L E R( 0 ± 7 )

I A C K

ram Con

troller

S T 0 [ A R P ] S T 0 [ D P ]

S T 1 [ C ]

1 6 I O W S RC W S R ( 5 )

P D W S R

S o f t w a r e w a i t ± s t a t e s

S e r i a l P o r t 2

²T i m e - D i v i s i o nM u l t i p l e x e dS e r i a l P o r t

²B u f f e r e dS e r i a lP o r t

T i m e r

²H o s t P o r tI n t e r f a c e

E m u l a t i o n

�JI�

L’unité arithmétique et logique centrale (ALU)contient

un shifter (ou scaler) 16 bitsun multiplicateur 16x16 bitsun accumulateur de 32 bits

�JI�

P ± S C A L E R( ± 6 , 0 , 1 , 4 )

P R E S C A L E RS F L ( 0 ± 1 6 )

D a t a B u s

3 2A C C B ( 3 2 )

A C C LA C C H

A L U ( 3 2 )

3 23 2

P R E G ( 3 2 )

M u l t i p l i e rT R E G 0 T R E G 1 ( 5 )

ram Bu

D a t a B u s

C ( 1 )S T 1

P R E S C A L E RS F R ( 0 ± 1 6 )

P O S T S C A L E R( 0 ± 7 )

N o t e s : A l l r e g i s t e r s a n d d a t a l i n e s a r e 1 6 - b i t s w i d e u n l e s s o t h e r w i s e s p e c i f i e d .Processeurs de signaux – p. 64/69

�JI�

Applications

Automotive Consumer Control General-Purpose

Adaptive ridecontrolAntiskid brakesCellular telephonesDigital radiosEngine controlGlobal positioningNavigationVibration analysisVoice commands

Digital radios/TVsEducational toysMusic synthesizersPower toolsRadar detectorsSolid-state answe-ring machines

Disk drive controlEngine controlLaser printer controlMotor controlRobotics controlServo control

Adaptive filtering

ConvolutionCorrelationDigital filtering

Fast Fourier trans-formsHilbert transformsWaveform genera-tionWindowing

�JI�

Applications

Graphics/Imaging Industrial Instrumentation Medical

3-D rotationAnimation/digitalmap

Homomorphic pro-cessingPattern recognitionImage enhance-mentImage compres-sion/transmissionRobot visionWorkstations

Numeric controlPower-line monito-ringRoboticsSecurity access

Digital filtering

Function generation

Pattern matchingPhase-locked loopsSeismic processingSpectrum analysisTransient analysis

Diagnostic equip-mentFetal monitoringHearing aidsPatient monitoringProstheticsUltrasound equip-ment

�JI�

Applications

Military Telecommunications Telecommunications Voice/Speech

Image processing

Missile guidance

NavigationRadar processingRadio frequencymodemsSecure communica-tionsSonar processing

1200- to 19200-bpsmodemsAdaptive equalizersADPCM transco-dersCellular telephonesChannel multi-plexingData encryptionDigital PBXsDigital speech inter-polation (DSI)Personal digital as-sistants (PDA)

DTMF enco-ding/decodingEcho cancellationFaxLine repeatersSpeaker phonesSpread spectrumcommunicationsVideo conferencingX.25 Packet Swit-chingPersonal commu-nications systems(PCS)

Speech enhance-mentSpeech recognitionSpeech synthesisSpeaker verificationSpeech vocodingVoice mailText-to-speech

�JI�

Programmation des DSPs : système de développement

T M S 3 2 0 D e v e l o p m e n t P r o d u c t I n t e g r a t i o n

A r c h i v e r

M a c r oL i b r a r y

M a c r oS o u r c eF i l e s

A r c h i v e r

L i b r a r y o fO b j e c tF i l e s

T M S 3 2 0D S P

H e x C o n v e r s i o nU t i l i t y

E P R O MP r o g r a m m e r

R u n t i m eS u p p o r t L i b r a r y

X D S E m u l a t o rw i t h D e b u g g e r

A b s o l u t eL i s t e r

CS o u r c eF i l e s

A s s e m b l e rS o u r c e

C O F FO b j e c tF i l e s

E x e c u t a b l eC O F FF i l e S i m u l a t o r

E V Mw i t h D e b u g g e r

C C o m p i l e r

L i n k e r

A s s e m b l e r

�JI�

Liens Internet

http ://www.go-dsp.com/fet/expressdsp/index.html

Processeurs de signaux Chapitre 1 Introduction aux...

Documents

Transcript of Processeurs de signaux Chapitre 1 Introduction aux...

Modicon M340 Pour Processeurs Et Modules de Communication Ethernet

GoBack - php.iai.heig-vd.chphp.iai.heig-vd.ch/~mee//cours/cours_ts/chap_01/presentation/... · i A i nstitut d' utomatisation ndustrielle Introduction Introduction Organisationdu

Modicon M340 - Processeurs - Manuel de configuration

Dell Precision T3500 · Fonctionnalité Caractéristiques techniques de la station de travail Dell Precision T3500 Processeurs Processeurs Intel ® Xeon série 5600 jusqu'à six cœurs,

signal [Mode de compatibilité] - educnet.enpc.fr · Classification des signaux signaux déterministes aléatoires permanents transitoires stationnaires non-stationnaires Signaux

CHAPITRE 2: Architectures conventionnelles Processeurs RISC,CISC Mmoires.

Fonctionnement et performance des processeurs

Processeurs Hautes Performances Panorama et Nouveaux Défis

Introduction au logiciel MATLAB ”Cours bloc” - webmee/matlab/latex/presentation_cours_bloc.pdf · A i i utomatisation nstitut d' ndustrielle Introduction au logiciel MATLAB ”Cours

Signaux routiers

GIF-3002 SYSTÈMES MICRO- PROCESSEURS ET INTERFACES

Chapitre ii architecture interne des processeurs

SIGNAUX ALÉATOIRES

CHAPITRE PROCESSEURS DE SIGNAUX (DSP) TMS320C5xphp.iai.heig-vd.ch/~mee//cours/cours_dsp/chap_02/word/dsp_02.pdf · TMS320C5x. eivd PROCESSEURS DE SIGNAUX (DSP) -2- CHAPITRE 2 ...

CNAM Bases de Traitement du Signaleasytp.cnam.fr/roviras/roviras_enseigne/ELE103_partI_v23.pdf · Processeurs de signaux et logique programmable ELE119 Techniques avancées en électronique

Classification des signaux exemples de signaux réels

Introduction Au Processeurs

CHAPITRE PROCESSEURS DE SIGNAUX (DSP) …php.iai.heig-vd.ch/~mee/cours/cours_dsp/chap_02/word/dsp...architecture relativement simple et à nombre d’instructions limité, appréhendable

Architecture Des Processeurs

Quelques applications de la programmation des processeurs ...