Fabrice BOUQUET

DEUG 2ème Année

2

Représentation de l’information

Temps

Tension

0 0

1

0 1 0 0

423 22 21 20

1 0 1 1

B = 1123 22 21 20

Binaire = {0,1Hexadécimal = {0, 1 … 9, A, B, C, D, E, FCaractère = American Standard Code for Information Interchange

‘A’ = 97, ‘1’ = 49, ‘!’ = 33

Electronique :

Informatique :

Humain :

3

Algèbre de Boole (1850)

A A0 1

1 0

Ou Xor Nor Et Nand Egal

A B A B AB A B A B A B AB

0 0 0 0 1 0 1 1

0 1 1 1 0 0 1 0

1 0 1 1 0 0 1 01 1 1 0 0 1 0 1

• Espace : { 0, 1 • Deux lois de compositions internes : ,

• AB = AB

• AB = (AB )

• A B = (AB )

• AB = (A B) (A B)

• AB = (AB) (A B)

B

C

A

A

C

B

B

C

A

B

C

A

C

A

C

A

4

Propriétés de l’algèbre

Associativité (AB) C = A (B) C) (AB) C = A (BC)

Commutativité AB = BA AB = BADistributivité A (BC) = (AB) (AC)

A (BC) = (AB) (AC)

Loi d’Identité A0 = A A1 = A

Loi du 0 et 1 A1 = 1 A0 = 0

Loi d ’inversion AA = 1 AA = 0

Théorème De Morgan (ABC...) = ABC… (ABC...) = ABC...

5

Chronologie

-3000 à 1945 : Prémisse et base (Diode, Booléen, cartes perforées)

1945 à 1955 : Premiers Ordinateurs (Transitor, mémoire à tores)

1955 à 1970 : Mini-informatique (Basic, Arpanet, circuit intégré, C)

1971 à 1976 : Informatique de « Garages » (Unix, Intel 4004, CP/M)

1976 à 1980 : Micro-informatique (Apple II, Dos, Space invaders)

1980 à 1983 : Informatique familiale (Z 80, ZX 81, Intel 8088)

1984 à 1986 : Informatique conviviale (Apple Macintosh, 68000)

1987 à … : Informatique de masses (Atari, Amiga, Clone IBM)

6

Pré-Historique-3000 : Chine, l'octogone à trigramme-500 : Moyen Orient, l'abaque et le boulier. 1623 : Wilhelm Schickard invente une horloge calculante (+,-,*)1632 : L'Anglais Oughtred invente la Règle à calcul1642 : Pascal, la Pascaline (+,-)1666 : Moreland, la multiplication par additions successives. 1679 : Leibnitz, arithmétique binaire (octogrammes de Fou-Hi). 1694 : Leibnitz améliore la Pascaline (+,-,*,/) 1728 : Falcon construit métier à tisser utilisant les cartes perforées1820 : Charles-Xavier Thomas, l'arithmomètre (calculette de poche)1833 : Babbage, imagine et tente de réaliser la machine à différences

puis une machine analytique (UC,mémoire, registres…)

7

Historique1836 - 1838 : Edward Davy, William Looke et Charles Wheastone,

le télégraphe. Samuel Morse, code Morse1840 : Ada Lovelace, principe itérations successives : algorithme

en honneur de Al Khowarizmi (820). 1854 : Boole, Algèbre de Boole1858 : Le premier cable transatlantique (2ème en 1866)1867 : Sholes et Glidden, machine à écrire (marque Remington)1904 : John Fleming, Diode (tube à vide) Lee DeForest, Triode 19071919 : Eccles et Jordan, Basculeur (deux triodes) flip-flop, bi-stable1937 : Alan M. Turing, Machine de Turing1938 : Thèse de Shannon, BInary digiT (// architecture et Booléen) Création du Versuchmodell 1 ou Z1 (mécanique)1941 : Création du calculateur binaire ABC (lampes)1945 : Murray Hopper découvre dans Mark I le BUG

8

Générations et technologie• Première génération

– Tubes à vide 1939-1955

• Deuxième génération– Transistors 1955-1965

• Troisième génération– Circuits intégrés 1965-1980

• Quatrième génération– LSI, VLSI (Very) Large Scale

Integration 1980...

1906 Triodepar Lee DeForest

1948 Transfer resistor par Bell

1957 Puce par Texas Instruments et Fairchild Semiconductor Company

9

Composition d’un ordinateur

10

Carte mère

Bios

Slots d’extension ISA / PCIPort Série / Parallèle USB

Mémoire: EDO

SDRAM

Pile

Chipset

ContrôleurDisque

Connecteurs : IDE / Disquette Alimentation

CPU

Quartz

Contrôleur

Clavier / Souris

11

MémoireMémoire centrale :

• Stockage des informations sous forme de bits• Structure en cellules (taille variable, 1Ko)• Chaque cellule possède une adresse• Elle est volatile

Types de mémoires :• RAM : Random Access Memory, accès direct à chaque cellule mémoire, lecture/écriture (mémoire centrale)• ROM : Read Only Memory, lecture seulement, non volatile (bios) • PROM, EPROM, EEPROM : Programmable Read Only Memory, lecture « seulement », non volatile (un peu partout, bios)

12

Type de RAM

• SRAM : Statique RAM, peu rafraîchie, tant d’accès très court mais cher (registre, cache) : Bascule D

• DRAM : Dynamique RAM, rafraîchie souvent plusieurs fois par seconde, coût peut élevé (mémoire centrale) : Transistor

CPUregistres

cache

Bus Mémoire

Mémoire E/S systèmes

BusE/S

Taille : 200 o 64 Ko 32 Mo 2 GoVitesse : 5 ns 10 ns 100 ns 5 ms

13Pentium IV 3,06 Ghz HyperThreading

Intel Processeur Date demise enservice

Performen MIPS

CPUfréquence

Nb deTransistors

Taille desregistres

Taille dubus de

données

Taillemémoire

adressable

Cache dans leCPU

8086 1978 0.8 4,77Mhz8Mhz

29 K 16 1620

1 Mo None

80 286 1982 2.7 6 Mhz25 Mhz

134 K 16 1620

16 Mo -

386 DX 1985 6 16 Mhz50 Mhz

275 K 32 3232

4 Go -

486 DX 1989 20 25 Mhz120 Mhz

1,2 M 32 3232

4 Go 8 Ko L1

Pentium I &MMX

1993 100 60 Mhz233 Mhz

3,1 M 32 6432

4 Go 16 Ko L1

Pentium Pro 1995 440 150 Mhz200 Mhz

5,5 M 32 6436

64 Go 16 Ko L1256/512 Ko L2

Pentium IICeleron

1997 466 233 Mhz450 Mhz

7 M 32 6436

64 Go 32 Ko L1256 Ko ou512Ko L2

Pentium IIIAMD Athlon

1999 1000 400 Mhz1,2 Ghz

8,2 M 32 GP128 SIMD

6436

64 Go 32 Ko L1512 Ko L2

Pentium IVAMD Athlon XP

2001 3000 1,4 Ghz 12 M 32 GP128 SIMD

64512

64 Go 8Ko L1512 Ko L2

Evolution des processeurs

14

Processeur 8086

Composition en deux groupes ( UC / UI ) :– Unité d’Exécution & Séquencement et Décodeur d’Instruction

– Unité Logique & Arithmétique et Gestionnaire Mémoire

– Registres et Drapeaux

Unité de Calcul Unité Interface

GM

Bus Interne

Drapeaux

ALU

IP CS

SSDS

ES

Pile

AX : Al - AhBX : Bl - Bh

CX : Cl - ChDX : Dl - Cl

BP

SPDISI

Registres

Généraux

Spécialisés

UES

Bus

ExterneDI

15

Architecture AMD Athlon

16

Bus

• Un Bus permet de transmettre en parallèle plusieurs données entre les différentes unités de l’ordinateur

• 1 fil = 1 bit

• 4 Types de Bus :– Bus de commande : travail du processeur

– Bus d’adresse : transmet adresse mémoire lire/écrire

– Bus de données : transmet données cf. commande

– Bus d’extensions : ISA, EISA, PCI, AGP, SCSI, USB

Périphériques

Stockage RéseauInterface utilisateur

Entrée/Sortie

18

Interruption ?

Mon Programme

Touche Appuyée ?

Traitement

Oui Non

Interrogation : Perte de temps

Mon Programme

Tou

che

App

uyée

!

Traitement

Clavier

19

Interruptions• 3 niveaux d'interruption, exception, trappe :

– NMI (Non Masquable Interrupt) Hardware

– INTR (Interruption Request) (si IF=1) Hardware

– INT (Interrupt) Logicielle

• Interruption : Signal externe "asynchrone" rythmant les opérations du système ( Timer 18,2 x par seconde, touche appuyée sur le clavier )

• Exception : Signal interne au processeur ( division par zéro, overflow )

• Trappe : Demande explicite de traitement logicielle ( Souris, touche clavier, division par zéro...)

Pri

orit

é

20

Déroutement d’un programme

NMI IRQ i Int i

Terminer instructionen cours

INTR 8259

Recherche vecteur dans la table (IDT)

Empiler Drapeaux, CS, IP (pile)IF = 0, CS,IP <- vecteur

ACQ 8259

Dépiler CS,IP, Drapeaux (pile)CS,IP <- vecteur

Processeur

Périphérique

LogicielBus

Dem

ande

Aut

oris

e

Programme

IT

Traitement IT

Fin IT

Programme

Communication

Programme

Intra-ProcesseurDemande

Informe

21

Assembleur : Nasm

[SEGMENT .data]Val equ 12Var1 db 69Var2 dw 0FFFFh

[SEGMENT .bss]Tab resb 100

[BITS 16][ORG 0x0100]

[SEGMENT .text]BEGIN:

jmp .START

.FIN:

mov ax, $4C00 int $21

.START:

mov Var1, 3 jmp .FIN

;END START

22

Déclaration

DB : Variable 8 bitsDW : Variable 16 bitsEQU : Constante

RESB : Variable 8 bitsRESW : Variable 16 bits

BYTE : Taille d'une variable mémoire 8 bitsWORD : Taille d'une variable mémoire 16 bitsEtiquette : adresse d’une méthode/ branchement.Etiquette : adresse locale

23

Instructions

NOP : RienMOV : Affectation

PUSH : EmpilerPOP : Dépiler

CALL : Appel de sous-programmeRET : Retour d'un sous-programme

LDS : Chargement doubleLES : Chargement double

INT : Interruption

LOOP : Répétition

24

Instructions Arithmétiques

INC : Incrémentation

DEC : Décrementation

ADD : Addition

SUB : Soustraction

MUL : Multiplication

DIV : Division

25

Instructions / Bits

AND : Et

OR : Ou

XOR : Ou exclusif

NOT : Non

SHL : Décalage à gauche

SHR : Décalage à droite

ROL : Rotation à gauche

ROR : Rotation à droite

26

Instructions Branchement

JMP : Branchement inconditionnel

CMP : Comparaison de valeur

JE : égalité

JNE : Différent

JA : Supérieur

JAE : Supérieur ou égal

JB : Inférieur

JBE : Inférieur ou égal

JC : Retenue

JNC : Pas de retenue

27

Systèmes d’exploitation

Interêt :• Appels à des matériels différents soient transparents• Gestion de ressources :

Mémoire, Processeur, Disque, Affichage

Fonctions de base :• Gestion de la memoire• Gestion du processeur• Gestion de périphériques• Gestion des évènements• Gestion des fichiers• Interface de commande

28

UNuplexed Information and Computer Service

1969 Bell Laboratories (AT & T) :Ken Thompson, Dennis Ritchie et Brian Kernighan

Deux grandes familles :

• System V (AT & T)• Berkley Software Distribution

Divers : Spix (BULL) - Ultrix (DEC) - HP-UX (HP) AIX (IBM) - Xenis (Microsoft) - SunOS / Solaris (Sun) Linux (Redhat, Corel, Mandrake, Slakware...)

Unix

29

Mac OS

Historique :

•1ère version : 1984, Apple et Steve Jobs Alto Research Center de Xerox

•1998 : MacOS 9 : PowerPC

•2001 : MacOS X alias Rhapsody

Macintosh Operating System

30

MicroSoft Disk Operating System

Historique :

• 1980 : MS-DOS 1.0, Bill Gate

• 1985 : Windows 1.0

• 1993 : Windows NT 3.1 (avec IBM)

• 1995 : Windows 95 (alias windows 4 et MS-DOS 7) :• Systeme d'exploitation : Windows

• Interpréteur : MS-DOS

• 2000 : Windows 2000 et Windows Millenium

MS Dos et windows

31

Qualités :• Equitabilité• Efficacité • Temps de réponse• Temps d'éxuction • Rendement

Types :• Ordonnancement circulaire • Ordonnancement avec priorité• Files multiples• Ordonnancement du plus court d'abord• Ordonnancement dicté par une politique• Ordonnancement à deux niveaux

Ordonnancement des processus

32

Processus ou tâches :• Mono-tâche• Multi-tâches

Utilisateur :• Mono-utilisateur (single)• Multi-utilisateurs

Gestion mémoire :• Pagination• Mémoire virtuelle

Systèmes

33

Réseau

Deux grandes familles :• Réseaux Locaux d’Entreprise (Local Area Network)• Réseaux grand distance (Wide Area Network)

Intérêt :• Communication inter-sites• Partage de ressources (programme, données, matériels)• Utilisation de « Farms » / serveur• Sensibilité aux pannes

Problème :• Hétérogénéité des matériels• Erreurs de transmission• Cohérence et synchronisation

34

Les couches réseaux7 couches ISO du modèle OSI

Application

Présentation

Session

Transport

Réseau

Liaisondonnées

Physique

Fonction deTransport

Gestion del’Application

Support Physique de Transmission

APDU

PPDU

SPDU

TPDU

Paquet

Trame

Bit

PDU : ProtocolData Unit

Ethernet

TCP - UDP

IP

35

Type de supports

• Câble électrique à paire torsadées : Mb/s, Téléphone

• Câble à paire coaxiales : 10 Mb/s RLE

• Fibre optique : Gb/s

• Onde en transmission à vue direct : Faisceaux hertzien, laser

infra-rouge, ondes radio

• Satellites de communication

36

Les Réseaux

Connexion par câble : DCC

Matériel :• Port série (COM) : 9-10 Ko/s• Port parallèle (LPT) : 60-80 Ko/s

Nombre d’utilisateur : 2

37

Les Réseaux

Connexion par modem

Matériel : Norme V.90 56 000 bps• US Robotics X2• Rockwell K56 Flex

Nombre d’utilisateur : 2...• Equivalent au DCC• Connexion prestataire d’accès

38

Les RéseauxConnexion par carte

RJ 45 BNC

Matériel : • Carte réseau• Câble

Nombre d’utilisateur : 2...

EtoileBus

39

INTERNET

Transmission Control Protocol / Internet Protocol

1969 : Début du (D)ARPAnet (4 machines)

1972 : Démonstration de ARPAnetDébut de la spécification de TCP/IP

1980 : Unix BSD 4.1 inclut TCP/IP

1983 : Utilisation de TCP dans ARPAnet

1988 : Mise en place du Backbone de la NSFnet

1990 : Explosion IP en Europe

1992 : EBONE et RENATER

40

RENATERREseau National de télécommunication pour la Technologie,

l’Enseignement et la Recherche

Octobre 1991 : Démarrage expérimental

Novembre 1992 : Démarrage opérationnel (70 sites)

Eté 1994 : Construction de la dorsale à 34 Mb/s

Mai 1995 : 350 sites en 16 réseaux régionaux: 4 téraoctets/mois

Décembre 1997 : 583 sites

1998 :Déploiement de RENATER II : (Serfice ATM Fédérateur et d’Interconnextion de Renater)

2000 : 600 sites, 26 NRD

41

RENATER 2

http://www.renater.fr

42http://www.renater.fr

43

Les Connections

http://www.renater.fr

44http://www.renater.fr

45

Réseau Lumière (centre ville)

http://www.besancon.org