* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris

1

Modélisation du délai d’une Modélisation du délai d’une porte CMOS SOI en faible porte CMOS SOI en faible

inversioninversionAlexandre VALENTIAN *

Olivier THOMAS *

Andrei VLADIMIRESCU *,**

Amara AMARA *

FTFC 15/05/2003

FTFC Mai 2003 Paris 2

PlanPlan

Présentation du modèle sous-seuilDérivation du délai

transition rapide en entréetransition lente en entrée

Application à un oscillateur en anneaux

Conclusion

FTFC Mai 2003 Paris 3

0 VT0 VGS

IL

LOG(IDS)

W.I0

W0

S

'

'110ln

OX

D

C

C

q

TKS

IIDSDS=f(=f(VVGSGS))

S

VV

W

IWVI

TGS

O

OGSDS

0

10)(

• IDS est exprimée en fonction de:

– Densité de courant d0=I0/W0 à VT0

– Pente sous le seuil

FTFC Mai 2003 Paris 4

IL

IL’

0 VTW VT0 VGS

LOG(IDS)

S’

S

W.d0

VT

S

VV

dWVVI

TwGS

BSGSDS 10),( 0

TTTW VVV 0

'

'110ln

OX

D

C

C

q

TKS

IIDSDS=f(=f(VVBBSS))

BSF

siAD

V

NqC

22

'0

• Le substrat flottant modifie VT0 et S– Paramètres: (ajustement)NA (procédé)

– Constantes: F

Facteur Potentiel Paramètrede substrat de surface d’ajustement

FBSFT VV 212

FTFC Mai 2003 Paris 5

IIDSDS=f(=f(VVDDSS))Canal longCanal long

)exp(1)(TH

DS

SSDSDSV

mVIVI

Paramètre d ’ajustement

S

VV

dWI

TwGS

SS 100

avec:

-9

-9

-9

-9

-9

-8

-8

-2 10

0

2 10

4 10

6 10

8 10

1 10

1.2 10

1.4 10-8

-0.1 0 0.1 0.2 0.3 0.4 0.5

Ids(Vds) pour un transistor à canal long

Vds (V)

Partie pseudo-saturéePartie pseudo-linéaire

• Indépendant de VDS

en pseudo-saturation

FTFC Mai 2003 Paris 6

IIDSDS=f(=f(VVDDSS))Canal courtCanal court

DSTH

DS

SSDSDS VaV

mVIVI

)exp(1)(

• ISS est le courant de pseudo-saturation pour un transistor à canal long

• ISS est la pente du courant IDS pour les transistors à canal court

• aISS représente l ’ordonnée à l ’origine

-5 10 -9

0

5 10 -9

1 10 -8

1.5 10 -8

2 10-8

2.5 10 -8

3 10 -8

-0.1 0 0.1 0.2 0.3 0.4 0.5

Ids(Vds) pour un transistor à canal court

Vds (V)

ISS0

ISS1

a·ISS1

a·ISS0

·ISS1

·ISS0

FTFC Mai 2003 Paris 7

Le ModèleLe Modèle

Dépendances en VGS et VBS

Partie pseudo-linéaire

Partie pseudo- saturée

DSTH

DS

TwGS

DSBSGSDS VaV

mVS

VV

dWVVVI

)exp(110)( 0,,

FTFC Mai 2003 Paris 8

Extraction des paramètresExtraction des paramètres

• Le modèle possède 5 paramètres:

– 1 paramètre du procédé NA F

– 4 paramètres d ’ajustement a, m, • IDS(VGS,VDS=VDD,VBS=0)

– I0 = f(VT0,W0) définit la densité de courant de référence

• IDS(VGS,VDS=VDD, VBS)– = f(VT0,VT’) définit le courant ISS de saturation

• IDS(VGS=VDD,VDS,VBS=0)– Extraction de a et ajustement de IDS(VDS)

S

VV

W

IWVI

TGS

O

OGSSS

0

10)(

0 VDS

IDS ISS.(a+.VDS)

a

IL

0 VTw VT0 VGS

LOG(IDS)

W.I0

W0

S

IL’

S

VV

W

IWVVI

TWGS

O

OBSGSSS 10)( ,

FTFC Mai 2003 Paris 9

Comparaison du modèle avec la technologie Comparaison du modèle avec la technologie

PD SOI 0.25µmPD SOI 0.25µm

10-13

10-12

10-11

10-10

10-9

10-8

10-7

10-6

10-5

-0.1 0 0.1 0.2 0.3 0.4 0.5 0.6

Ids versus Vgs

Vbs=0 spiceVbs=0.2 spiceVbs=0.4 spiceVbs=0 modelVbs=0.2 modelVbs=0.4 model

Vgs (V)

-5 10-9

0

5 10-9

1 10-8

1.5 10-8

2 10-8

2.5 10-8

-0.1 0 0.1 0.2 0.3 0.4 0.5

Ids en fonction de Vds

Vbs=0 EldoVbs=0.3 EldoVbs=0 modèle

Vbs=0.3 modèle

Vds (V)

FTFC Mai 2003 Paris 10

PlanPlan

Présentation du modèle sous-seuilDérivation du délai

transition rapide en entréetransition lente en entrée

Application à un oscillateur en anneaux

Conclusion

FTFC Mai 2003 Paris 11

Transition rapide de l’entréeTransition rapide de l’entrée

DD

DDth

nsat

n

DD

DD

V

V

outnV

V

SS

outtot

V

V outD

outtotHL

VaeI

dVC

VI

dVCtp

5.05.0

1

• Temps de propagation (tpHL):

– Les effets du transistor PMOS peuvent être négligés

– Ctot représente la somme de la charge et de la

capacité de sortie de l’inverseur

VDD

OutIn

Ctot

FTFC Mai 2003 Paris 12

Temps de propagation Temps de propagation ttPHLPHL, t, tPLHPLH

• Temps de propagation d’un inverseur CMOS:

HLtpSSn

totHL A

I

Ctp

DDpn

DDpn

V

V

pn

tp Va

Va

e

A

th

pnsatLHHL 5.0log

1

1

,

,

,

,)(

LHtpSSp

totLH A

I

Ctp

BS

BSTWGS

VS

VVV

GSBSSS dWVVI 10),( 0

0

5 10-9

1 10-8

1.5 10-8

2 10-8

2.5 10-8

3 10-8

-0.05 0 0.05 0.1 0.15 0.2 0.25 0.3 0.35

ISS(VBS)

ModelSpice

VBS

VDD

=0.3V

WN=2µm

VDS

=VDD

FTFC Mai 2003 Paris 13

Dépendances de CDépendances de CLL et de V et de VBSBS

tpHL calculé simulétpLH calculé simulé

10 50 1000

2

4

6

8

10

Dél

ai ( s

)

Charge (fF)

tpHL calculé simulétpLH calculé simulé

|VBS

|

0 0.1 0.2 0.30

0.2

0.4

0.6

0.8

1

1.2

1.4

VDD

=0.3V

CL=10fF

tem

ps

de p

rop

agat

ion

( s

)

• Le temps de propagation a une dépendance linéaire de la charge et une dépendance exponentielle de VBS

FTFC Mai 2003 Paris 14

PlanPlan

Présentation du modèle sous-seuilDérivation du délai

transition rapide en entréetransition lente en entrée

Application à un oscillateur en anneaux

Conclusion

FTFC Mai 2003 Paris 15

Transition lente de l’entréeTransition lente de l’entrée

• dans la partie I, VDSP est petit donc on néglige IP

• dans la partie II, VGSP est petit donc on néglige également IP

• le courant du PMOS est 2 ordres de grandeur plus faible que celui du NMOS

-0.1

0

0.1

0.2

0.3

0.4

0.5

0.6

Vin

Vout

IS(PMOS)

ID(NMOS)

temps (µs)

-0.1 0 0.1 0.2 0.3 0.4 0.5 0.6

-20

0

20

40

60

80

100

courant (nA)

tens

ion

(V)

VDSP VGSP

I II

FTFC Mai 2003 Paris 16

Temps de propagation Temps de propagation ttPHLPHL

• On néglige les effets du transistor PMOS:

dt

dVCVtI OUT

OUTD ,

2

0

10

DD

DD

n

V

V OUTnn

OUTt

S

kt

n Va

dVCdtA

12log)10log(

log10DDnn

DDnn

nnn

n

Va

Va

SA

Ck

k

St

FTFC Mai 2003 Paris 17

Variation du temps de propagation Variation du temps de propagation avec l’entréeavec l’entrée

0

5 10-8

1 10-7

1.5 10-7

2 10-7

2.5 10-7

0 100 200 300 400 500 600

tpHL calculé simulétpLH calculé simulé

Temps de transition de l’entrée (ns)

VDD

=0.5V

WP/W

N=0.7

CL=10fF

Dél

ai (

s)

k

V

Va

Va

SA

Ck

k

Stp DD

DDpp

DDpp

ppp

pLH 2

12log)10log(

log10

k

V

Va

Va

SA

Ck

k

Stp DD

DDnn

DDnn

nnn

nHL 2

12log10log

log10

• temps de propagation tPHL:

• temps de propagation tPLH:

• le temps de propagation dépend linéairement de la vitesse de transition de la tension d ’entrée

FTFC Mai 2003 Paris 18

PlanPlan

Présentation du modèle sous-seuilDérivation du délai

transition rapide en entréetransition lente en entrée

Application à un oscillateur en anneaux

Conclusion

FTFC Mai 2003 Paris 19

Oscillateur en anneauxOscillateur en anneaux

• l’oscillateur en anneaux est composé de 10 inverseurs et d’une porte Nand pour démarrer les oscillations

• les performances de l’oscillateur sont obtenues, à partir du modèle, en additionnant les temps tPLH et tPHL calculés pour une transition rapide de l’entrée

• les performances intrinsèques de la technologie SOI 0.25µm dépendent exponentiellement de la tension d ’alimentation

10-8

10-7

10-6

10-5

0.25 0.3 0.35 0.4 0.45 0.5 0.55

SpiceModèle

VDD (V)

WP/W

N=0.7

Tem

ps (

s)

FTFC Mai 2003 Paris 20

PlanPlan

Présentation du modèle sous-seuilDérivation du délai

transition rapide en entréetransition lente en entrée

Application à un oscillateur en anneaux

Conclusion

FTFC Mai 2003 Paris 21

ConclusionConclusion

• A partir d’un modèle sous-seuil simple incluant les dépendances en VGS, VBS et VDS, les équations du délai d’un inverseur ont été dérivées.

• Le temps de propagation obtenu prend en compte l’influence de la vitesse de transition de la tension d’entrée.

• Les résultats montrent une variation linéaire du délai avec la charge en sortie et la pente en entrée et une variation exponentielle avec la tension VBS.

• Appliqués à une structure d’oscillateur en anneaux, on note que les performances intrinsèques de la technologie SOI 0.25µm varient exponentiellement avec la tension d’alimentation.

• Les résultats obtenus sont en bonne concordance avec les simulations.