1. MacOn se pUne postraite pa

1.

2. Ccg

e3.

d

IU

TP n2

hine taropose de tssibilit de as du signal

Ecrire lentmachine dCrer un ficette machgraphe dparcours suetat0, puis Raliser undescription

UT de Marse

Concep

ats finis (Ftraiter lexegraphe dtl STOP

tit, que vtats en utiichier de si

hine tatstats dessinuivant : etat

etat0 ee simulatio. Comment

eille Licen

ption de

FSM) pourrcice concetats de ce s

vous nommlisant 3 promulation (l

s finis. Cela n ci-dessut0 etat

etat1 etaon comporte

er vos simu

nce Pro. MicPage 1

machine

r le systmernant le dosquenceur

merez fsmocessus (Ne le testbenc consiste

us. Ainsi, il t1 etat2 at2 etat3ementale (b

ulations.

crolectron

es tats

me de dososage de liqu

est donne

m_dosage pas effectu

ch) pour tes valider les

sera nce etat3

3 etat4 behavioral

ique et Mic

s finis de

sage uide (exercie ci-dessous

, et larchuer de synthster toutes s tats possessaire de etat4 etat5 simulation)

crosystmes

e Moore

ice 3) du TDs. Cette sol

hitecture dhse logiques les possibsibles dfinvalider da

etat6 eetat0

) pour valid

(MeMs)

D. ution ne

de cette e).

bilits de is par le

abord le etat7

der votre

IUT de Marseille Licence Pro. Microlectronique et Microsystmes (MeMs)

Page 2

2. Machine tats finis (FSM) pour la gestion dun carrefour Le diagramme d'tat suivant concerne la gestion des feux d'un carrefour de deux voies sens unique, chacune tant munie d'un capteur de prsence de voiture (voir TD).

1. Ecrire lentit, que vous nommerez fsm_carrefour , et larchitecture de cette machine dtats en utilisant 3 processus (Ne pas effectuer de synthse logique).

2. Crer un fichier de simulation (le testbench) pour tester toutes les possibilits de cette machine tats finis.

3. Raliser une simulation comportementale (behavioral simulation) pour valider votre description. Commenter vos simulations.

4. Cette machine tats finis doit tre intgre dans le FPGA disponible sur la carte dexprimentation. Pour le tester, nous utiliserons 2 commutateurs (SW1 et SW0) pour fixer les niveaux logiques des entres (P1 et P2). Les commutateurs SW7 et SW6 seront utiliss pour respectivement le signal dhorloge et le signal de remise zro. Par ailleurs, nous utiliserons les Leds disponibles sur la carte pour indiquer les niveaux des signaux de commande (3 Leds les plus gauche pour le feu 1 et les 3 Leds les plus droite pour le feu 2).

5. Crer un fichier de contraintes pour positionner les entres/sorties aux interfaces cits en question 4. Raliser la synthse logique, le placement/routage et programmer le FPGA pour valider la machine tats finis. Fates valider par lenseignant.

S0vert1

rouge2

S1vert1

rouge2

S2vert1

rouge2

S3orange1rouge2

S4rouge1vert2

S7rouge1orange2

S6rouge1vert2

S5rouge1vert2

P1 P20 01 1

P1 P20 1

P1 P21 0

P1 P21 0

P1 P20 01 1

P1 P20 1

S0vert1

rouge2

S1vert1

rouge2

S2vert1

rouge2

S3orange1rouge2

S4rouge1vert2

S7rouge1orange2

S6rouge1vert2

S5rouge1vert2

P1 P20 01 1

P1 P20 1

P1 P21 0

P1 P21 0

P1 P20 01 1

P1 P20 1