Validation du protocole IPMI dans un châssis ATCA

Julie Dumas

Alain BazanFatih Bellachia

Laurent Fournier

Sommaire

Présentation du projet- Contexte- ATCA- Carte contrôleur- Cahier des charges

Le bus I2C- Présentation du bus I2C (Inter Integrated Circuit)- Les modules I2C du microcontrôleur- Test I2C

ATCA et IPMI- Présentation de l'ATCA (Advanced Telecom Computing Architecture)- Le protocole IPMI (Intelligent Platform Management Interface)

Conclusion

Contexte

ATLAS Physique expérimentale :

+ de données à transmettre -> Débit + élevé

Remplacement des châssis : -> Châssis ATCA :

Dimensions comparables Management possible (gestion des alimentations et

Hot swap)Normalisé (PICMG et IPMI)Fiabilité et redondance

ATCA

Carte contrôleur

Interfaces microcontrôleur :- Éthernet- I2C- USB- J Tag

Interfacé avec un FPGA :- Augmenter les entrées/sorties

Cahier des charges

Validation du protocole IPMI dans un châssis ATCA

- Communication sur le bus I2C

- Spécifications pour ATCA :Développement à partir de coreIPM (logiciel libre et open

source)

Sommaire

Présentation du projet- Contexte- ATCA- Carte contrôleur- Cahier des charges

Le bus I2C

Le bus I2C

3 lignes :- Signal de donnée (SDA)- Signal d’horloge (SCL)- Masse

Start et Stop condition

Principe de communication

Start StopACKDonnée 1

ACKAddr + R/W

Absence d’accusé de réception : - Repeat Start- Stop

Le bus I2C du microcontrôleur

2 Modules : I2C0 et I2C1

Événements- En mode Maître :

- Donnée envoyée ou reçue- Erreur

- En mode Esclave :- Start- Requête reçue- Donnée reçue- Stop

Événements en maître

Bus Busy

Idle Arblst

Datack Adrack

Error Busy

Transfert terminé

Data Receive

Data Send

Arbitration perdue

Pas d’accusé de réception

Not ACK (send)

Not ACK (receive)

Erreur

Sortir de l’interruption

Arbitration Lost

Registre d’interruption

Événements en esclave

Stop Start Data

Fbr TReq

Start/Stop Adresse reçue

Transmission Réception

RReq

Registre d’interruption

Registre de status

Test I2C

Test des registres d’interruption :- Interruption Busy - Arblst sans Error- Absence d’interruption sur l’adresse

-> Fbr et RReq en cas de réception-> Datack et Adrack

Test des commandes- Envoi simple- Réception simple - Envoi multiple- Réception multiple

Sommaire

Présentation du projet- Contexte- ATCA- Carte contrôleur- Cahier des charges

Le bus I2C- Présentation du bus I2C- Les modules I2C du microcontrôleur- Test I2C

ATCA et IPMI

ATCA

IPMI

Envoi en mode Maître Réception en mode Esclave

Envoi et réception en interruption-> IPMI protocole évènementiel

Communication basée sur Requête/Réponse

Requête :

Réponse :

Protocole de communication

Addr + R/W Net Function Checksum

Slave Addr Num Seq

Commande Data0 à N

Checksum

Addr + R/W Net Function Checksum

Slave Addr Num Seq

Commande Completion Code

ChecksumData0 à N

Requête IPMI

Addr + R/W

Net Function

Slave Addr

Num Seq

Commande

DataAddr Shelf manager + W

OEM function

Addr slave (board)

Hot swap

20

10

92

00

02

04Révision IPMI v1.5

OEM codeÉtat M2

Event DirectionEvent Type

Sensor Number

Sensor TypeHot swap

FRU Device ID

ChangementÉtat M1

F0

00

F6

A2

01

00

Réponse IPMI

Completion Code

00

Addr + R/W

Net Function

Slave Addr

Num Seq

Commande

Addr Board+ W

OEM function

Addr Shelf Manager

Hot swap

92

10

20

00

02

Normal

Modifications apportées

Réponse incorrecte du Shelf manager

Perte d’arbitration

Pas d’accusé de réception

Time out

Nouvel envoi

Sommaire

Présentation du projet- Contexte- ATCA- Carte contrôleur- Cahier des charges

Le bus I2C- Présentation du bus I2C- Les modules I2C du microcontrôleur- Test I2C

ATCA et IPMI- Présentation de l'ATCA- Le protocole IPMI

Conclusion

Conclusion

Travail réalisé :- Initialisation correcte- Passage jusqu’au mode M3

Améliorations et tâches à réaliser :- Terminer les changements d’état - Gestion des pertes de communication dans tous les états