Le gros avantage apporté par la numérisation des signaux est la possibilité de stockage, de transformation et de restitution des données sans qu’elles ne soient altérées. Le passage d’un type de donnée à l’autre se fera par des convertisseurs, composants « mixtes » , qui vont manipuler des tensions analogiques en entrée et des signaux logiques en sortie.

Schéma de bloc

Il négocie pour une méthode très simple pour convertir les signaux numériques en analogique. C’estatteint en modifiant le signal d'entrée en quasi-analogique à travers le 1 bit D/A convertisseur, qui est souvent réalisée par un comparateur, et en filtrant ce flux avec un filtre passe bas RC .

Le flux de données est constitué d'impulsions numériques d'une largeur variant en répétéeDes distances régulières. Le da_convertor provoque une tension de + vref si logique '1 'apparaît à l'entrée. Logique '0 'signifie que le nœud N1 se déroule sur -vref.

Le RC passe-bas fonctionne comme intégrateur de temps ici.

Modélisation:

- liste des bibliothèques LIBRARY DISCIPLINES; LIBRARY IEEE;USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL; USE IEEE.MATH_REAL.ALL;- Description d’interface ENTITY da_convertor ISPORT (TERMINAL p, m: ELECTRICAL; signal input: IN BIT);END ENTITY da_convertor;- description comportementale ARCHITECTURE behav OF da_convertor ISQUANTITY v_in ACROSS i_out THROUGH p TO m; BEGINIF (input = '0') USE v_in ==-5.0 ;ELSEv_in == 5.0; END USE;END ARCHITECTURE behav;

La description de la capacité contient une équation différentielle :

LIBRARY DISCIPLINES;USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;ENTITY Capacitance IS GENERIC (Val: REAL);PORT (TERMINAL p, m: ELECTRICAL);END ENTITY Capacitance;ARCHITECTURE behav OF Capacitance IS QUANTITY u_c ACROSS i_c THROUGH p TO m; BEGINi_c == Val * u_c'dot; END ARCHITECTURE behav;

Resistance

LIBRARY DISCIPLINES; USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL;

ENTITY resistor IS PORT (TERMINAL p,m : ELECTRICAL); END resistor;

ARCHITECTURE behav OF resistor IS QUANTITY v ACROSS i THROUGH p TO m; BEGIN v == i*80.0; END behav;

Flip-flop

LIBRARY DISCIPLINES; LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL; USE IEEE.MATH_REAL.ALL;

ENTITY FlipFlop ISPORT(SIGNAL output: out bit);

END;

ARCHITECTURE behav OF FlipFlop IS SIGNAL a,b,c,d: bit;

BEGINa<= TRANSPORT '1' AFTER 0.5 ms,

'0' AFTER 0.7 ms,'1' AFTER 1.0 ms,'0' AFTER 1.8 ms,'1' AFTER 2.5 ms,

'0' AFTER 3.5 ms, '1' AFTER 3.7 ms, '0' AFTER 3.8 ms;

output<=a; END;

Le TEST BENCH:

LIBRARY DISCIPLINES; LIBRARY IEEE;

USE DISCIPLINES.ELECTROMAGNETIC_SYSTEM.ALL; USE IEEE.MATH_REAL.ALL;

ENTITY bench IS END;

END;

ARCHITECTURE behav OF bench IS TERMINAL n1 : ELECTRICAL; SIGNAL S1 : bit;

BEGINRC1: ENTITY RC (behav) PORT MAP (n1,electrical_ground);DA1: ENTITY da_convertor (behav) PORT MAP

(n1,electrical_ground,S1);FF1: ENTITY FlipFlop (behav) PORT MAP (S1);

Le signal numérique cible:

La sortie de circuit:

1. Sortie de convertisseur avant de filtrage :

2. Signal final filtré par RC :