Stéphane THURIES ATER UPS/LAAS-CNRS

Stéphane THURIES 1 / 12

Poste 63 MCF 2304 Électronique générale

Modélisation et conception de micro-systèmes pour les systèmes électroniques embarqués

Stéphane THURIES

ATER UPS/LAAS-CNRS


Plan de la présentation

1. Cursus

2. Enseignements dispensés

3. Activités de recherche

4. Bilan de compétences

5. Perspectives en enseignement et recherche


Cursus universitaire

Maîtrise EEA ( 3/54 mention assez-bien )

DEA CCMM ( 5/25 mention bien )

Thèse de doctorat ( prix de thèse GEET 2006 )Directeur É. Tournier (groupe MOST, LAAS-CNRS)« Conception et intégration d'un synthétiseur digital direct

micro-ondes en technologie silicium SiGe:C 0,25 µm »

½ ATER UPSPost-doc LAAS-CNRS

2001-2002

2002-2003

2003-2006

depuis 2006


Enseignements : Master EEAS, ICEM électronique analogique

TP d’électronique des dispositifs master EEAS 42h

TP d'électronique des fonctions master EEAS 42h

Fref u(t)

Fdiv

VCOsortie

B

Fref u(t)

Fdiv

VCOsortie

TP de signaux et télécommunications master EEAS 84h BE Émetteur/Récepteur infra rouge

master ICEM 28h


Enseignements : L3 SDI EEATP d'électronique numérique

Vérifications sur un banc de test de circuits

numériques

Implémentation sur GAL 16V8

n1

c'2

c'1

c'0

n0

n3

n2

c2

c1

c0

=1

=1

=1

=1Décodeur

3→ 8

s7

s0

s1

s2

s3

s4

s5

s6

Pas d'erreursi allumé

=1

=1

=1

n'1

n'0

n'3

n'2

Codeurde

Hamming

7 6 5 4 3 2 1n

3n

2n

1c

2n

0c

1c

0

ADD4 bits

A

R3

COMP4 bits

10 A

B B>A

SUBA- B4 bits

B A

B

MUX4 bits

≥1

S1

0

R

C

E

S

D4

4

4

Additionneur DCB

Système détecteur et correcteur d'erreurs de Hamming

EEPROM, décodage d’adresses


Enseignements : Master 2 EPTP commande numérique temps réel

Unité centraleMC 68332

P.T.M. P.I.A

C.N.A

C.N.A

C.N.A

X

Y

Hacheurquatre

quadrants

ampli(filtre) fréquencemètre

Commande numérique temps réel modélisation hacheur/moteur/génératrice CC asservissement régulation courant/vitesse numérisation des correcteurs (facteurs d’échelle) programmation du MC68332 en C

PTM, PIA, CAN, CNA


Activités de rechercheNumérisation de synthèses de fréquences micro-ondes

Objectifs : améliorer la versatilité capacités de programmation (reconfigurabilité) nouvelles fonctionnalités (autotestabilité)

Nouvelles topologiesde fonctions logiques

_bb_b

carry _carry carry

_a a

BiCMOS SiGe:C 0,25 µm

Réalisation et optimisation du layout

Physique des semi-conducteurs

Process de fabrication

Choix de la Technologie


Activités de rechercheNumérisation de synthèses de fréquences micro-ondes

Numérisation de fonctions analogiques de synthèse de fréquence

synthétiseur digital direct

Fref u(t)

Fdiv

VCOsortie

PLL semi-numérique

Fref

down

up

PFD

compteurs

A et B P/P+1

diviseur

sortieVCOfiltrePDCregistre

9-bits

8

MSB

MCF

accumulateur de phase

9

additionneur

Clk

inverseur

commandé

registre

8-bitsDAC

8 8

Numérisation partielle

Numérisation totale


Perspectives de recherche : Architectures numériques dans les systèmes / micro-systèmes communicants

SoCSiP

µP

SRAM

EEPROM

capteurs

Problématique : pb de cohabitation nombreux sous systèmes (capteurs, µp, RF) dans les SiP et SoCnombreux systèmes (environnement)

Axes de recherchemicro-système : numérisation des blocs → réduction du nb de passifs rayonnantsglobal : architectures numériques RF innovantes → nouveaux protocoles

IC RF

antenne

L, C

valorisation : 2 brevets (+1 en rédaction), 1 RI , 2 CI, 2 CN


Bilan de compétences

Recherche :

Enseignement :

Encadrement et responsabilités diverses :

Stagiaires et doctorants : formation aux outils informatiques de CAO circuits support pour la mise en place de bancs de mesures

Mise en place d’un environnement CAO sur réseau sécurisé (logiciels et matériels)

Circuits, systèmeset architectures numériques RF

Caractérisation : mise en oeuvre debancs de mesures

Environnement CAO :Cadence, Agilent ADS,

Ansoft designer

Électroniquedes fonctionsanalogiques

ÉlectroniqueNumérique

BF

HF commandenumérique

logique combinatoire et séquentielle

CPLD,FPGA (VHDL)


Perspectives enseignement

INSA

Électronique analogique

appareils de mesuresfonctions et lois de base (semi-conducteurs)AOP, PLL, capa_com

Physique des semi-conducteursTechniques d’intégration (salle blanche)Micro-systèmes (SoC, SiP…)

Intégration

Vie de l'INSA

tâches administrativesgestion modules / année

encadrement de stagiaires

CM, TD, TPÉtudes et réalisationsEncadrement de projetsProjets tutorés

logique combinatoiremémoiresfonctions synchroneslogique séquentielle

Électronique numérique


Perspectives de recherche

Architectures

Numériques ( / analogiques ) RF- Bande de Base

Contrats européens

(actuellement MOBILIS)

Collaborations

Micro-systèmescommunicants( SoC, SiP… )

simulations système(complexité, CEM, bruit,

interconnexions, interfaces RF-BdB reconfigurabilité, autotestabilité)

Industrielles

ST Microlectronics DGA Thales Alenia Space

Universitaires

Fraunhofer I.A.S.S.P. National University of

Singapore

Outils simulation / CAO

administration mise en euvre


Poste 63 MCF 2304 Électronique générale

Modélisation et conception de micro-systèmes pour les systèmes électroniques embarqués

Stéphane THURIESATER UPS/LAAS-CNRS

Stéphane THURIES ATER UPS/LAAS-CNRS

Documents

Transcript of Stéphane THURIES ATER UPS/LAAS-CNRS