A

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

M A X 1 0 F P G A 　 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

1

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

ファミリ概要

デバイス・ファミリ詳細

アルテラの MAX® 10 FPGA は、低コストかつ小型のインスタント・オン機能を搭載したプログラマブル・ロジック・デバイス (PLD) に高度な処理能力を提供し、不揮発性 FPGA のインテグレーションに大きな変革をもたらします。従来の MAX デバイス・ファミリの特長であるシングル・チップの特長を維持しつつ、シングルまたはデュアル電源供給を使用でき、2K ～ 50K LE の集積度を実現しています。MAX 10 FPGA ファミリは、小型パッケージから、I/O ピン数が豊富なパッケージまでを提供しています。

MAX 10 FPGA は、TSMC の 55nm エンベデッド NOR フラッシュ・テクノロジーで製造され、インスタント・オン機能を実現しています。また、アナログ - デジタル・コンバータ (ADC) のほか、デュアル・コンフィギュレーション・フラッシュ・メモリなどの機能を搭載しており、シングル・チップ上に 2 つのイメージを格納し、ダイナミックに切り替えることが可能です。CPLD とは異なり、Nios® II ソフト・コア・エンベデッド・プロセッサのサポート、DSP ブロック、ソフト DDR3 メモリ・コントローラといった、フル装備の FPGA 機能も搭載しています。

産業用および車載用システムに対し、Nios II プロセッサをサポートする MAX 10 FPGA のシングル・チップ・インテグレーションは、デザイン・セキュリティを強化しながらフットプリントを削減し、製品の信頼性向上と共にシステム・コストを削減します。

コンピューティング、民生機器、通信、その他エンド・マーケット向けの制御アプリケーションに対しては、MAX 10 FPGA の ADC 機能が、パワーアップ・シーケンスとシステム制御回路を 1 個のデバイスに統合することを可能にします。Nios II プロセッサによるソフトウェア・ベースのシステム管理は、先進的で信頼性の高いシステム・コントローラのボード管理統合をさらに強化します。

下の図に示す各種機能により、システムの簡素化、機能強化、１チップ化による機能の集積化の利点を提供します。

2

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

• 最大 50,000 ロジック・エレメント (LE)

• 最大 500 本のユーザー I/O ピン

• 不揮発性インスタント・オン・アーキテクチャ

• シングル・チップ

• エンベデッド SRAM

• 高性能 PLL (Phase-Locked Loop)

• 外部メモリ・インタフェース (DDR3 SDRAM/DDR3L SDRAM/DDR2 SDRAM/LPDDR2)

• Nios II エンベデッド・プロセッサ・サポート

• DSP ブロック

• 3.3 V、LVDS、PCI ™ のほか、30 以上の I/O 標準をサポート

• 内蔵 ADC - 12 ビット 1 Msps - 最大 18 アナログ入力チャネル - 補償用温度センサ

• シングルまたはデュアル電圧供給オプション

• 内蔵フラッシュ・メモリ - デュアル・コンフィギュレーション・フラッシュ・メモリ - ユーザー・フラッシュ・メモリ

• 内蔵オシレータ

• 省電力機能 - ダイナミック消費電力を最大 95% 削減するスリープ・モード - 入力バッファ・パワーダウン

• 128 ビット AES (Advanced Encryption Standard) デザイン・セキュリティ機能

• RoHS6 パッケージ

特長

3

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

品質認定／認証MAX 10 FPGA は、コマーシャル、インダストリアル、およびオートモーティブ (AEC-Q100) 温度グレードに対応しています。さらに、TUV による IEC 61508/ISO 26262 認証済みのファンクショナル・セーフティ・パックのリリースを予定しており、開発期間および市場投入期間の短縮を可能にします。

MAX 10 FPGA 製品ファミリ・プラン製品ライン 10M02 10M04 10M08 10M16 10M25 10M40 10M50

ロジック・エレメント (K) 2 4 8 16 25 40 50

ブロック・メモリ (Kb) 108 189 378 549 675 1,260 1,638

ユーザ・フラッシュ・メモリ 1 (KB) 12 16 – 156 32 – 172 32 – 296 32 – 400 64 – 736 64 – 736

18 x 18 ビット乗算器 16 20 24 45 55 125 144

PLL 2 1、2 1、2 1、2 1、4 1、4 1、4 1、4

内部コンフィギュレーション シングル デュアル デュアル デュアル デュアル デュアル デュアル

ADC、温度センサ 3 – 1、1 1、1 1、1 2、1 2、1 2、1

外部メモリ・インタフェース (EMIF) ○ 4 ○ 4 ○ 4 ○ 5 ○ 5 ○ 5 ○ 5

パッケージ・オプションおよび I/O ピン：機能セット・オプション、GPIO 数、True LVDS トランシーバ／レシーバ数

V36 (D)6 WLCSP (3 mm、0.4 mm ピッチ )

C、27、 3/7 – – – – – –

V81 (D)7 WLCSP (4 mm、0.4 mm ピッチ ) – –

C/F、56、 7/17 – – – –

F256 (D) FBGA (17 mm、1.0 mm ピッチ )

– C/A、178、13/54

C/A、178、13/54

C/A、178、13/54

C/A、178、13/54

C/A、178、13/54

C/A、178、13/54

U324 (D) UBGA (15 mm、0.8 mm ピッチ )

C、160、 9/47

C/A、246、15/81

C/A、246、15/81

C/A、246、15/81

– – –

F484 (D) FBGA (23 mm、1.0 mm ピッチ )

– – C/A、250、15/83

C/A、320、22/116

C/A、360、24/136

C/A、360、24/136

C/A、360、24/136

F672 (D) FBGA (27 mm、1.0 mm ピッチ )

– – – – – C/A、500、30/192

C/A、500、30/192

E144 (S)6 EQFP (22 mm、0.5 mm ピッチ )

C、101、 7/27

C/A、101、10/27

C/A、101、10/27

C/A、101、10/27

C/A、101、10/27

C/A、101、10/28

C/A、101、10/28

M153 (S) MBGA (8 mm、0.5 mm ピッチ )8

C、112、 9/29

C/A、112、 9/29

C/A、112、 9/29

– – – –

U169 (S) UBGA (11 mm、0.8 mm ピッチ )

C、130、 9/38

C/A、130、 9/38

C/A、130、 9/38

C/A、130、 9/38

– – –

注：

1. コンフィギュレーション・オプションによって追加ユーザ・フラッシュが可能になります。

2. PLL 供給数はパッケージ・オプションに依存します。

3. ADC/ 温度センサ の供給数はパッケージ ･ タイプによって変化します。 少ないピン数パッケージでは ADC ハード IP へのアクセスができません。

4 SRAM のみ

5. SRAM、DDR3 SDRAM、DDR2 SDRAM、または LPDDR2

6. D = デュアル電源 (1.2V/2.5V)、S = シングル電源 (3.3 V または 3.0 V)

7. V81 パッケージはアナログ機能セットをサポートしていません。 10M08 V81 F デバイスは RSU 機能付きデュアル・イメージをサポートしています。

8. Easy PCB では 0.8 mm PCB デザイン・ルールが使用できます。

9. すべてのデータは、印刷時点のもので、変更となる可能性があります。 最新情報は、www.altera.co.jp をご覧ください。

機能セット・オプション、GPIO 数、および LVDS トランスミッタ／レシーバ数を表します。機能セット・オプション： C = コンパクト ( シングル・イメージ )、 F = フラッシュ ( デュアル・イメージ、RSU 機能付き )、 A = アナログ ( アナログ機能ブロック )。 いずれも価格プレミアムがあります。

ピン・マイグレーションを表します。

C、27、3/7

4

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

エンド・マーケット・ソリューションMAX 10 FPGA は、多くのエンド・マーケットにおけるさまざまなアプリケーションに対応します。

車載用インフォテイメント

産業用モーター制御

40MHz / 280 Mbps x4(1.12 Gbps)

10M02D10M04D

1.2V / 2.5V および VDDIO

4D+C LVDSOpen LDI

Ope

nLD

I

ビデ

オ／

画像

処理

スイ

ート

CFIG GPIO セーフティ

TCO

N

ロジ

ック

min

iLVD

S

12D+2CminiLVDS

LCD

960 x 540p60

ビデオ・ソース

GPU / SoC

RGB

• I/O サポートの柔軟性 – LVDS 入力、mini-LVDS 出力、および LVCMOS 汎用入出力ピン (GPIO)

• アルテラ IP (Intellectual Property) – ALTLVDS メガファンクション、ビデオ／画像処理スイート

• MAX 10 FPGA による機能インテグレーション – デザイン・ニーズとオンチップ・フラッシュに応じて細分化されたファミリ製品による部品点数（BOM）の削減

• 性能の向上 – 正確なタイミング制御の並列処理による直接コントロールおよび高速モーター制御用の高速制御ループ

• 柔軟性の向上 – 豊富な I/O、内蔵 ADC、カスタム IP、性能要件に合わせたリソース使用量

• 開発全体のコストの削減 – アルテラの長い製品サイクルを利用した部品点数の削減によりデザインの長期ライフサイクルを実現

メモリ

PHY

ソフト･プロセッサ DSP

フラッシュ・メモリ ADC

産業用イーサネット

エンコーダ・インタフェース

I/O セーフティ IP

セーフティ・デバイス

電力ステージ

高速デジタル・エンコーダ

モーター

5

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

システム管理アプリケーション

• システム管理 – パワーアップ・シーケンス、温度測定

• インタフェース・ブリッジ – 非互換性デバイス間のバス・プロトコルおよび電圧の変換

• I/O 拡張 – 標準デバイスへの使用可能 I/O ピン数の拡張

I/O 拡張 インタフェース・ブリッジ

パワーアップ・シーケンス

システム・コンフィギュレーション

LED 動作制御制御信号分配

バス・プロトコル変換シリアル-パラレル・データ変換

多電圧システム・パワーアップ・マネージメントボード・スワッピング管理

デバイス・コンフィギュレーションフラッシュ・メモリ・コントローラ

低コストの開発キット・ソリューションMAX 10 FPGA 評価キット／開発キットは、アルテラの Enpirion® 電源製品およびパワー・システムオンチップ （PowerSoC） を搭載しています。www.altera.co.jp/max10 から購入することができ、素早いデザイン完成に役立ちます。

両 ボ ー ド 共 に、Arduino、PMOD、 高 速 メ ザ ニ ン・ カ ー ド (HSMC) ヘ ッ ダ を 搭 載 し、Arduino (www.arduino.cc)、Terasic (www.terasic.com)、SLS (www.slscorp.com) をはじめとするサード・パーティ・ベンダーのドータカードをサポートします。

6

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

MAX 10 FPGA 評価キットにより、デバイス評価を素早く行うことができます。

MAX 10 FPGA 開発キットは、システム・レベル開発のためのプラットフォームを提供します。

MAX 10 FPGA 10M08 評価キット

MAX 10 FPGA 10M50 開発キット

開発キットに関する詳細については、 アルテラの販売代理店までお問い合わせください。

M A X 1 0 F P G A – 不 揮 発 性 イ ン テ グ レ ー シ ョ ン の 革 命

〒163-1332 東京都新宿区西新宿6-5-1新宿アイランドタワー32F 私書箱1594号TEL. 03-3340-9480　FAX. 03-3340-9487www.altera.co.jpE-mail: japan@altera.com

Altera Corporation101 Innovation Drive, San Jose, CA 95134 USAwww.altera.com

本資料に掲載されている内容は、製品の仕様の変更等により予告なく変更される可能性があります。最新の情報はアルテラ・ウェブサイトをご参照ください。

©2015 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks are the property of their respective holders as described at www.altera.com/legal. September 2015 Broch-1013-1.3/JP

スタートガイド

アルテラは、MAX 10 FPGA 向けに、無料の Quartus® II ウェブ・エディション 開発ソフトウェア、Nios II エンベデッド・デザイン・スイート (EDS) などの各種デザイン・ツールのほか、デザインの迅速な量産開始を支援するように最適化されたアナログ・ツールキットをはじめとするさまざまな解析ツールを提供しています。

デザイン・ツール

MAX 10 FPGA への電源供給アルテラの Enpirion パワー・マネージメント製品ポートフォリオは、MAX 10 FPGA ファミリの電源供給に最適な幅広いソリューションを提供します。アルテラの MAX 10 FPGA と Enpirion 電源ソリューションの組み合わせは、業界で最も小型で信頼性の高いソリューションを実現すると同時に、コストの最小化と収益化までの期間短縮を可能にします。MAX 10 FPGA の電源ツリー設計は、FPGA の消費電力見積りに Enpirion 電源ソリューションによる推奨電源ツリーをシームレスに結び付ける PowerPlay Early Power Estimator ツールなどの一連のアルテラ FPGA システム・デザイン・ツールを利用することで容易に行えます。最適な MAX 10 FPGA 電源ツリーのデザイン・サポートおよびその詳細については、Power FPGA リソース・センター サイト をご覧ください。

MAX 10 FPGA ファミリの詳細については、アルテラ販売代理店にお問い合わせいただくか、アルテラ・ウェブサイト (www.altera.co.jp/max10) をご覧ください。

詳細情報について