La mémoire informatique

8/13/2019 La mmoire informatique www.telechargercours.com

1/13

1. Les diffrents types de supports physiquesIl y a plusieurs manires d'intgrer physiquement des puces RAM la carte mre ou la carte d'extension. Lessystmes anciens utilisent des puces mmoire spares, appeles des puces DIP dou!les ranges de !roches",qui taient raccordes par des connecteurs ou soudes directement une carte.La plupart des systmes modernes utilisent des barrettes mmoires appeles SIMM #ingle In$line M emoryM odule % module mmoire simple range de !roches de connexion".&e type de module com!ine plusieurs puces sur une petite plaquette enclenche dans un socle de maintien. Lemodule SIPP est sem!la!le un SIMM , mais utilise des !roches la place du connecteur plat pour seconnecter la carte mre. Il est possi!le de trans ormer une !arrette #I(( en #IMM en supprimant les !roches,ou de trans ormer une #IMM en #I(( en soudant les !roches. &ertaines socits a!riquent des con)ertisseursde #I(( en #IMM qui permettent au #I(( de se !rancher sur des connecteurs #IMM *+ !roches con)entionnels.Il existe donc actuellement types de support de mmoire. Les puce -I(, les !arrettes #I((, #IMM et -IMM.

ne nou)elle gnration de mmoires, la R-RAM, de)raient se gnraliser en /000.

Fig. 1 1 -es !arrettes #I(, a)ec leurs ines pattes soudes sont presque aussi dlicates installer que les pucestraditionnelles

1.1 Format d'une barrette SIMM bit.

Fig. ! 1 Les !arrettes #IMM *+ !roches sont plus pratiques. L'chancrure gauche )ite qu'elles soientmontes l'en)ers. &e sont des !arrettes 2 !its.
http://var/www/apps/conversion/tmp/scratch_4/memoire.html#1.http://var/www/apps/conversion/tmp/scratch_4/memoire.html#1.http://var/www/apps/conversion/tmp/scratch_4/memoire.html#1.http://var/www/apps/conversion/tmp/scratch_4/memoire.html#1.


2/13

1.! Format d'uns barrette SIMM "! bit#arrette SIMM $! bro%hes "! bits Montage d'une barrette SIMM $! bro%hes

ig A 3ig 4L'chancrure au milieu et gauche )ite qu'elle soit monte

l'en)ers.

3ig A

3ig 4

1." Format d'uns barrette DIMM & bit#arrette DIMM 1& bro%hes en & bits. Montage d'une barrette DIMM 1& bro%hes3ig A

3ig 4Les deux chancrures au milieu )itent de monter la !arrette l'en)ers. &es !arrettes existent en *,* ) et en 5 ). La position deschancrures )arie en onction de la tension de la !arrette.

3ig A

3ig 4


3/13

1. Format de la barrette (D()M

&e sont des !arrettes mmoires sries constitues de composants /6 !its ou /2 !its " a)ec un connecteur de/2 !roches. 7n a donc une largeur de !us de /6 !its 7ui 8'ai !ien dit /6 !its ". &e type de mmoire de)rait

aire son apparition d!ut /000.
http://var/www/apps/conversion/tmp/scratch_4/memoire.html#1.http://var/www/apps/conversion/tmp/scratch_4/memoire.html#1.


4/13

!. #an%s de mmoireLes !arrettes mmoire #I((, #IMM et -IMM " sont organises en !ancs sur les cartes mres et les cartesmmoires. 9ous de)e: conna;tre l'agencement du !anc de mmoire et sa position sur les cartes mres et lescartes mmoires quand )ous a8oute: de la mmoire au systme. / >!ancs">26 /6 !its /2 !its > / >!ancs"*26#?, #L, #L& /6 !its /2 !its > / >!ancs"*26-? *> !its *6 !its /

26#L&,#L&> /6 !its /2 !its > / >!ancs"26#?, -?, -?>,

-? *> !its *6 !its /

(entium 6 !its @> !its 2 >

Le nom!re de !its de chaque !anc peut tre ait de simples puces ou de #IMM. (ar exemple, dans un systme>26 utilisant un !anc /2 !its, )ous pourrie: aire un !loc de /2 puces d'une capacit de / !it, ou utiliser quatre

puces d'une capacit de !its, pour les !its de donnes, et deux puces d'une capacit de / !it comme !its de parit. La plupart des systmes modernes nButilisent pas de puces mais des #IMM. #i le systme dispose d'un !anc /2 !its, il utilisera plutCt des #IMM *+ !roches, deux par !anc. Doutes les !arrettes #IMM d'un m me !anc doi)ent tre de la m me taille et du m me type. &omme )ous pou)e: le constater, les #IMM *+ !roches

sont moins intressants pour les systmes *> !its parce que )ous de)e: en utiliser quatre par !anc E&es #IMM nBtant disponi!les quBen / Mo ou Mo, cela signi ie qu'un ban% doit faire Mo ou 1& Mo demmoire . II n'y a pas de capacit intermdiaire.L'utilisation de SIMM "0 bro%hes dans un systme *> !its limite arti iciellement la con iguration de lammoire et n'est pas conseill. #ur les systmes *> !its qui utilisent des SIMM $! bro%hes , chaque #IMMreprsente un !anc spar et peut tre a8out ou enle) indi)iduellement, et non orcment par groupe de quatre.La con iguration de la mmoire est ainsi plus acile et plus souple. (ar contre sur des systmes 6 !its commeles (entium II, les !arrettes #IMM doi)ent tre utilises par paires. #eules les !arrettes -IMM de 6 !its

peu)ent tre montes par unit.La disposition physique sur les cartes mres ou les cartes mmoire est ar!itraire, elle est dtermine par lesconstructeurs. 9ous pou)e: choisir la disposition de )otre carte mre ou de )os cartes d'extension en aisant destests, mais cela prend du temps et ce n'est pas tou8ours acile, surtout si )ous a)e: des pro!lmes a)ec )otresystme. La documentation de )otre systme ou de )otre carte )ous y aidera.

!.1 Mmoire a+e% Parit et sans Parit.Les mmoires a)ec parit sont des mmoires qui utilisent / !it supplmentaire pour stocFer la parit d'un octet 2 !its ". &'est dire que lorsque le systme crit un octet, par exemple ++++ ++/+, il compte le nom!re de !itqui sont /. #i ce nom!re est pair alors le !it de parit est mis + sinon il est mis /. -e m me, chaquelecture, le systme recalcule le nom!re de !it / et )ri ie que le rsultat correspond !ien la )aleur stocFe.(our que le contrCle de parit soit e ectu, il aut au prala!le qu'il soit acti) dans le !ios. Lorsqu'une erreurde parit est dtecte, le systme est tou8ours arr t !rutalement a)ec un message du type 1

'P)(I* 2((3( )* 0)#4-00#2. S S*2M 5)L*2D.' h soit en mettant :ro le !it @ du port@+h. &ertain type de mmoire stocFe le nom!re de !it impair au lieu du nom!re de !it pair. Le ta!leau sui)ant

ournit la )aleur du !it de parit en onction du type de mmoire


5/13


6/13

". Stru%ture physique de la mmoire.La mmoire est organise sous la orme d'une grille dont chaque n ud correspond un transistor. 7n utilise lacapacit rsiduelle du transistor pour stocFer l'in ormation.

Le processeur en)oie l'adresse complte au multiplexeur J d multiplexeur de la mmoire, le M ?, etspci ie s'il s'agit d'une lecture ou d'une criture.

Le circuit de multiplexage di)ise l'adresse en deux parties. Les !its de poids ort contiennent l'adressede la ligne et les !its de poids ai!les l'adresse de la colonne. Le signal ( oH ) dress Stro! ()S " estgnr pour indiquer la -RAM qu'il s'agit d'une adresse ligne. (uis le signal &olumn Adress #tro! ,)S " est gnr pour indiquer la -RAM qu'il s'agit d'une adresse colonne.

#i une lecture est e ectue alors le !it, situ l'intersection de la ligne et de la colonne, est en)oy surla ligne de donne. -ans le cas contraire la donne est crite la m me intersection.

La mmoire est compose de transistors que l'on utilise comme des condensateurs. A in de compenser les pertesde charge de ces condensateurs la mmoire doit tre rgulirement ra ra;chie. (endant le ra ra;chissement, il n'ya pas d'accs possi!le la mmoire, ni en lecture ni en criture. Le processeur doit attendre quelques cycles

pour que le ra ra;chissement soit termin. &es temps d'attente, appel en anglais 7aitstates ou *emps deLaten%e, ont chuter les per ormances du systme. 7n s'e orce donc de les rduire autant que aire se peut. Ils

ne sont pas les m mes pour tous les composants, de sorte qu'il existe des composants de mmoire plus ou moinsrapides.Les temps d'accs s')aluent en nano secondes et sont compris entre + ns et />+ ns. ne nano seconde )aut unmilliardime de seconde % /+ $0 s E ". (lus ce temps est long, plus le composant de mmoire est lent.
http://var/www/apps/conversion/tmp/scratch_4/memoire.html#3.http://var/www/apps/conversion/tmp/scratch_4/memoire.html#3.


7/13

La )itesse de ra ra;chissement ne peut pas s'adapter la )itesse d'accs des composants de mmoire.


8/13

"." ,y%le d'%ritureLe mode le plus rquent est le mode contrCl par &A# . Le signal d'criture RG est positionn a)ant le &A#ce qui pro)oque l'criture. -ans le mode 'late Hrite cycle on gnre le signal RG aprs le &A#. -ans ce casc'est le signal RG qui pro)oque l'criture. &ela permet de lire et d'crire un mot en un seul cycle.

DHrite est la dure du signal RA# en criture, il est sou)ent gale DaccsRA#.

". ,y%le de rafra9%hissementA l'intrieur du !o;tier, le ra ra;chissement se ait par ligne entire. &haque accs pro)oque le ra ra;chissementde toute la ligne adresse.

n mcanisme de ra ra;chissement doit garantir l'accs priodique chaque ligne, en ournissant son adresseaccompagn du signal RA#. &eci dit , ces caractristiques temporelles s'a8outent de nom!reuses contraintessecondaires comme le temps de pr positionnement des adresses a)ant le RA# et le &A#, la dure minimale dusignal &A#, le temps de pr positionnement de la donne en criture a)ant le RA# etc &haque modle a sescontraintes particulires. Il peut y a)oir plus de + paramtres temporels


9/13

.1 Mmoire FPM D()M.(our de la mmoire -RAM tout court, l'accs une donne se ait en modi iant le signal RA# et &A# pourchaque lectureJcriture et ceci m me si la donne sui)ante se trou)e sur la m me ligne ou colonne.

,y%le de le%ture de la mmoire FPM

(our la mmoire 3(M -RAM, lorsque la donne se trou)e sur la m me ligne, la descente du signal RA#mmorise l'adresse de la ligne durant tout l'accs. -onc pour accder plusieurs colonnes de cette ligne dansun ordre quelconque ", il est 8uste ncessaire de prsenter l'adresse de la colonne dsire dans la ligneslectionne par le RA#. &ela permet d'acclrer l'accs aux donnes se trou)ant sur la m me ligne. 7nconomise ainsi le Diming du RA#. (our accder la donne, le signal &A# doit rester l'tat !as.La notion de 3ast (age )ient du ait que la slection de la ligne correspond la slection d'une page dans uneli)re et la lecture dans cette page correspond la lecture des di rentes colonnes.

,as de plusieurs a%%8s %ons%utif -

La mmoire 3(M 3ast (age Mode " existe en @+ et 6+ ns. L'accs le plus rapide de la 3(M est 4:":":" 66MN: " contrairement la RAM classique qui est de 4:4:4:4 .


10/13

.! Mmoire 2D3.&ette a!r)iation, signi ie 2;tended Data 3ut . Les composants de cette mmoire permettent de conser)er pluslongtemps l'in ormation, on peut donc ainsi espacer les cycles de ra ra;chissement. -'autre part, par rapport la3(M, le signal &A# n'a pas !esoin d' tre maintenu pour lire la donn, on peut donc anticiper sur le prochainPre%harge *ime de la mmoire, c'est dire le prochain cycle mmoire.

La RAM


11/13

Malheureusement cette mmoire n'tait supporte que par peu de chipsets, et posait des pro!lmes a)ec les !uscadencs plus de 66 MN:, d'ou une disparition trs rapide du march. L'accs le plus rapide de la 4


12/13

#us mmoire %on+entionnel #us srie (am#us

3ig /

Il s'agit d'une !arette de 6 !itsconstitue de /6 composants mmoiresde !its montes en parrallles.

,ontr& ?o@s3ig >

Il s'agit d'une !arette de 6 !its constitue de composantsmmoires de /6 !its montes en srie. 7n a donc un !us de /6

!its cadenc 2++ Mh:. 2++ +++ +++ U /6 " J 2 !its " J /+>U /+> " % /,6 ToJs

,ontr


13/13

3ig *

3ig

Les barrettes (D()M peu+ent Atre %ha9ns sur une bus.

.$ Mmoire )uto:%orre%tri%e 2,, et )2,,.La mmoire

La mémoire informatique

Documents

Transcript of La mémoire informatique