A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille...

27
a abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille d’ordinateurs j contrôle k chemin de données l défaut m dé n DRAM o mise en oeuvre p instruction q architecture de jeu d’instructions r circuit intégré s mémoire t système d'exploitation u processeur v semi-conducteur w superordinateur x transistor y VLSI z rendement 1 Une réponse possible.

Transcript of A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille...

Page 1: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

1

Une réponse possible.

Page 2: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

2

1- Abstraction spécifique que le matériel fournit au logiciel de bas niveau.

Page 3: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

3

2- Partie active de l’ordinateur, qui suit à la lettre les instructions des programmes additionne les nombres, teste les nombres, etc..

Page 4: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

4

3- Un autre nom pour le processeur.

Page 5: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

5

4- Approche de la conception matérielle et logiciel ; le système est constitué de couches hiérarchiques, où chaque couche inférieure dissimule des détails au niveau immédiatement supérieur.

Page 6: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

6

5- Nombre en base 2

Page 7: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

7

6- Chiffre binaire.

Page 8: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

8

7- Ensemble de mises en oeuvre d’une même architecture de jeu d’instructions ; ces mises en oeuvre sont disponibles simultanément et varient en prix et en performances.

Page 9: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

9

8- Composante du processeur qui effectue les opérations arithmétiques.

Page 10: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

10

9- Composante du processeur qui indique quoi faire au chemin des données, à la mémoire, et aux dispositifs d’E/S, en fonction des instructions du programme.

Page 11: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

11

10- Le matériel qui obéit à l’abstraction qu’est l’architecture de jeu d’instructions.

Page 12: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

12

11- Machines à hautes performances, qui coûtent plus d’un million de dollars.

Page 13: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

13

12- Commande simple donnée à un ordinateur.

Page 14: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

14

13- Circuit intégré couramment utilisé pour construire la mémoire principale.

Page 15: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

15

14- Intégre des douzaines à des centaines de transistors sur une même puce.

Page 16: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

16

15- Intègre des centaines de milliers à des millions de transistors sur une même puce.

Page 17: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

17

16- Emplacement des programmes lorsqu’ils s’exécutent, contient également des données.

Page 18: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

18

17- Défaut microscopique d’une tranche.

Page 19: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

19

18- Surnom donné à un circuit intégré.

Page 20: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

20

19- Interrupteur marche/arrêt contrôlé électriquement.

Page 21: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

21

20- Pourcentage de puces correctes par rapport au nombre total de puces d’une tranches.

Page 22: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

22

21- Programme qui gère les ressources d’un ordinateur au bénéfice des programmes qui s’exécutent sur la machine.

Page 23: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

23

22- Programme qui traduit une version symbolique d’une instruction en une version binaire.

Page 24: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

24

23- Programme qui traduit une notation en langage de plus haut niveau en langage assembleur.

Page 25: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

25

24- Composant rectangulaire issu du découpage en dés d’une tranche.

Page 26: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

26

25- Petite mémoire rapide qui se comporte comme un tampon pour la mémoire principale.

Page 27: A abstraction b assembleur c nombre binaire d bit e cache f UC g puce h compilateur i famille dordinateurs j contrôle k chemin de données l défaut m dé

a abstractionb assembleurc nombre binaired bite cachef UCg puceh compilateur

i famille d’ordinateursj contrôlek chemin de donnéesl défautm dén DRAMo mise en oeuvrep instructionq architecture de jeu d’instructions

r circuit intégrés mémoiret système d'exploitationu processeurv semi-conducteurw superordinateurx transistory VLSIz rendement

27

26- Substance ne conduisant pas bien l’électricité.