小型 ......< Dual-In-Line Package Intelligent Power Module > 小型DIPIPM Ver.4シリーズ...

2012.11 作成

1

小型 DIPIPM Ver.4 シリーズアプリケーションノート

PS21765/PS21767/PS21767-V

DIPIPM アプリケーションノート目次第１章製品の概要 ..................................................................................................................................................................... 2

１．１用途......................................................................................................................................................................................................................... 2 １．２製品ラインナップ ....................................................................................................................................................................................................... 2 １．３機能・特長 ................................................................................................................................................................................................................ 2

第２章小型 DIPIPM Ver.4 のスペック ....................................................................................................................................... 4 ２．１小型 DIPIPM Ver.4 のスペック ................................................................................................................................................................................. 4

２．１．１最大定格 ...................................................................................................................................................................................................................................... 4 ２．１．２電気的特性熱抵抗 .................................................................................................................................................................................................................... 5 ２．１．３電気的特性静特性およびスイッチング特性 ................................................................................................................................................................................ 5 ２．１．４電気的特性制御（保護）部の特性 .............................................................................................................................................................................................. 6 ２．１．５推奨使用条件 .............................................................................................................................................................................................................................. 7 ２．１．６機械的定格および特性 ................................................................................................................................................................................................................ 8

２．２小型 DIPIPM Ver.4 の保護機能とシーケンス ............................................................................................................................................................ 8 ２．２．１短絡保護 ..................................................................................................................................................................................................................................... 8 ２．２．２制御電源電圧低下保護 ............................................................................................................................................................................................................... 9

２．３小型 DIPIPM Ver.4 のパッケージ ........................................................................................................................................................................... 11 ２．３．１外形図 .......................................................................................................................................................................................................................................11 ２．３．２マーキング .................................................................................................................................................................................................................................12 ２．３．３端子配列と名称 .........................................................................................................................................................................................................................13

２．４小型 DIPIPM Ver.4 の取り付け方法 ....................................................................................................................................................................... 15 ２．４．１小型 DIPIPM Ver.4 の絶縁距離 ...............................................................................................................................................................................................15 ２．４．２小型 DIPIPM Ver.4 の取り付け方法と注意点 ...........................................................................................................................................................................15 ２．４．３はんだ付け条件 .........................................................................................................................................................................................................................16

第３章小型 DIPIPM Ver.4 の使用方法 ................................................................................................................................... 17 ３．１小型 DIPIPM Ver.4 の使用方法と応用 ................................................................................................................................................................... 17

３．１．１システム接続例 .........................................................................................................................................................................................................................17 ３．１．２インターフェイス回路例（直接接続､N 側エミッタ共通） .................................................................................................................................................................18 ３．１．３インターフェイス回路例（フォトカプラ駆動） ..................................................................................................................................................................................19 ３．１．４ N 側エミッタ分割仕様の場合の外部 SC 保護回路例 ..................................................................................................................................................................20 ３．１．５ DIPIPM の信号入力端子と Fo 端子 ...........................................................................................................................................................................................20 ３．１．６スナバコンデンサの接続 ............................................................................................................................................................................................................23 ３．１．７外部シャント抵抗周辺回路の接続 ..............................................................................................................................................................................................23 ３．１．８ＰＣＢ設計時の注意点について ..................................................................................................................................................................................................25 ３．１．９ DIPIPM の並列動作について ....................................................................................................................................................................................................26 ３．１．１０ DIPIPM の SOA(スイッチング時、短絡時) ...............................................................................................................................................................................26 ３．１．１１短絡 SOA データ .....................................................................................................................................................................................................................27 ３．１．１２動作寿命について ...................................................................................................................................................................................................................28

３．２パワー･ロスと放熱設計 ........................................................................................................................................................................................... 29 ３．２．１損失計算方法(例) ......................................................................................................................................................................................................................29 ３．２．２温度上昇の考え方と計算例 .......................................................................................................................................................................................................31

３．３ノイズ耐量について ................................................................................................................................................................................................. 32 ３．３．１測定回路 ...................................................................................................................................................................................................................................32 ３．３．２対策と注意事項 .........................................................................................................................................................................................................................32 ３．３．３静電気耐量について ..................................................................................................................................................................................................................33

第４章小型 DIPIPM Ver.4 の外部定数設定方法 .................................................................................................................... 34 ４．１短絡保護用外部シャント抵抗の設定方法 .................................................................................................................................................................. 34 ４．２ブートストラップ回路動作 ......................................................................................................................................................................................... 35

４．２．１ブートストラップ回路動作 ............................................................................................................................................................................................................35 ４．２．２ブートストラップ電源回路電流 ....................................................................................................................................................................................................36 ４．２．３ブートストラップ回路定数設定時の注意点 ..................................................................................................................................................................................36

第５章小型 DIPIPM Ver.4 の I/F 基板例 ................................................................................................................................ 38 ５．１ I/F 基板について ..................................................................................................................................................................................................... 38 ５．２ I/F 基板の配線パターン例（両面基板） ...................................................................................................................................................................... 39 ５．３回路図と部品図 ...................................................................................................................................................................................................... 40

第６章その他 ........................................................................................................................................................................... 42 ６．１梱包仕様 ................................................................................................................................................................................................................ 42 ６．２取り扱いの注意 ...................................................................................................................................................................................................... 43

< Dual-In-Line Package Intelligent Power Module >


2012.11 作成

2

第１章製品の概要

１．１用途エアコン，給湯機器用コンプレッサ等のモータ駆動小容量産業用モータ駆動

１．２製品ラインナップ表 1-1：小型 DIPIPM Ver.4 製品ラインナップ

形名注 2）定格モータ定格注１）絶縁耐電圧 Viso

PS21765 20A/600V 1.5ｋW/220VAC AC2500Vrms (正弦波 60Hz,1min 全端子共通-放熱ヒートシンク間) PS21767/-V 30A/600V 2.2ｋW/220VAC

注1) モータ定格は、以下の条件時の計算結果によるものです。実際にはご使用条件により適用可能なモータ容量は異なります。(条件 :VAC=220V,VD=VDB=15V,Tc=100℃ ,Tj=125℃ ,fc=5kHz,P.F=0.8,motor efficiency=0.75,current ripple ratio=1.05,motor over load 150% 1min.)

注2) PS21767-V は、高速 SW オフ仕様です。

１．３機能・特長

小型 DIPIPM Ver.4 は、AC100V～200V 系の小容量モータ制御用インバータのパワー素子、および駆動・保護回路を、量産性に優れたトランスファーモールド方式により、１パッケージに集積した、小型インテリジェントパワーモジュール(IPM)です。図 1-1 に外観写真、図 1-2 に内部構造断面図を示します。小型 DIPIPM Ver.4 は、高放熱の絶縁放熱シート構造を用いることで、小型化を図りながら放熱性の向上も実現していま

す。また、絶縁耐圧 2500Vrms を確保していますので、産業用途の小容量モータの制御に最適です。

Cuフレーム

絶縁放熱シート（銅箔+絶縁樹脂）モールド樹脂

IGBT IC FWDi Alワイヤ

Auワイヤ

図 1-1 外観写真図 1-2 内部断面構造図



2012.11 作成

3

■内蔵機能 ●P 側 IGBT 用：

駆動回路、高圧レベルシフト回路、

制御電源電圧低下(UV)保護回路（エラー出力無し）

●N 側 IGBT 用：

駆動回路、短絡保護回路、

制御電源電圧低下(UV)保護回路

(短絡保護は、DIPIPM外部の電流検出抵抗で過電流に

対する電圧を検出し、DIPIPMへフィードバックして行う。)

●エラー出力：

N 側 IGBT 短絡保護時、N 側制御電源電圧低下時出力

●IGBT 駆動電源：

DC15V 単一電源

●入力インターフェイス：

3V,5V 対応、ハイアクティブ駆動 ●UL 認証済み：

UL1557 File E80276

図 1-3 内部回路図

DIPIPM

HVIC1

HVIC2

HVIC3

VCC

IN

COM

VB

HO

VS

VCC

IN

COM

VB

HO

VS

VCC

IN

COM

VB

HO

VS

VCC

UN

VN

WN

Fo

GND

WOUT

VOUT

UOUT

UN

VN

WN

VN1

VP1

VP

VP1

VP

VUFB

UP

VUFS

VVFB VVFS

VWFB VWFS

VNC

P

U

V

W

NU

VP1 IGBT1

Di1

IGBT2 Di2

IGBT3 Di3

IGBT4 Di4

IGBT5 Di5

IGBT6 Di6

LVIC

VNO

NV

NW

VNO

Fo

CIN

CFO

CIN

CFO



2012.11 作成

4

第２章小型 DIPIPM Ver.4 のスペック

２．１小型 DIPIPM Ver.4 のスペックスペック例について代表例 PS21767(30A/600V)で説明します。

２．１．１最大定格 PS21767(30A/600V)の最大定格を、表 2-1 に示します。表 2-1 PS21767(30A/600V)の最大定格

インバータ部

項目記号条件定格値単位

電源電圧 VCC P-NU,NV,NW 端子間 450 V

電源電圧（サージ） VCC(surge) P-NU,NV,NW 端子間 500 V

コレクタ・エミッタ間電圧 VCES 600 V

コレクタ電流 ±IC Tc=25°C 30 A コレクタ電流（ピーク） ±ICP Tc=25°C，1ms以下 60 A コレクタ損失 Pc Tc=25°C，1素子当り 90.9 W 接合温度 Tj −20～+150 °C

制御（保護）部


制御電源電圧 VD VP1-VNC，VN1-VNC 端子間 20 V

制御電源電圧 VDB VUFB-VUFS，VVFB-VVFS，

VWFB-VWFS 端子間 20 V

入力電圧 VIN UP,VP,WP,UN,VN,WN-VNC 端子間

−0.5～VD+0.5 V

エラー出力印加電圧 VFO Fo-VNC 端子間 −0.5～VD+0.5 V エラー出力電流 IFO Fo端子のシンク電流値 1 mA

電流検出入力電圧 VSC CIN-VNC 端子間 −0.5～VD+0.5 V 全システム


電源電圧自己保護範囲（短絡） VCC(PROT)

VD=13.5～16.5V，インバータ部

Tj=125°Cスタート，2µs以内非繰り返し

400 V

動作モジュール温度 Tc (注1) −20～+100 °C 保存温度 Tstg −40～+125 °C

絶縁耐圧 Viso 正弦波 60Hz，1分間

全端子共通－放熱フィン間 2500 Vrms

(注1) Tcの測定点（イメージ）制御端子

Tc 点

IGBT チップ

FWDi チップ

パワー端子放熱面

18mm 18mm

溝

各項目の説明

(1) VCC 内蔵 IGBT がスイッチングしていない状態で、P-N 端子間に印加できる最大直流電源電圧。この電

圧を超えるような場合は、ブレーキ回路等による制限をかける必要があります。

(2) VCC(surge) 内蔵 IGBT がスイッチングしている状態で、P-N 端子間に現れるサージ電圧の最大値。この電圧を

超えないように、母線のインダクタンスを低減したり、スナバ回路を接続する必要があります。

(3) VCES 内蔵 IGBT の C-E 間に印加できる最大電圧定格。

(4) ±IC Tc=25℃時に、連続通電可能な DC 電流値。温度が高くなると通電可能な電流値は下がります。

(5) Tj 最大瞬時接合温度は150℃ですが、安全動作させるための平均動作接合温度はTj≦125°C (Tc=100℃)以内を推奨します。

(6) VCC(PROT) 内蔵の IGBT が短絡や過電流状態になった場合に、IPM の保護機能によって IGBT を安全に遮断

できる最大電源電圧。この条件を超えると保護できず、素子破壊に至る可能性が高くなります。

(7) Tc 測定点小型 DIPIPM Ver.4 は UN 相 IGBT チップの直下を Tc 測定点と定義しています。ヒートシンクを加

工し、チップ直下に熱電対が位置するようにします。P 側と N 側で制御方法が異なる場合などに

は、最も Tc が高くなる点が上記とは異なる可能性があります。そのような場合には、測定点を変

更して最も損失が大きくなるパワーチップの直下で Tc を測定する必要があります。

(1) (2) (3) (4)

(5)

(6)

(7)



2012.11 作成

5

２．１．２電気的特性熱抵抗 PS21767(30A/600V)の熱抵抗規格を、表 2-2 に示します。

表 2-2 PS21767(30A/600V)の熱抵抗規格熱抵抗

項目記号条件最小値標準値最大値単位

Rth(j-c)Q インバータIGBT（1/6モジュール） − − 1.1 接合・ケース間熱抵抗 (注2) Rth(j-c)F インバータFWD（1/6モジュール） − − 2.8

℃／W

(注2) DIPIPMと放熱フィンとの接触面には，熱伝導のよいグリースを100～200μm程度，均一になるように塗布の上，規定の締め付けトルクにて締め付けることを規定します。（またグリースは使用動作温度範囲内で変質せず，経年変化のないものとします。）

ただし、製品放熱面-フィン間の熱抵抗は、締め付けた状態におけるグリースの厚さ、グリースの熱伝導率等により異なります。目安とし

て、グリース厚20μm、グリースの熱伝導率1.0W/m･Kの場合の製品放熱面-フィン間熱抵抗値（1/6ﾓｼﾞｭｰﾙ）は0.3℃/Wとなります。

規格表のデータは、接合-ケース間の定常時の熱抵抗を示しています。小型 DIPIPM Ver.4 の熱抵抗は、およそ 10 秒

で飽和し定常状態になります。10 秒以下での熱抵抗（過渡熱抵抗）は図 2-1 の通りです。図 2-1 の過渡熱抵抗 Zth(j-c)の”1”が、規格表の熱抵抗値に相当します。PS21767 のＩＧＢＴ部の 0.2s における過渡熱抵抗値は、1.1(℃/W)×0.8=0.88(℃/W)となります。過渡熱抵抗は、定常的に流れるのではなく短時間(ms オーダ)の電流が流れる場合（例えばモータ起動時や短時間のロック時など）の温度上昇を検討する場合に使用します。

0.1

1.0

0.01 0.1 1 10時間(sec)

過渡

熱抵

抗Zt

h(j-c

)( 正規

値)

IGBT

FWD

図 2-1：小型 DIPIPM Ver.4 の IGBT/FWD 過渡熱抵抗特性(代表例)

２．１．３電気的特性静特性およびスイッチング特性

PS21767(30A/600V)の静特性およびスイッチング特性の規格を、表 2-3 に示します。

表 2-3 PS21767(30A/600V)の静特性およびスイッチング特性規格インバータ部


VCE(sat) VD=VDB=15V Ic=30A，Tj=25°C － 1.60 2.10 コレクタ・エミッタ間飽和電圧 VIN=5V Ic=30A，Tj=125°C － 1.70 2.20

V

FWD順電圧降下 VEC Tj=25°C，-Ic=30A，VIN=0V − 1.50 2.00 V ton 0.70 1.30 1.90

trr − 0.30 − tC(on) − 0.50 0.80 toff − 1.50 2.10

スイッチング時間

tC(off)

Vcc=300V，VD=VDB=15V

Ic=30A，Tj=125°C 誘導負荷（上－下アーム）

VIN=0⇔5V − 0.40 0.60

μs

ICES VCE=VCES Tj=25°C − − 1 コレクタ・エミッタ間遮断電流 Tj=125°C − − 10

mA

スイッチング時間の定義、および測定方法については、図 2-2、図 2-3 に示します。スイッチングは L 負荷（誘導負荷）ハーフブリッジ回路で測定しています。



2012.11 作成

6

VB

VS O UT

V P1 IN

IN

V CIN(P)

V CIN(N)

V N1

COM

V NC CIN V NO

OUT V D

N - Side IGBT

P - Side IGBT

V CC

L

P - Side Input Signal

N - Side Input Signal

A

B

L

V DB

図 2-2：スイッチング時間の定義図 2-3：L 負荷ハーフブリッジ測定回路

＊：P 側スイッチング時は B を接続、N 側スイッチング時は A を接続

a)ターンオン時スイッチング波形 b)ターンオフ時スイッチング波形

図 2-4：小型 DIPIPM Ver.4 PS21767(30A/600V)スイッチング波形（代表例）測定条件：VCC=300V,VD=VDB=15V,Tj=125℃,L 負荷ハーフブリッジ,Ic=30A

２．１．４電気的特性制御（保護）部の特性 PS21767(30A/600V)の制御（保護）部の規格を、表 2-4 に示します。

表 2-4 PS21767(30A/600V)の制御（保護）部規格制御（保護）部


VP1-VNC ,VN1-VNC の総和－－ 7.00 VD=VDB=15V

VIN=5V VUFB-VUFS，VVFB-VVFS，VWFB-VWFS －－ 0.55

VP1-VNC ,VN1-VNC の総和－－ 7.00 回路電流 ID

VD=VDB=15V

VIN=0V VUFB-VUFS，VVFB-VVFS，VWFB-VWFS －－ 0.55

mA

VFOH VSC=0V，Fo=10kΩ 5V プルアップ 4.9 －－ V エラー出力電圧 VFOL VSC=1V，IFO=1mA －－ 0.95 V

短絡保護トリップレベル VSC(ref) Tj=25°C，VD=15V (注3) 0.43 0.48 0.53 V 入力電流 IIN VIN=5V 1.0 1.5 2.0 mA

UVDBt トリップレベル 10.0 － 12.0 V

UVDBr リセットレベル 10.5 － 12.5 V

UVDt トリップレベル 10.3 － 12.5 V

制御電源電圧

低下保護

UVDr

Tj≦125°C

リセットレベル 10.8 － 13.0 V

エラー出力パルス幅 tFO CFO=22nF (注4) 1.0 1.8 － ms

入力オンしきい電圧 Vth(on) － 2.3 2.6 V

入力オフしきい電圧 Vth(off) UP，VP，WP-VNC，UN，VN，WN-VNC端子間

0.8 1.4 － V

入力しきい値

ヒステリシス電圧 Vth(hys) 0.5 0.9 － V

(注3) 短絡保護は下アームのみ動作します。また，SCは定格の2.0倍以下になるように外部抵抗を選定してください。

(注4) エラー出力は，短絡保護・VD制御電源電圧保護のとき下アームのみ出力します。

tFOの計算式を示します。CFO= 12.2 × 10-6 × tFO ［F］

t:200ns/div t:200ns/div

Ic:10A/div Ic:10A/div

VCE:100V/div VCE:100V/div

trr

Irr

tc(on)

10% 10% 10% 10%

90% 90%

td(on)

tc(off)

td(off) tf tr

( ton=td(on)+tr ) ( toff=td(off)+tf )

Ic

VCE

VCIN



2012.11 作成

7

２．１．５推奨使用条件

PS21767(30A/600V)の推奨使用条件を、表 2-5 に示します。推奨使用条件は必須使用条件ではありませんが、DIPIPM を安全に使用するためには極力、推奨使用条件範囲内で

使用されるようお願いいたします。

表 2-5 PS21767(30A/600V)の推奨使用条件推奨使用条件

推奨値項目記号条件

最小標準最大単位

電源電圧 VCC P-NU,NV,NW 端子間 0 300 400 V

制御電源電圧 VD VP1-VNC，VN1-VNC 端子間 13.5 15.0 16.5 V

制御電源電圧 VDB VUFB-VUFS，VVFB-VVFS，VWFB-VWFS

端子間 13.0 15.0 18.5 V

制御電源電圧変動率 ΔVD，ΔVDB −1 − 1 V/μs

上下アーム休止時間 tdead 各アーム段入力に対応，Tc≦100°C 2.0 − − μs PWM制御入力信号 fPWM Tc≦100°C，Tj≦125°C －－ 20 kHz

fPWM=5kHz －－ 21 許容実効電流 Io

VCC=300V，VD=VDB=15V，

P.F=0.8，正弦波出力，

Tc≦100°C，Tj≦125°C (注7) fPWM=15kHz －－ 16

Arms

PWIN(on) (注8) 0.3 －－

定格電流以下 1.5 －－

定格電流～定格電流

の1.7倍 3.0 －－許容最小入力パルス幅

PWIN(off)

200≦VCC≦350V， 13.5≦VD≦16.5V，

13.0≦VDB≦18.5V，

-20℃≦Tc≦100℃，

Nライン配線インダクタンス

10ｎH以下（注9）

定格電流の1.7倍～

定格電流の2.0倍 3.6 －－

μs

VNC端子変動 VNC VNC－NU,NV,NW端子間の電位差，サージ電圧含む -5.0 － 5.0 V

接合温度 Tj -20 － 125 ℃

(注7) 許容実効電流に関しては，使用条件によって変わります。

(注8) PWIN(on)以下のパルス幅の入力オン信号には出力が応答しないことがあります。

(注9) PWIN(off)以下のパルス幅の入力オフ信号には出力が応答しない、またはP側のみターンオン時間が大きくなる場合があります（2μs程度

以下）。ただし、この場合においても入力オンの状態にて出力オフの状態を維持し続けることはありません。詳細は下図のタイミング図を

参照ください。また、Nライン配線インダクタンスについては、後述の外付けシャント抵抗周辺配線応用例を参照ください。

許容最小入力パルス幅PWIN(off)以下の信号を印加した場合の出力動作（P側のみ）

P 側制御入力

内部 IGBT ゲート

出力電流 Ic t1 t2

実線…オフパルス幅＞PWIN(off)の場合破線…オフパルス幅＜PWIN(off)の場合 (t1=通常のターンオン時間)

※制御電源電圧変動率について

制御 IC の電源ラインに高周波の急峻なノイズが重畳されると、IC の誤動作が起きて Fo を出力し、更には出力を停止 (ゲート遮断)することがあります。この誤動作を回避するために、ノイズの変動成分が±1V/μs より穏やかになるよう、また、そのリップル電圧も 2Vp-p より小さくなるように、電源回路を設計してください。 (規定：dV/dt≦1V/μs, Vripple≦2Vp-p)



2012.11 作成

8

２．１．６機械的定格および特性 PS21767(30A/600V)の機械的定格および特性規格を、表 2-6 に示します。小型 DIPIPM Ver.4 の取り付け方法については、2.4 項を参照ください。

表 2-6 PS21767(30A/600V)の機械的定格および特性機械的定格及び特性

項目条件準拠規格最小値標準値最大値単位

締め付けトルク強度取り付けネジ M3(注5) 推奨値 0.78 N･m − 0.59 − 0.98 N·m

端子引張り強度荷重 9.8N EIAJ-

ED-4701 10 − − s

端子曲げ強度荷重 4.9Nにて90度曲げ EIAJ-

ED-4701 2 − − 回

質量 − 21 − g

放熱面平面度 (注6) −50 − 100 μm (注5) 取り付けネジには平座金（推奨；JIS B1256）を使用して下さい。

(注6) 放熱面平面度測定位置

4.65mm

-+

+ - 測定位置

放熱ヒートシンク側

放熱ヒートシンク側

12.78mm

13.5mm

23mm

２．２小型 DIPIPM Ver.4 の保護機能とシーケンス小型 DIPIPM Ver.4 には、短絡保護、制御電源電圧低下保護があります。各保護機能の動作シーケンスを示します。

２．２．１短絡保護

DIPIPM は、内部に電流検出手段を内蔵していませんので、外部にシャント抵抗（電流検出用抵抗）を接続する必要があります。このシャント抵抗に電流が流れることによって発生する電圧を、DIPIPM の CIN 端子にフィードバックさせることで、DIPIPM の短絡保護が可能になります。CIN 端子はコンパレータに接続されています。しきい値 VSC=0.48V（typ）で保護動作します。

保護動作に入ると、N 側の IGBT3 相分のゲートを遮断し、Fo 信号を出力します。スイッチング時のリカバリー電流や、ノイズによる保護回路への影響を取り除くため、CIN 端子のラインに RC フィルタ（時定数 1.5～2μs 程度）を設置してください。また、シャント抵抗部の配線は可能な限り短くすることが必要です。

図 2-5：短絡保護回路（外部シャント周辺回路例）図 2-6：フィルタ設定

VNC N1

N

C

シャント抵抗

P

V U

W

N-side IGBTs

P-side IGBTs

駆動回路

駆動回路

短絡保護回路

CIN

DIPIPM

R

保護回路外部部品

短絡保護レベル

コレ

クタ

電流

Ic

入力パルス幅 tw (μs) 2 0

Collector current



2012.11 作成

9

短絡保護動作シーケンス（N 側のみ）・・・外付けシャント抵抗，RC 時定数回路による保護 a1. 正常動作=IGBT オン=出力電流あり a2. 過電流検出（SC トリガ）･･･RC 時定数回路で最適遮断時間を設定（1.5～2.0μs） a3. IGBT ゲートをハード遮断 a4. IGBT をオフ a5. Fo出力・・・最小Fo出力時間は、外付けコンデンサCFOで設定 a6. 入力 “L” =オフ a7. 入力 “H” =オンただし、IGBT は Fo 出力の間、オフを継続 a8. Fo 出力終了後、L→H の入力で IGBT オン

図 2-7：小型 DIPIPM Ver.4 の短絡保護動作シーケンス

２．２．２制御電源電圧低下保護制御電源電圧が低下すると、IGBT のゲート電圧が下がることによる弊害が生じます。推奨電源電圧内でご使用ください。

制御電源電圧時には、IGBT を保護するため、制御電源電圧低下保護(UV)が動作します。P 側、N 側の両方に UV 回路はありますが、N 側回路で UV が動作したときのみ、Fo 信号を出力します。Fo 信号は、制御電源電圧が低下している期間出力します。P 側は、該当の相の IGBT のゲート遮断のみで、Fo 信号は出力しません。

また、この保護回路には、ノイズ等による瞬間的な電圧低下での誤動作防止のため、約10μs(typ値)のフィルタを内蔵しておりますので制御電源電圧がトリップ電圧(UVDBt, UVDt)まで低下した場合でも、約10μs以内であれば保護は働きません。

表 2-7：各制御電源電圧範囲での DIPIPM の状態

制御電源電圧範囲(VD, VDB) 状態

0-4.0V(P 側,N 側)

電源を入れない状態と同じです。電源電圧低下保護(UV)が動作せず、Fo も出力しません。 IGBT のしきい電圧以下であり、基本的にオンしませんが、外来ノイズ等により誤オンする可能性がありますので制御電源より先に DC-LINK 電圧を立ち上げないでください。

4.0-UVDt (N 側), UVDBt (P 側) 制御電源電圧低下保護(UV)動作範囲内制御入力信号を加えても、スイッチング動作を停止しています。電源電圧低下保護(UV)が動作し、N 側のみ Fo を出力します。

UVDt (N 側)-13.5V UVDBt (P 側)-13.0V

スイッチング動作します。但し推奨範囲外ですので、DIPIPM の仕様書で規定している VCE(sat)･スイッチング時間共に規格値を外れてコレクタ損失が増加し、接合温度が上昇する可能性があります。

13.5～16.5V(N 側) 13.0～18.5V(P 側)

推奨電源電圧範囲内正常動作します。

16.5～20.0V(N 側) 18.5～20.0V(P 側)

スイッチング動作します。但し、推奨範囲外ですので、スイッチング時間が高速になりすぎて、短絡時にはチップの短絡耐量が不足し、破壊することがあります。

20.0～ IPM の制御回路が破壊する可能性があります。

※リップルノイズの規定制御 IC の電源ラインに高周波の急峻なノイズが重畳されると、IC の誤動作が起きて Fo を出力し、更には出力を停止(ゲート遮断)

する可能性があります。この誤動作を回避するために、ノイズの変動成分が±1V/μ 以下、リップル電圧は、2Vp-p 以下となるように、電源回路を設計してください。（規定：dV/dt≦1V/μs, Vripple≦2Vp－p）

SC

SET RESET

SC 基準電圧

a2

a1

a3

a6 a7

a4

a8

a5

RC 時定数回路による DELAY

N 側制御入力

保護回路状態


出力電流 Ic

シャント抵抗間センス電圧

エラー出力 Fo



2012.11 作成

10

制御電源電圧低下保護動作シーケンス（N 側，UVD） b1. 制御電源電圧立上り‥‥UVDr にて次のオン信号(L→H)入力より動作開始 b2. 正常動作=IGBT オン=出力電流有り b3. 制御電源電圧低下（UVDt） b4. Ｎ側全相の IGBT オフ‥‥制御入力の状態に関らずオフ b5. Fo 動作開始（CFO にて設定された Fo パルス幅以上，制御電源電圧が復帰するまでの間 Fo 出力） b6. 制御電源電圧復帰（UVDr） b7. 正常動作=IGBT オン=出力電流有り（各相への入力で相ごとに通常状態に復帰します）

図 2-8：小型 DIPIPM Ver.4 の制御電源電圧低下保護（Ｎ側）動作シーケンス

制御電源電圧低下保護動作シーケンス（P 側，UVDB）

c1. 制御電源電圧立上り･･･UVDBr にて動作開始 c2. 正常動作=IGBT オン=出力電流あり c3. 制御電源電圧低下（UVDBt） c4. 該当相の IGBT のみオフ‥‥制御入力に関らずオフ，Fo 出力はなし c5. 制御電源電圧復帰（UVDBr） c6. 正常動作=IGBT オン=出力電流あり

図 2-9：小型 DIPIPM Ver.4 の制御電源電圧低下保護（Ｐ側）動作シーケンス

制御入力

保護回路状態

制御電源電圧 VD

出力電流 IC

エラー出力 FO

UVDr

RESET SET RESET

UVDt b1

b2

b3

b4

b6

b7

b5

RESET SET RESET

制御入力

保護回路状態

制御電源電圧 VDB

出力電流 IC

エラー出力 FO

UVDBr UVDBt

ハイレベル出力 (Fo 出力なし)

c1

c2

c3

c4

c5

c6



2012.11 作成

11

２．３小型 DIPIPM Ver.4 のパッケージ

２．３．１外形図

図 2-10：小型 DIPIPM Ver.4 の外形図



2012.11 作成

12

２．３．２マーキング図 2-11 に小型 DIPIPM Ver.4 のレーザーマーキング範囲を示します。三菱マーク、形名（図中 A）、ロット番号（図中 B）は、モジュール上部（放熱面の反対側）にマーキングされます。

※１中国生産品には JAPAN のマーキングはありません。 ※２ QR コードは株式会社デンソーウェーブの登録商標です。

図 2-11：小型 DIPIPM Ver.4 のマーキング図

ロット番号は、製造年・月、ランニング番号を示します。詳細は以下のとおりです。

（１）日本生産品

(例) 1 2 AA1

ランニング番号

生産月 (ただし、O: 10月 N: 11月 D: 12月)

生産年の末桁 (例. 2011年の場合1)

（２）中国生産品

(例) Ｈ 1 2 AA1

ランニング番号

生産月 (ただし、O: 10月 N: 11月 D: 12月)

生産年の末桁 (例. 2011年の場合1)

中国生産品を示す記号



2012.11 作成

13

２．３．３端子配列と名称表 2-8：小型 DIPIPM Ver.4 端子説明

端子小型 DIPIPM Ver.4

No. 端子名端子説明

1 VUFS UP 相駆動電源 GND 端子

2 UPG ダミーピン

3 VUFB UP 相駆動電源端子

4 VP1 UP 相制御電源端子（＋）

5 COM ダミーピン

6 UP UP 相制御入力信号端子

7 VVFS VP 相駆動電源 GND 端子

8 VPG ダミーピン

9 VVFB VP 相駆動電源端子

10 VP1 VP 相制御電源端子（＋）


12 VP VP 相制御入力信号端子

13 VWFS WP 相駆動電源 GND 端子

14 WPG ダミーピン

15 VWFB WP 相駆動電源端子

16 VP1 WP 相制御電源端子（＋）


18 WP WP 相制御入力信号端子

19 UNG ダミーピン

20 VNO N 側駆動側 GND 端子

21 UN UN相制御入力信号端子

22 VN VN相制御入力信号端子

23 WN WN相制御入力信号端子

24 FO エラー出力端子

25 CFO エラー出力パルス幅設定端子

26 CIN 短絡トリップ電圧検出端子

27 VNC N 側制御電源 GND 端子

28 VN1 N 側制御電源端子（＋）

29 WNG ダミーピン

30 VNG ダミーピン

31 NW W 相出力 GND(エミッタ)端子

32 NV V 相出力 GND(エミッタ)端子

33 NU U 相出力 GND(エミッタ)端子

34 W W 相出力端子

35 V V 相出力端子

36 U U 相出力端子

37 P インバータ電源端子

38 NC NC(No Connect)

注 1）ダミーピンは、内部ゲートなどの電位をもっていますので、パターンや他の端子等と接続しないでください。



2012.11 作成

14

表 2-9：小型 DIPIPM Ver.4 の入出力端子構造

項目記号内容

P 側駆動電源端子 P 側駆動電源 GND 端子

VUFB- VUFS VVFB- VVFS VWFB- VWFS

・ P 側 IGBT 駆動用電源端子です。・ブートストラップ回路を外付けすることにより外部電源は不要となります。ブートスト

ラップコンデンサは、VDから N側 IGBT のスイッチングループによって充電されます。・ VDB が安定していないと誤動作の原因となります。ブートストラップコンデンサと並列

に、周波数及び温度特性の良いパスコン(～2μF 程度)の接続を推奨します。・制御電源へのサ－ジ電圧吸収用にツェナダイオ－ド(ツェナ電圧 24V､電力損失 1W

程度)を端子近傍に接続することをお奨めします。

P 側制御電源端子 N 側制御電源端子

VP1 VN1

・内蔵 IC の制御側電源端子です。(LVIC と HVIC)。・ VP1,VN1 は外部基板上で接続してください。・ノイズと電源リプルによる誤動作を抑えるために周波数特性の良い平滑コンデンサ

を制御端子近傍に接続ください。また、周波数及び温度特性の良いパスコン(～2μF程度)の接続を推奨します。

・電圧リプルは規格内にはいるように設計ください。・制御電源へのサ－ジ電圧吸収用にツェナダイオ－ド(ツェナ電圧 24V､電力損失 1W

程度)を端子近傍に接続することをお奨めします。

制御電源 GND 端子 VNC ・内蔵 IC の制御側グランド端子です。（LVIC と HVIC）・入力、Ｆo 出力など制御の基準電位となるのでノイズの影響を避けるため、制御

GND配線に母線電流が流れないようにしてください。（パワーGNDと共通インピーダンスを持たないように分けて配線する）

VNO 端子 VNO ・内蔵 IC のパワー側（駆動側）のグランド端子です。・ N 側 IGBT の駆動回路の GND となります。

制御入力端子 UP,VP,WP UN,VN,WN

・スイッチング制御する入力端子です。内部で min 2.5kΩ でプルダウンされています。・電圧駆動タイプです。内部はCMOS構成のシュミットトリガ回路に接続しています。・ノイズに敏感ですので、パターンは最短とし、かつ配線に注意してください。ノイズな

どが重畳している場合は、RC フィルタを接続してください。 RC フィルタを追加する場合、内部のプルダウン抵抗との分圧になりますのでご注意ください。

短絡トリップ電圧検出端子

CIN ・短絡時に電流検出用シャント抵抗で発生した電位を RC フィルタを通して、この端子に入力し短絡保護を行います。CIN 端子の入力インピーダンスは 600kΩ 程度です。

・ RC フィルタ時定数は 2μs 以下を推奨します。エラー出力端子 FO ・ DIPIPM の異常状態(N 側の SC,UV 保護動作時)を示す出力です。

・オープンドレイン出力です。Fo 出力時ののシンク電流を 1mA 以下にする必要があります。外部で 5V 系電源に 5kΩ 以上(推奨 10kΩ)の抵抗でプルアップしてください。

エラー出力パルス幅設定端子 (コンデンサ接続)

CFo ・エラー出力パルス幅を設定する端子です。・この端子と VNC 間にコンデンサを挿入し、エラー出力時間幅を設定します。・コンデンサ容量 22nＦであればエラー出力時間幅 typ 値 1.8ms となります。必要なＦＯパルス幅に対するコンデンサ容量値の計算式は以下のとおりです。 CFO= 12.2 × 10-6 × tFO

インバータ電源端子

P ・インバータの電源端子です。P 側 IGBT のコレクタに接続されています。・パターンのインダクタンス成分によるサージ電圧を抑制するため、平滑コンデンサを

P,N 両端子の直近に配置してください。また、周波数特性に優れたフィルムコンデンサ(スナバ)の追加も効果的です。

インバータ GND 端子 NU,NV,NW ・インバータのグランドです。・ NU に U 相、NV に V 相、NW に W 相の N 側 IGBT のエミッタが接続されています。

インバータ出力端子 U,V,W ・インバータ出力用の端子です。・モーターなどの負荷を接続します。内部はハーフブリッジで構成された出力 IGBT の

中点に接続されています。

※ スイッチング動作時の DIPIPM 制御電源端子、P-N 間電圧のサージ電圧や、入力端子のノイズをオシロスコープなどで

確認してください。その際、オシロスコープの時間軸は 1μs/div 以下での確認が必要です。定格を超えるサージや入力しきい値を越えるようなノイズが重畳しているようであれば、対策(配線見直し、コンデンサの位置、容量の見直し、ツェナ Di の搭載、フィルタの強化など)をご検討ください。



2012.11 作成

15

２．４小型 DIPIPM Ver.4 の取り付け方法小型 DIPIPM Ver.4 の絶縁距離および小型 DIPIPM Ver.4 を実装する場合の注意点を示します。

２．４．１小型 DIPIPM Ver.4 の絶縁距離小型 DIPIPM Ver.4 の各空間、沿面距離を表 2-10 に示します。

表 2-10：小型 DIPIPM Ver.4 絶縁距離（最小値）

空間距離(mm) 沿面距離(mm)

パワー端子間 4.0 パワー端子間 4.0 制御端子間 2.5 制御端子間 6.0 対アース間（端子－放熱ヒートシンク間） 3.0 対アース間（端子－放熱ヒートシンク間） 4.0

２．４．２小型 DIPIPM Ver.4 の取り付け方法と注意点

モジュールを放熱ヒートシンクなどに取り付ける場合、極端な片締めを行いますと、モジュール内シリコンチップに応力が加わり素子の破壊または劣化を招くことにもなります。締め付け順序例を図 2-12 に示します。締め付け時にはトルクドライバーを使用し、所定のトルクで締めつけてください。また、DIPIPMの放熱面とヒートシンク表面の間に、異物が混入しないようにしてください。

図 2-12：DIPIPM 締め付け順序例

表 2-11：締付トルク強度とヒートシンク平面度の規格

項目条件最小値標準値最大値単位

締付トルク強度推奨値 0.78N･m,取付けネジ:M3* 0.59 － 0.98 N･m

放熱面平面度図 2-13 を参照 -50 －＋100 μm *)取り付けねじには平座金（推奨:JIS B1256）を使用してください。

図 2-13：ヒートシンク/放熱ヒートシンクの平面度測定点

放熱効果を最大限得るためには、その接触面積をできるだけ大きくし接触熱抵抗を最小にする必要があります。外付けヒートシンクの平面度(反り/凹凸)は、DIPIPM 取り付け面において、図 2-13 の通りとしてください。または表面仕上げ Rz12 以内を推奨します。また、DIPIPM の放熱面とヒートシンクとの接触面には熱伝導性の良いグリースを 100μm～200μm 程度、均一になるように塗布してください。ヒートシンクとの接触面にグリースを塗布しますと接触部の腐食防止にも役立ちます。ただし、塗布するグリースは、使用動作温度範囲内で変質せず、経年変化のないものをご使用ください。接触熱抵抗は、締め付けた状態におけるグリースの厚さ、グリースの熱伝導率等により異なります。目安として、グリース厚 20μm、グリースの熱伝導率 1.0W/m･K 時の製品放熱面-ヒートシンク間熱抵抗値（1/6 モジュール）は、0.3 ℃/W となります。グリース塗布、ヒートシンク取り付け時には、空気を巻き込まないように十分なじませてください。(接触熱抵抗の増加、締め付けの緩みにつながる可能性があります)

(2)

(1) 仮締め

(1)→(2)

本締め

(1)→(2)

Note: 仮締めの締め付けトルクは、推奨トルクの

最大値の 20～30%を目安に設定してください。

また、交互に締め付けるのであれば順序はどちらが

先でも問題ありません。((2)→(1)の順序でも可です)

+ -

- +

ヒートシンク平面度の測定位置

外付けヒートシンク

ヒー

トシ

ンク

平面

度の

測

定位

置



2012.11 作成

16

0

50

100

150

200

0 5 10 15

Heating time (s)

Tem

p. o

f ter

min

al ro

ot (°

C)

２．４．３はんだ付け条件 DIPIPM 基板実装時のはんだ付け条件を下記します。（リフローはんだ付けはできません。）

（１）フローはんだ条件

フローはんだの条件につきましては､はんだ槽温度 260℃±5℃以下､浸漬時間 10±1 秒以内であれば､当社信頼性試験条件（表 2-12）以下であり問題ないものと考えます。また、予備加熱につきましては、DIPIPM の保存温度定格の 125℃以下での実施を推奨します。

フローはんだ付けでは､はんだ噴流の状態、コンベア速度、基板のランド、スルーホール形状などによって条件が変化いたします。最終的には実際の基板を使用し､現品で問題ないことをご確認願います。

表 2-12 信頼性試験条件

信頼性項目試験条件

はんだ耐熱性はんだ温度 260℃±5℃、10±1 秒

（２）手はんだ条件

はんだごてなどによる手はんだ付け条件につきましては、はんだごての種類（ワット数含む）や基板上の配線パターン

により変わりますので、一般的な推奨条件は提示しておりません。はんだごてによるはんだ付け時の温度は、DIPIPM のトランスファーモールド樹脂の Tg（ガラス転位温度）やチップ耐熱

温度を考慮して、リード端子根元部で 150℃以下にすることを推奨しています。はんだ付け条件を設定する場合には、ご使用のはんだごて、基板にて DIPIPM の端子根元温度、はんだぬれ性などを

十分ご確認のうえ、設定願います。（はんだ付け時間は極力短時間としてください）また、はんだごて使用時の一般的な注意点として、半導体用のはんだごて（12～24Ｖの低電圧仕様）を用いて、こて先はアースして使用願います。温度管理のために、温度調整機能付きのはんだごてが有効です。

以下に端子根元の温度上昇のご参考データとして、50W はんだごてにより模擬評価した結果を図 2-15 に示します。 [評価方法] (1)評価サンプル：小型 DIPIPM Ver.4 (2)評価手順

・熱容量的に小さい制御側外部リード端子先端（先端から 1mm）の箇所にはんだごて(50W)をあて、リード端子根元の温度上昇を測定する。（図 2-14）

・温度測定は、リード端子根元に熱電対（C・C 線）を取り付けて測定。・はんだごての温度設定は、400℃にて実施。

図 2-14 評価状態図 2-15 端子にはんだごてをあてたときの端子根元温度推移（代表例）

熱電対 DIPIPM

はんだごて

1mm



2012.11 作成

17

第３章小型 DIPIPM Ver.4 の使用方法

３．１小型 DIPIPM Ver.4 の使用方法と応用この章では、小型 DIPIPM Ver.4 の使用方法、周辺回路例について説明します。

３．１．１システム接続例

図 3-1：小型 DIPIPM Ver.4 システム接続例

Drive circuit

UV lockout circuit

Level shift

Input signal conditioning

Drive circuit

Level shift


Drive circuit

Level shift


Drive circuit

UV lockout circuit

Fo Logic Input signal conditioning

P-side input

Fo Fo output

VNC

N1 N

CIN

VNC VD (15V line)

C1

C2

N-side input

Inrush limiting circuit

P

V U

W M AC output

N-side IGBTs

P-side IGBTs

AC line input

C

C : AC filter(セラミックコンデンサ 2.2n~6.5nF) (コモンモードノイズフィルタ)

DIPIPM

Protection circuit (SC)

D2

C3

C1

C2 D2

Varistor

GDT

Noise filter

UV lockout circuit

UV lockout circuit

Bootstrap

回路

VNO

CFO

C1:温度・周波数特性に優れた電解コンデンサ注）容量値は PWM 制御入力方式によって変わります。

C2:バイパスコンデンサ 0.22~2μF ノイズ除去用の温度､周波数､ DC バイアス特性に優れたセラミックコンデンサ(B､R 特性など。)

C3:スナバコンデンサ 0.1~0.22μF程度（フィルムコンデンサなど） D1: ブートストラップダイオード耐圧=600V (=VCES)以上

trr=100ns以下の高速品 D2: サージ保護用ツェナダイオード24V/1W

D1



2012.11 作成

18

３．１．２インターフェイス回路例（直接接続､N 側エミッタ共通）マイコン（MCU）や DSP などと、DIPIPM を直接接続し､1 シャントで使用する場合のインターフェイス回路例を示します。

M

MC

U

C2

15V VD

C4 R1 Shunt resistor

N1

B

C

5V

A

+

UN(21)

VN(22)

WN(23)

Fo(24)

VN1(28)

VNC(27)

P(37)

U(36)

W(34)

NU (33)

LVIC

V(35)

CIN(26)

NV (32)

NW(31)

IGBT1

IGBT2

IGBT3

IGBT4

IGBT5

IGBT6

Di1

Di2

Di3

Di4

Di5

Di6

C1

D

CFO(25)

D1

C3

+

R2

VNO(20)

WP(18)

VWFB(15)

VWFS(13) C1 D1 C2

+

VP1(16)

C2

D2

HVIC

VP(12)

VVFB(9)

VVFS(7) C1 D1 C2

+

VP1(10)

C2

D2

HVIC

UP(6)

VUFB(3)

VUFS(1) C1 D1 C2

+

VP1(4)

C2

D2

HVIC

図 3-2：DIPIPM Ver.4 インターフェイス回路例（直接接続､1 シャント）

(1) 制御側電源 GND とパワー側 GND の配線を共通のベタ配線で配線すると大電流が流れるパワーGND の変動の影響を受け誤動作の可能性がありますので、制御側電源 GND とパワー側 GND の配線は分けて配線し、N1 点（NU,NV,NW を接続した点）にて一点接続としてください。

(2) サージ電圧による耐圧破壊を防止するために、平滑コンデンサと P､N1 端子間の配線はできるだけ短くしてください。また P-N1 端子間に0.1μ∼0.22μF 程度のスナバコンデンサ C3 を挿入してください。

(3) 短絡保護の誤動作防止用 RC フィルタ(R1C4)の時定数は、短絡時に 2μs 以下で遮断するように設定してください。(1.5~2μs 以下推奨) また、R1､C4 は温度補償用などバラツキの小さいものを推奨します。遮断時間は、配線パターンによって変わりますので十分評価してください。

(4) 各コンデンサは DIPIPM の端子近傍に設置してください。C1 は、温度特性、周波数特性の優れた電解コンデンサ、C2 は 0.22μ-2μF でノイズ除去用の温度､周波数､DC バイアス特性に優れたセラミックコンデンサ(B､R 特性などを推奨。)

(5) 制御電源へのサージ電圧吸収用にツェナダイオードD1（ツェナ電圧24V､許容損失1W 程度）を制御電源端子間近傍への接続を推奨します。 (6) CIN 端子への配線は、短絡保護の誤動作防止のため、シャント抵抗端子部直近の D 点で分岐してください。 (7) シャント抵抗には温度特性含めばらつき±1%以内で表面実装型など低インダクタンスの物を推奨します。 (8) DIPIPM の動作に大きな影響(誤動作やサージ印加など)をもたらすため、A、B、C の配線はできるだけ短く配線してください。 (9) Fo 端子はオープンドレインです。制御電源(5V､15V)に IFo=1mA 以下となるような抵抗 R2 でプルアップしてご使用ください。

(5V にプルアップする場合、5.1kΩ 以上。10kΩ を推奨します) (10) Fo 出力のパルス幅は、CFO 端子に接続するコンデンサで設定可能です。 CFO= 12.2 × 10-6 × tFO (11) ブートストラップダイオード D2 には耐圧 600V 以上の高速リカバリ品(trr=100ns 以下)を推奨します。 (12) 入力信号はハイアクティブです。IC 内部で 2.5kΩ(min)の抵抗でプルダウンしています。誤動作防止のため、入力信号配線はできるだけ短く

配線してください。誤動作防止のため RC フィルタを挿入する場合は、入力のしきい値電圧を満足するように設定してください。専用 HVIC を採用しているため、MCU に直接接続することができます。

(13) 制御 IC の電源ラインに高周波の急峻なノイズが重畳されると、ＩＣの誤動作が起きて Fo を出力し、停止することがあります。制御電源ラインの

パワーGND 配線制御 GND 配線



2012.11 作成

19

ノイズは、dV/dt≤1V/μs, Vripple≤2Vp-p となるように電源回路を設計してください。

３．１．３インターフェイス回路例（フォトカプラ駆動）フォトカプラを使用した場合の応用回路例を示します。

MC

U

M

C2

15V VD

C4 R1 Shunt resistor

N1

B

C

A

+

UN(21)

VN(22)

WN(23)

Fo(24)

VN1(28)

VNC(27)

P(37)

U(36)

W(34)

NU (33)

LVIC

V(35)

CIN(26)

NV (32)

NW(31)

IGBT1

IGBT2

IGBT3

IGBT4

IGBT5

IGBT6

Di1

Di2

Di3

Di4

Di5

Di6

C1

D

CFO(25)

D1

C3

+

UP(6)

VUFB(3)

VUFS(1) C1 D1 C2

+

VP1(4)

C2

D2

HVIC

VP(12)

VVFB(9)

VVFS(7) C1 D1 C2

+

VP1(10)

C2

D2

HVIC

WP(18)

VWFB(15)

VWFS(13) C1 D1 C2

+

VP1(16)

C2

D2

HVIC

VNO(20)

5V

図 3-3：小型 DIPIPM Ver.4 インターフェイス回路例（フォトカプラ駆動）

(1) 高速フォトカプラ(高 CMR)の使用を推奨します。 (2) Fo シンク電流 IFO は、max. 1mA です。フォトカプラを駆動するためにはバッファが必要です。



2012.11 作成

20

３．１．４ N 側エミッタ分割仕様の場合の外部 SC 保護回路例

N 側エミッタ分割仕様（3 シャント）では、そのまま 3 相のシャント抵抗の電圧を CIN 端子に入力できませんので図 3-4 の

ような外部回路が必要となります。

図 3-4：外部保護回路例注： (1) 短絡保護の誤動作防止用RCフィルタ(RfCf)の時定数は、短絡時に2μs以下で遮断できるように設定してください。(1.5~2μs推奨)

遮断時間は、配線パターン、コンパレータの反応速度などにも依存します。

(2) しきい値電圧Vrefは、DIPIPMの短絡トリップ電圧Vsc(ref)の規格値と同じにすることを推奨します。(typ.0.48V) (3) シャント抵抗値は、短絡保護トリップ電流値が規定の値(定格の2.0倍)以下となるように設定してください。 (4) 誤動作防止のため、A、B、Cの配線は、可能な限り短くしてください。 (5) コンパレータへの入力の配線は、シャント抵抗の端子部直近(D 点)で分岐してください。 (6) OR 出力の High レベル（保護時出力）は、CIN 端子の短絡トリップ電圧の最大値である 0.53V 以上となるように設定してください。

３．１．５ DIPIPM の信号入力端子と Fo 端子

（１）制御入力端子構造と接続例について

入力端子はハイアクティブ動作です。プルダ

ウン抵抗（2.5kΩmin.）を内蔵しており、外付けのプルダウン抵抗は不要です。

図3-5に入力部ブロック図､表3-1に入力

しきい値電圧規格を示します。

図 3-5：入力部ブロック図

表 3-1：入力しきい値の規格(VD=15V, Tj=25℃)


1. 入力オンしきい値電圧 Vth(on) UP,VP,WP－VNC UN,VN,WN－VＮC 端子間

－ 2.3 2.6

V 2. 入力オフしきい値電圧 Vth(off) 0.8 1.4 －

3. 入力しきい値ヒステリシス電圧

Vth(hys) 0.5 0.9 －

信号配線は極力短く配線する必要がありますが、配線が長くノイズが重畳する場合は、図 3-6 の回路例のような対

UP､VP､WP

DIPIPM

UN､VN､WN

1kΩ

1kΩ

2.5kΩ(min)

2.5kΩ(min)

Gate Drive 回路

Gate Drive 回路

Level Shift

回路

コンパレータ (オープンコレクタ出力タイプ)

外部保護回路

P

V U

W

N-side IGBTs

P-side IGBTs

Drive circuit

DIPIPM

VNC

NW

Drive circuit

CIN

NV NU

-

+ Vref

-

+

Vref

-

+

Vref

Protection circuit

Shunt resistors

Rf

Cf

Rf

Cf

Rf

Cf

5V B

A

C

OR 出力 D

N1



2012.11 作成

21

策を検討してください。また、DIPIPM には、表 3-2 のように許容最小入力パルス幅の規定があります。この規定パルス

幅より長いパルスを入力するようにしてください。

図 3-6：入力端子接続例

表 3-2：許容最小入力パルス幅

条件形名最小標準最大単位

許容最小

入力パルス幅

PWIN(on) －－ PS21765 0.3 －－

μs

PS21767 0.3 －－

PWIN(off)

200≦VCC≦350V

13.5≦VD≦16.5V

13.0≦VDB≦18.5V

-20≦Tc≦100℃

N ライン配線インダク

タンス

10nH 以下

定格電流以下 PS21765 1.4 －－

PS21767 1.5 －－

定格電流～

定格電流×1.7

PS21765 2.5 －－

PS21767 3.0 －－

定格電流×1.7～

定格電流×2.0

PS21765 3.0 －－

PS21767 3.6 －－

・PWIN(on)以下のパルス幅の入力オン信号には出力が応答しないことがあります。

・PWIN(off)以下のパルス幅の入力オフ信号には出力が応答しない、または P 側のみターンオン時間が大きくなる場合があります（2μs 程度以下）。ただし、この場合においても入力オンの状態にて出力オフの状態を維持し続けることはありません。詳細は下記のタイミング図を参照ください。

図 3-7：許容最小入力パルス幅 PWIN(off)以下の信号を印加した場合の出力動作（P 側のみ）

注) 入力の RC カップリングは、応用システムに使われる PWM 制御入力方式、入力配線パターンにより変わります。

DIPIPM 入力信号部は IC 内部で 2.5kΩ(min)の抵抗プルダウンを行っています。入力信号ラインに抵抗を挿入される場合は、DIPIPM の入力しきい値を満足する設定としてください。

UP,VP,WP,UN,VN,WN

Fo

VNC(Logic)

DIPIPM

MCU

10kΩ

5V 系

P 側制御入力


出力電流 Ic t1 t2

実線…オフパルス幅>PWIN(off)の場合破線…オフパルス幅



2012.11 作成

22

（２）Ｆｏ端子構造と接続例についてＦｏ端子はオープンドレインです。外部 I/F 系の電源または 5V 系電源のプラス側へプルアップしてください（図 3-6）。

図 3-8 にＦｏ端子の V-I 特性(代表例)を示します。Ｆｏ信号のシンク電流の最大値は 1mA です。フォトカプラ接続される場合は、フォトカプラの特性に応じて、バッファ等の接続をご検討ください。

表 3-3：Fo 信号電気的特性


エラー出力電圧 VFOH VSC=0V, Fo=10kΩ 5V プルアップ 4.9 －－ V VFOL VSC=1V, IFO=1mA －－ 0.95 V

図 3-8：Ｆｏ端子の V－I 特性(VD=15V,Tj=25℃,代表例)

0.00

0.05

0.10

0.15

0.20

0.25

0.30

0 0.2 0.4 0.6 0.8 1

IFo(mA)

VFo(V

)



2012.11 作成

23

３．１．６スナバコンデンサの接続サージ電圧による耐電圧破壊を防止するために，平滑コンデン

サと DIPIPM の端子間の配線はできるだけ短くしてください。また、0.1∼0.22μF 程度の C スナバを DIPIPM の直近に設置してください。

図 3-9 の様に、スナバコンデンサの挿入位置として①と②が考えられます。サージ電圧を最大限に除去するためには、スナバコンデンサを②の位置に設置する必要がありますが、シャント抵抗にはスナバコンデンサを通して充放電電流(配線インダクタンスとスナバコンデンサの共振電流)が流れます。配線インダクタンスが大きい場合、この充放電電流で短絡保護回路が動作する場合がありますので注意が必要です。

シャント抵抗の外にスナバコンデンサを設置する場合は、サージ電圧を最大限に除去するために A の配線を短くし、③のように設置することを御検討ください。

図 3-9：スナバ接続回路

３．１．７外部シャント抵抗周辺回路の接続 DIPIPM の短絡保護機能を利用するためには、DIPIPM の外部に電流検出用のシャント抵抗が必要です。 DIPIPM とシャント抵抗の配線が長くなりますと、配線パターンのインダクタンスによって、電圧サージが発生し、DIPIPM 内部の IC を破壊することがあります。 DIPIPM とシャント抵抗間の配線パターンは、配線インダクタンスが最小となるよう、極力短く配線してください。また、シャント抵抗は、寄生インダクタンスの小さいリードのない面実装タイプなどを推奨いたします。

（ａ）1 シャントで使用する場合

（ｂ）3 シャントで使用する場合

図 3-10：シャント抵抗周辺配線

DIPIPM

P

N

＋ ②

①

配線インダクタンス

③

A

シャント抵抗

VNO

VNC

NU

NV

NW

配線インダクタンス 10nH 以下としてください

VNO、VNC からの GND 配線はシャント抵抗直近に接続ください

シャント抵抗

DIPIPM

幅 3mm、長さ 17mm の銅パターンを目安としてください

VNO

VNC

NU

NV

NW

配線インダクタンス 10nH 以下としてください

VNO、VNC からの GND 配線はシャント抵抗直近に接続ください

シャント抵抗

DIPIPM

幅 3mm、長さ 17mm の銅パターンを目安としてください



2012.11 作成

24

外部シャント抵抗周辺の配線は、その配線インダクタンスによって下記のように DIPIPM の動作にさまざまな影響を与えます。極力短く設計し、配線インダクタンスを抑える様にしてください。

図 3-11：シャント抵抗周辺配線と配線の影響 (1) A 部配線パターンの影響

N 側 IGBT ゲートは VNC 基準で動作します。図 3-11 中の A 部配線パターンが長いと、IGBT のスイッチング時に A 部

配線インダクタンスによる電圧変動が発生し、IGBT のエミッタ電位を変動させ異常動作する要因となります。外部シャ

ント抵抗は、配線インダクタンスが 10nH 以下となるように極力 N 端子近傍に設置してください。

(2) B 部配線パターンの影響 B部配線は短絡保護レベルに影響を与えます。短絡保護はCIN－VNC間に発生する電圧(typ. 0.48V)で動作します。B部

配線が長いと、この配線インダクタンスにより発生するサージ電圧により、短絡保護レベルが低下します。CIN, VNCは、B

部配線を含まないように外部シャント抵抗の両端に接続してください。

(3) C 部配線パターンの影響外部シャント抵抗に発生するノイズを除去するために、R2C1フィルタ回路を接続しますが、C部配線が長いと、フィル

タ効果が小さくなり、誘導ノイズをうけやすくなります。R2C1フィルタはCIN, VNC端子近傍に設置してください。

(4)D 部配線パターンの影響 (1)～(3)までの項目すべてに影響があります。GND 配線は極力短く配線する必要があります。

P-side IGBTs

駆動回路

駆動回路

短絡保護回路

W V U

C 部配線

VNC

CIN

A 部配線

P

N1

NW

D 部配線

R2 外部シャント抵抗

DIPIPM

N-side IGBTs 母線電流経路

外部保護回路部品、配線

B 部配線

C1

NV

NU



2012.11 作成

25

３．１．８ＰＣＢ設計時の注意点について

DIPIPM シリーズ用のＰＣＢパターンを設計される上でパターン上の主な注意点を図 3-12 に示します。

詳細は、前述のインターフェイス回路例を参照ください。

図 3-12：ＰＣＢパターン設計時の注意点 PCB パターンにおけるトラブル事例

パターン事例トラブル発生事例

パワーGND と制御 GND がオーバーラップして配線

パワーGND に流れる不連続な大電流による di/dt と配線の寄生インダクタンスによって生じるサージが、制御 GND に伝搬して制御 GND レベルが変動し、同 GND を基準としている入力端子に誤信号が入力され IGBT が誤オンしてアーム短絡発生。

GND 配線にループあり GND ループに迷走電流が流れることで GND 電位変動が発生し、入力端子に誤信号が入力され IGBT が誤オンしてアーム短絡発生。

N 端子-N1 間配線が長い配線が長いことにより寄生インダクタンスが大きくなり、スイッチングによっ

て発生する di/dt によりサージが発生し、以下のようなトラブルが発生。・VS 電位（出力端子電位）の低下による HVIC 誤動作の発生・LVIC の過電圧破壊の発生

コンデンサ・ツェナダイオードが無し、或いは位置が端子から離れている

制御 IC の過電圧破壊や誤動作の発生。

P 側駆動電源配線と入力配線が近接・平行に配線

P 側駆動用電源配線と DIP への制御入力配線間の浮遊容量を通してクロストークノイズが伝搬し、入力端子に誤信号がはいり IGBT が誤オンしてアーム短絡が発生。

4

2

1

3

P

U

V

W

スナバコンデンサ

パワーGND

配線

制御GND配線

CIN

P-N1間に

配置

CINフィルタのコンデンサは

端子直近にて制御GNDと

接続

VN1､VP1

ブートストラップ

ダイオード

出力

モータへ

UP､VP､WP 制御入力

+15V

パワー部GNDと制御側GNDは、一点接続する。

（パワーGND配線と制御GND配線を共通のベタ

パターンで形成しない）

パワー電源

DIPIPM

これらの配線はSW時にVCC⇔GND電位で振れるため、近接した配線が有る

とノイズが乗り誤動作の要因となります。複層基板などを使用する場合は、

これら配線と制御入力信号線などの制御配線をパターン上でできるだけ

近接及び交差させないでください。

VUFS､VUFS､VWFS

VNC

CFO

UN､VN､WN

VUFB､VUFB､VWFB

1

2

3

4

コンデンサ・ツェナダイオード

は端子に近接して配置

NW

NV

NU

N1

NU,NV,NWの配線は

端子直近で互いに接続する CINへのの配線は、極力短く



2012.11 作成

26

３．１．９ DIPIPM の並列動作について

図3-13にDIPIPMを2台並列接続した場合の回路例を示します。DIPIPMの下アームＩＧＢＴのゲートチャージは、DIPIPM 1 では①の経路、DIPIPM 2 では②の経路で行われます。この経路が長くなりますと、配線インダクタンスも大きくなりますのでスイッチング動作に影響を与える可能性があります。 (ブートストラップコンデンサの充電にも影響を与える可能性があります。) また、ノイズの影響を受け易く誤動作の要因となります。並列数が多ければ多いほど、このＧＮＤパターンは長くなりますので、ＧＮＤ電位の変動による他の回路への影響(電源、保護回路動作等)も考えられますので推奨いたしません。電気的には、動作可能と考えますが、上記項目に注意し評価検討の上、ご判断願います。

図 3-13 並列動作

また、同一パッケージ内の素子の並列使用(例：Ｕ相とＶ相のIGBTを並列接続で使用)につきましても、素子特性のバラツ

キによるSW時間、飽和電圧の差異などにより、片側のIGBTへの電流集中の可能性もありますので推奨いたしません。

３．１．１０ DIPIPM の SOA(スイッチング時、短絡時)

DIPIPM の SOA について下記に示します。（規定はしておりません） VCES ：DIPIPM 内部 IGBT のコレクタ－エミッタ間電圧の最大定格 VCC ：P－NU,NV,NW 間電源電圧 VCC(surge) ：VCC に、P－N 電源間につながる電解コンデンサと IPM の P－N 間の配線インダクタンスにより発生する

サージ電圧を加えた電圧を表します。

VCC(PROT)：自己保護可能な P－N 間電源電圧を表します。

図 3-14：スイッチング、短絡時の SOA

スイッチングターンオフ時 VCESはDIPIPMに搭載されるIGBTの耐圧600Vを示しています。この値より、DIPIPM内の配線インダクタンスで発生するサー

ジ電圧(マージン等考慮し100V以下)を引いたものがVCC(surge)=500Vとなります。さらに、P-N電源間につながれる電解コンデ

ンサとIPMのP－N間の配線インダクタンスにより発生するサージ電圧(50V以下)を引いたものがVCC=450Vとなります。

短絡時 VCES は DIPIPM に搭載される IGBT の耐圧 600V を示しています。この値より、DIPIPM 内の配線インダクタンスで発生するサ

ージ電圧(マージン等考慮し 100V 以下)を引いたものが VCC(surge)=500V となります。さらに、P－N 電源間につながれる電解コ

ンデンサと IPM の間の配線インダクタンスにより発生するサージ電圧(100V 以下)を引いたものが VCC=400V となります。

DC15V

DIPIPM 1

U,V,W

P

N

VP1

VP1

VP1

VN1 VNC

M

シャント抵抗

DIPIPM 2

U,V,W

P

N

VP1

VP1

VP1

VN1

VNC

M

AC100/200V

①

②

シャント抵抗

VCE=0，IC=0

≤VCC Collector current Ic

VCE=0，IC=0

≤2μs

Short-circuit current

≤VCC(PROT)

≤VCES(surge)

≤VCES(surge)



2012.11 作成

27

３．１．１１短絡 SOA データ

図 3-15,16 に PS21765,PS21767 の短絡 SOA カーブ（代表例）を示します。

条件：VCC=400V、Tj=125℃スタ－ト､非繰り返し､VCES≦600V､VCC(surge)=500V(サ－ジ電圧含む)､負荷短絡(2m 負荷)

図 3-15 は、内蔵 CSTBT の ON しきい値電圧の min.品(飽和電流が大となるもの)の場合の代表例で､図に示した条件時に定格の約 9 倍のコレクタ電流が流れ、この時の IGBT の ON 期間が 4.5μs 以下であれば､タ－ンオフできる実力があることを示しています。制御電源電圧 VD、主回路電圧(VCC)によって IGBT の短絡動作範囲は変わりますので、Cin 端子入力部の RC フィル

タの設定は SOA にマージンを持って設定してください。

0

50

100

150

200

250

300

0 1 2 3 4 5 6 7

Input pulse width [μs]

Ic(p

eak)

[A]

↑

Max. SaturationCurrent≈186A@VD=16.5V

CSTBT SC operation area

VD=16.5V

VD=18.5V

VD=15V

4.5

図 3-15 PS21765 の短絡 SOA カーブ（代表例）

0

50

100

150

200

250

300

350

400

0 1 2 3 4 5 6 7

Input pulse width [μs]

Ic(p

eak)

[A]

↑

Max. SaturationCurrent≈290A@VD=16.5V

CSTBT SC operation area

VD=16.5V

VD=18.5V

VD=15V

4.5

図 3-16 PS21767 の短絡 SOA カーブ（代表例）



2012.11 作成

28

３．１．１２動作寿命について DIPIPM の動作時は、IGBT の温度変化(ΔTj)が繰り返し起きます。この温度変化ΔTj と温度変化のサイクル数は、デバイスの寿命に影響を及ぼします。図 3-17 に IGBT のΔTj とサイクル数の寿命カーブを示します。 (ΔTj=46, 88, 98Kの3ポイントで実施したデータであり、それぞれの故障率0.1, 1, 10%の点を回帰直線で表したものです。)

1000

10000

100000

1000000

10000000

10 100 1000

接合温度変化⊿Tj(K)

サイ

クル

数

0.1%

1%

10%

図 3-17：DIPIPM の断続通電寿命と接合温度変化ΔTj との関係



2012.11 作成

29

３．２パワー･ロスと放熱設計３．２．１損失計算方法(例)

平均電力損失簡易計算式について

●適用範囲

VVVF インバータへの応用に際してパワー素子を選定(比較)するための、通常動作時の総合損失の算出が可能です。

装置の熱設計(限界設計)には適用できません。

●仮定条件

①正弦波電流出力 PWM 制御 VVVF インバータ

②正弦波･三角波比較による PWM 信号発生

③PWM 信号のデューティー振幅は )100/(%2

1~2

1 DD +−で変化Ｄ：変調率

④出力電流にはリプルがなく ICP･sinx が流れる

⑤出力電流に対する負荷力率は cosθ、スイッチングに対する負荷は純インダクタンス

●式の算出

PWM 信号のデューティー変化は、位相 x に対して2

sin1 xD ×+となり、これが出力電圧変化に相当しますから、

出力電流と電圧の関係を示す力率 cosθにより、出力電流の任意の位相ｘでの出力電流と PWM デューティーは、

2)sin(1

sinθ+×+

=

×=xDDutyPWM

xIcpcurrentOutput

従って、位相ｘでの VCE(sat)と VEC は

)sin)(@()( xIcpsatVcesatVce ×= )sin)((@)1( xIcpIecpVecVec ×=×−=

以上から、トランジスタの静損失は、

dxxDxIcpsatVcexIcp •++××××∫ 2)sin(1)sin)(@()sin(

21

0

θπ

π

同様にフリーホイールダイオードの静損失は、

∫ •++

×××−××−π

π

θπ

2

2)sin(1)sin(@)1)((sin)1((

21 dxxDxIcpVecxIcp

一方、トラ

小型 ......< Dual-In-Line Package Intelligent Power Module > 小型DIPIPM Ver.4シリーズ...

Documents

Transcript of 小型 ......< Dual-In-Line Package Intelligent Power Module > 小型DIPIPM Ver.4シリーズ...