UNIVERSITÉ DE PARIS-SUD U.F.R. SCIENTIFIQUE …bournel/PDF/Bournel_HDR2006.pdf · - TD (1996-1999)...

ORSAY

UNIVERSITÉ DE PARIS-SUD U.F.R. SCIENTIFIQUE D’ORSAY

Dossier présenté

pour obtenir

L'HABILITATION A DIRIGER DES RECHERCHES

PAR

Arnaud BOURNEL

Sujet : Composants pour la spintronique, la microélectronique ultime et la nanoélectronique

Volume 1 : Chapitres I, II et annexes

Soutenue le 28 septembre 2006 devant la commission d’examen

Mmes, MM. Régis CARIN Joël CIBERT Rapporteur Emmanuel DUBOIS Rapporteur Claire DUPAS Sylvie GALDIN-RETAILLEAU Jacques GAUTIER Rapporteur

Sommaire

5

CHAPITRE I – PRESENTATION GENERALE DES ACTIVITES ................................................ 7

I – Curriculum Vitae, résumé..................................................................................... 7

II – Résumé des activités de recherche et des perspectives....................................... 9

II.1. Cadre général et contexte .....................................................................................................9 A. Electronique de spin dans les semiconducteurs ................................................................10 B. Physique et architecture de composants ultimes pour les circuits CMOS ........................13 C. Transistors à nanotube de carbone ....................................................................................15

II.2. Perspectives........................................................................................................................16 III – Activités d'encadrement ................................................................................... 17

IV - Activités d’intérêt collectif associées à la recherche........................................ 18

V - Activités d’enseignement et responsabilités associées...................................... 19

VI – Liste des publications ...................................................................................... 20

VI.1. Articles dans des revues avec comité de lecture...............................................................20 A. Revues internationales ......................................................................................................20 B. Revues nationales ..............................................................................................................21

VI.2 Conférences internationales avec comité de sélection et actes..........................................21 VI.3. Conférences internationales sans actes .............................................................................23 VI.4. Autres manifestations scientifiques ..................................................................................24

A. Colloques nationaux avec actes ........................................................................................24 B. Colloques nationaux sans actes ou avec actes à diffusion restreinte.................................24 C. Autres réunions scientifiques ............................................................................................26

VI.5. Travaux, rapports ..............................................................................................................26 VI.6. Participation à des ouvrages collectifs..............................................................................27 VI.7. Séminaires et diffusion de la connaissance ......................................................................27

CHAPITRE II – SYNTHESE DES TRAVAUX DE RECHERCHE ET PERSPECTIVES .................. 29

I – Synthèse des travaux de recherche ..................................................................... 29

I.1. Spintronique dans les dispositifs à semiconducteurs...........................................................29 A. Etude et dimensionnement du spin-FET...........................................................................30 B. Relaxation de spin dans les puits quantiques ....................................................................34 C. Contacts ferromagnétique/semiconducteur .......................................................................36 D. Bilan ..................................................................................................................................44

I.2. Electronique ultime..............................................................................................................46 A. Comparaison entre architectures de transistors à grille multiple ......................................47 B. Dimensionnement des transistors à double grille par simulation Monte Carlo ................57 C. Influence du transport balistique dans les nano-MOSFET ...............................................62 D. Fluctuations liées aux impuretés discrètes ........................................................................68 E. Prise en compte de la quantification dans la direction transverse au transport .................69 F. Bilan...................................................................................................................................73

I.3. Transport dans les nanotubes de carbone ............................................................................74

Sommaire

6

II – Perspectives ....................................................................................................... 76

II.1. Vers la fin de la roadmap Si ?............................................................................................76 II.2. En dehors de la roadmap ? .................................................................................................79

CHAPITRE III – SELECTION DE PUBLICATIONS .............................................................. 81

ANNEXE I – REFERENCES BIBLIOGRAPHIQUES .............................................................. 83

ANNEXE II – MODELE ANALYTIQUE POUR LA COLLECTION POLARISEE EN SPIN............ 91

ANNEXE III – DESCRIPTION DE MONACO .................................................................. 93

7

Chapitre I – Présentation générale des activités

I – Curriculum Vitae, résumé

Arnaud BOURNEL Institut d'Electronique Fondamentale 34 ans Université Paris Sud, Bât. 220 Célibataire 91405 Orsay cedex Tél. : 01 69 15 78 05 Mél. : [email protected]

FORMATION 1996–1999 : Thèse "Etude théorique et dimensionnement d’un transistor à effet de champ à

rotation de spin", soutenue le 28 janvier 1999 à l'Université Paris Sud. Directeur de thèse : Patrice Hesto, professeur.

1995–1996 : DEA d'Electronique, Capteurs et Circuits intégrés à l'Université Paris Sud, option microstructures et optoélectronique intégrée (mention B).

Juillet 1995 : Agrégation de Sciences Physiques, option Physique Appliquée (5ème). 1992−1994 : Licence (mention B) et Maîtrise EEA (mention B) à l'Université Paris Sud. Septembre 1992 : Entrée à l'ENS de Cachan en section Physique Appliquée. 1989−1992 : Mathématiques Supérieures et Spéciales option P' au Lycée Saint-Louis (Paris).

FONCTIONS Octobre 1999 : Maître de Conférences à l'Université Paris Sud, affecté à l'IEF dans le

département "Composants pour la Microélectronique et l'Optoélectronique". Septembre 1999 : Professeur agrégé au Lycée Geoffroy Saint Hilaire d'Etampes. Septembre 1996–Août 1999 : Moniteur à l'Université Paris Sud.

ACTIVITES DE RECHERCHE ET RESPONSABILITES ASSOCIEES - Injection/collection à travers une barrière Schottky métal/nanotube de carbone (2005). - Etude des propriétés de conduction de transistors à effet de champ MOSFET ultra-courts dans

la filière Si, et en particulier simulation Monte Carlo d'architectures à grille multiple sur SOI (2002-…).

- Proposition, appuyée par des simulations Monte Carlo, d'une structure originale à doubles contacts en peigne pour étudier expérimentalement la collection sélective en spin à l'interface entre un ferromagnétique et un semiconducteur (2001).

- Réalisation et caractérisation de contacts Co/GaAs pour l'étude de la collection d'électrons polarisés en spin (1997-2001).

- Etude théorique de la relaxation de spin électronique dans des puits quantiques (2000). - Etude théorique et dimensionnement d’un transistor à effet de champ à rotation de spin

(1996-1999). - Transport des électrons dans un fil quantique : application au transistor à effet de spin (1996). - Responsable de l'Opération "Physique et Architecture des Composants Ultimes de la

Microélectronique" (4 chercheurs et enseignants-chercheurs, 1 ingénieur d'étude, 4 doctorants) du Département CMO de l'IEF (2004-...).

- Chargé de l'activité dans l'équipe pour le projet national RMNT CMOS-D-ALI et le projet intégré européen NANOCMOS.

Chapitre I Présentation générale des activités

8

DISTINCTION

Prix Jeune Chercheur du Club Nanotechnologie (2000).

PUBLICATIONS – COMMUNICATIONS - 14 articles dans des revues avec comité de lecture, dont 11 internationales et 2 invités. - 3 chapitres d'ouvrage. - 27 participations à des conférences internationales, dont 17 avec actes et 1 invitée. - 25 participations à des manifestations nationales, dont 1 avec actes et 6 invitées.

ACTIVITES D'ENCADREMENT - Trois thèses encadrées : K. Huet (80%, thèse en cours), J. Saint-Martin (70%, direction par

dérogation, thèse soutenue le 02/12/2005), V. Delmouly (30%, thèse soutenue le 27/09/2000) - Deux stages de DEA - Deux stages d'élèves ingénieurs et deux stages magistère - PEDR 2001-2005

ACTIVITES D'ENSEIGNEMENT Electronique analogique - TP en Maîtrise EEA et FIUPSO2 (1999-2005). - TD-TP en Licence de Sciences Physiques (1996-1998). Electronique numérique - TD (1996-1999) et TP (1996-2001) en Maîtrise EEA et FIUPSO. - Cours, TD et TP en M1 IST et IFIPS (2005) Télécommunications, électronique rapide - Cours, TD et TP en Maîtrise EEA/M1 IST et FIUPSO/IFIPS (1999-…). - Cours en DESS/M2 Pro Systèmes Electroniques et FIUPSO/IFIPS (2001-…). - Cours et TD en DESS/M2 Pro Réseaux et Télécommunications (2002-…). - Cours en DEA Nanostructures et Microsystèmes pour l'Electronique et les Communications

(NMEC, 2000-2002). Physique des composants de la microélectronique - TD et TP en Licence EEA (1996-2000). - TP en magistère EEA 2ème année (1996-2004) et DEA NMEC/M2R Nano-Microtechnologies

(2001-2005). - Préparation à l'Agrégation de Sciences Physiques option Physique et Electricité Appliquées à

l'ENS de Cachan, cours, leçons, et montage (2002-…). - Cours et TP en M2 Pro Nanotechnologies/Nanostructures (2004-…). - Cours en M2 Micro-Nanotechnologies et M2R Composants et Antennes pour les

Télécommunications (2005-…). Encadrement de projets - Travaux d'Etude et de Recherche (TER) en Maîtrise EEA/M1 IST et FIUPSO/IFIPS :

participation à la Coupe de France de Robotique (1998-1999), encadrement de projets "internet" (1998-1999), "véhicule sans pilote" (1999-2000) et "microélectronique" (2000-…).

- TER en M2 Pro Réseaux et Télécommunications (analyse spectrale, 2005) et Projets de Fin d'Etudes en FIUPSO/IFIPS (démodulation FM, 2003, et microélectronique ultime, 2005).


9

ACTIVITES D'INTERET COLLECTIF - Correspondant pour l'IEF du GDR SESAME (2003-2004). - Responsable permanent du Pôle Ile de France du Réseau Doctoral en Microélectronique

(2000-…) et animation du Pôle Ile de France du Réseau Doctoral en Microtechnologies et Nanotechnologies (1999-2000).

- Représentant élu du Collège B à la Commission Paritaire de l'IEF (2006-…), au Conseil de Laboratoire et au Bureau du Conseil de Laboratoire de l'IEF (2002-2005), représentant des doctorants invité au conseil de laboratoire de l'IEF et correspondant doctorant auprès de la direction du laboratoire (1998).

- Relecteur régulier pour des revues éditées par Institute of Physics (depuis 2001, Journal of Physics: Condensed Matter, Journal of Physics D: Applied Physics, Nanotechnology, Semiconductor Science and Technology), l'American Physical Society (depuis 2004, Physical Review Letters, Physical Review B) et plus occasionnellement pour d'autres revues (depuis 1999, The European Physical Journal: Applied Physics, Proceedings of MRS, The European Physical Journal B, J3eA, Applied Physics Letters, Mathematics and Computer in Simulation, Microelectronics Journal).

- Expertises pour l'Action Concertée Nanosciences (2002-2004), l'Action Concertée Incitative Jeunes Chercheurs (2004) et le Programme National en Nanosciences et Nanotechnologies (2005).

- Organisation de la session "nanotechnologies" de la Fête de la Science à Orsay (2002), du Colloque Interne de l'IEF (2002) et des Journées Nationales du Réseau Doctoral en Microélectronique (2005).

- Responsable du parcours professionnel "Nanotechnologies/Nanostructures" de la spécialité de Master 2 Micro-Nanotechnologies (2005-…).

- Membre nommé de la CSE 61-63 de l'ENS de Cachan (2001-2003). - Membre de la Sous Section Hygiène et Sécurité (risques enseignement) des bâtiments 220 et

221 du Campus d'Orsay (2001-...). - Membre du conseil du département électronique de l'IFIPS (2005-…). - Responsable des TP d'électronique (2001-...) et du planning des TP (2002-2004) de Maîtrise

EEA/Master M1 IST (EEA).

II – Résumé des activités de recherche et des perspectives

II.1. Cadre général et contexte

Les évolutions considérables de la microélectronique depuis quelques dizaines d'années ont rendu possible le développement de systèmes de plus en plus complexes et performants, avec des coûts raisonnables et utilisés par un public toujours plus large et dans des domaines très divers : informatique, télécommunications, audiovisuel, automobile... Pour cela, la taille des dispositifs élémentaires utilisés dans les circuits intégrés est constamment réduite. Dans les circuits numériques CMOS (pour Complementary Metal Oxide Semiconductor), la dimension caractéristique des transistors à effet de champ MOSFET (Metal Oxide Semiconductor Field Effect Transistor), leur longueur de grille, a ainsi évolué d'environ 350 nm il y a 10 ans à un peu moins de 100 nm aujourd'hui, et il est prévu qu'elle atteigne 25 nm d'ici 3 à 5 ans. Cette réduction permet d'augmenter la fréquence de fonctionnement des circuits et de placer de plus en plus de transistors sur une même surface, d'où des fonctionnalités toujours plus variées et développées.

Parallèlement à cette évolution vers une microélectronique "ultime", les progrès observés en technologie permettent d'assembler des objets aux dimensions nanométriques aux propriétés physiques passionnantes et avec lesquels on envisage de réaliser des architectures nouvelles de


10

circuits. Les nanotechnologies offrent déjà la possibilité de réaliser des capteurs intégrés de champ magnétique très efficaces, utilisés dans les têtes de lecture de disque dur ou dans des accéléromètres ou gyromètres pour applications automobiles. Les principes de fonctionnement de ces capteurs reposent sur des propriétés de transport, non pas liées comme bien souvent à la charge des électrons, mais à une caractéristique d'origine quantique, leur spin.

Mes activités de recherche se situent dans ce contexte d'évolution vers la microélectronique ultime et d'émergence concomitante de la nanoélectronique. J'ai travaillé successivement, essentiellement sous un angle théorique, sur la possibilité d'exploiter le spin électronique comme nouveau degré de liberté dans la conception des dispositifs classiques à semiconducteurs, sur la physique des nano-MOSFET et enfin plus récemment sur la modélisation des transistors à nanotubes de carbone qui sont des candidats potentiels à l'horizon 2015 pour la succession aux composants MOSFET en Si qui règnent actuellement sur la microélectronique.

A. Electronique de spin dans les semiconducteurs

L'électronique de spin ou "spintronique" [WOL01,ZUT04] est une thématique de recherche apparue à la fin des années 80, sur la base notamment de travaux pionniers publiés dans les années 70 [TED73,JUL75]. Les premières structures étudiées dans ce domaine utilisent toutes des couches ultra-minces de métaux ferromagnétiques et paramagnétiques. On trouve des multicouches magnétiques dans lesquelles l'effet de magnétorésistance géante a été découvert par le groupe d'Albert Fert [BAI88], ou encore des structures constituées de jonctions tunnel magnétiques avec un isolant d'épaisseur nanométrique intercalé entre deux couches ferromagnétiques [MOO96]. Leurs principes de fonctionnement sont basés sur des propriétés de transport dépendant fortement du spin dans les métaux ferromagnétiques : les spins sont filtrés par les couches magnétiques en fonction de leur alignement avec le moment magnétique du matériau. La résistance des multicouches ou des jonctions tunnel magnétiques varie alors fortement en fonction du champ magnétique appliqué qui tend à modifier les orientations relatives des aimantations des films ferromagnétiques. De tels dispositifs sont déjà utilisés au niveau industriel en tant qu'éléments de tête de lecture pour disque dur [THO00], ou sont appelés à l'être très bientôt dans le cas des mémoires RAM magnétiques [PAR99,AND05]. Depuis 10 ans, des groupes travaillant dans le domaine des composants à semiconducteurs se sont également intéressés aux propriétés relatives au spin de l'électron. En effet, des études ont montré qu'il était envisageable d'agir sur le spin des porteurs de charge et d'utiliser cette grandeur pour modifier les propriétés électriques [DAT90] ou optiques [HYL99,TAK99] de structures à semiconducteurs. Le spin électronique s'avère également un candidat naturel pour la manipulation de l'information quantique [BUR01].

Au cours de mon stage de DEA et de ma thèse, encadrés par Philippe Dollfus et Patrice Hesto, j'ai étudié une structure originale de transistor à effet de champ, le spin-FET, proposée par Datta et Das en 1990 [DAT90]. Il s'agit d'un transistor à haute mobilité électronique de type HEMT (High Electron Mobility Transistor) dans lequel les électrons injectés dans le canal sont polarisés en spin par une source ferromagnétique, et l'orientation de spin électronique en fin de canal est analysée par un drain ferromagnétique. Comme de plus la rotation de spin électronique à la traversée du canal peut être contrôlée par la tension de grille par l'intermédiaire du couplage spin-orbite dit de Rashba [BYC84], on a un double contrôle du courant de drain par la tension de grille, par l'effet de champ classique et par un effet magnétique lié au spin. Nous avons développé une approche analytique simple pour le dimensionnement de ce transistor [RI1] et mis au point un modèle de transport particulaire Monte Carlo pour évaluer la précession de spin de Rashba dans le spin-FET [RI2], en collaboration avec Patrick Bruno (chargé de recherches à l'IEF puis directeur du département théorique du Max-Planck Institut für Mikrostrukturphysik à Halle en Allemagne). Cette étude avait pour but de concevoir un dispositif utile à l'électronique rapide. Nous avons ainsi mis en évidence que la longueur de diffusion de spin électronique pouvait dépasser le micron à 300 K si l'on réduit à moins de 0,1 µm la largeur d'un canal 2D formé dans InGaAs. Quant aux caractéristiques électriques du transistor, nous avons souligné la possibilité d'obtenir dans le spin-FET un effet de


11

transconductance négative significatif, qui peut être exploité en électronique analogique (synthèse de fréquence) ou numérique (réalisation de portes logiques avec un seul composant, cf. [LUR90] par exemple).

D'octobre 1999 à décembre 2001, mon activité de recherche en tant que Maître de Conférences à l'Université Paris Sud XI a été effectuée au sein de l'opération "Magnéto-électronique dans les systèmes mésoscopiques", commune aux départements CMO (Composants pour la Microélectronique et l'Optoélectronique) et MMS (Magnétisme et Microstructures) de l'IEF, dont Patrick Bruno et Patrice Hesto ont été les deux responsables successifs. Elle concernait les développements possibles de l'électronique de spin dans les dispositifs à semiconducteurs. Les études réalisées dans ce cadre sont :

• L'étude théorique de la relaxation de spin électronique dans des puits quantiques à semiconducteurs. Ce travail était motivé par la compréhension encore incomplète des mécanismes régissant la dynamique de spin dans les puits quantiques à semiconducteurs, dynamique dont on peut tirer profit pour réaliser des dispositifs utiles en optoélectronique (commutateur à spin) [HYL99]. Nous avons obtenu une très bonne corrélation entre les résultats de simulations Monte Carlo [RI3] et des mesures dans des puits quantiques symétriques AlGaAs/GaAs/AlGaAs réalisées par le groupe de Richard Harley à l'Université de Southampton [MAL00]. Cela nous a permis de valider l'approche développée pendant ma thèse pour étudier la dynamique de spin dans les semiconducteurs. Nous avons également mis en évidence l'importance de termes habituellement négligés dans l'approche analytique classiquement utilisée dite de D'yakonov-Perel' [DYA72,DYA86], et confirmé l'influence de la rugosité d'interface sur la relaxation de spin suggérée par Malinowski et al. [MAL00].

• La réalisation et la caractérisation de contacts Co/GaAs pour l'étude de la collection d'électrons polarisés en spin, sujet qui a fait l'objet de la thèse de Vincent Delmouly que j'ai co-encadrée pour 30% (direction assurée par Patrice Hesto). Nous avons étudié les propriétés physiques, magnétiques et électriques de couches ultra-minces de Co déposées sur GaAs préalablement oxydé, suivant une méthode proposée et validée par Antoine Filipe et Alain Schuhl dans le cas de Fe/GaAs [FIL97a]. Le but était de réaliser des contacts utilisables pour les contacts source et drain du spin-FET, ou de caractériser la collection sélective en spin par un simple contact Co/GaAs. Comme nous l'avons observé, la couche d'oxyde sur laquelle le Co est déposé rend la croissance de ce matériau moins sensible aux orientations cristallographiques de GaAs et améliore ses propriétés d'anisotropie magnétique. Néanmoins, celles-ci ne sont pas suffisamment bonnes pour obtenir une aimantation naturelle du Co perpendiculaire au plan de l'hétéro-interface, propriété qui semble indispensable pour le bon fonctionnement du spin-FET [RI4]. D'un autre point de vue, une couche d'oxyde ultra-mince intercalée entre Co et GaAs, séparant physiquement et chimiquement ces deux matériaux, est favorable d'après nos calculs [AC6] et ceux d'autres groupes [RAS00,FER01] à la collection sélective en spin par le ferromagnétique.

• La proposition d'une structure originale à doubles contacts en peigne pour étudier expérimentalement la collection sélective en spin à l'interface entre un ferromagnétique et un semiconducteur, appuyée par des résultats de simulation Monte Carlo [CIa5]. La collection dépendant du spin à une interface peut être étudiée en générant des électrons polarisés en spin dans un semiconducteur du type GaAs par "pompage optique" (flux lumineux à polarisation circulaire) [FIS77]. Dans une structure à simple contact ferromagnétique/semiconducteur (avec une sélectivité en spin intrinsèque à la collection supposée égale à 50%, valeur raisonnable compte tenu des résultats expérimentaux [TED73]), les résultats de simulation indiquent que l'asymétrie en spin du courant collecté s'annule quelques ps après la fin d'une impulsion lumineuse de pompage optique dans GaAs. Les effets électriques d'asymétrie en spin observés expérimentalement dans ce cas restent effectivement limités à environ 1% [PRI93]. Pour maintenir la neutralité électrique dans le semiconducteur et préserver un éventuel effet de


12

sélectivité en spin à la collection par le contact, les électrons de spin opposé à celui préférentiellement collecté doivent se recombiner avant de perdre leur cohérence de spin. Or à température ambiante, la durée de vie des électrons est typiquement de l'ordre de la ns, elle est donc grande devant le temps de relaxation en spin, de l'ordre de 100 ps dans GaAs massif à l'ambiante [ZER88], et très grande devant les temps de collection qui sont de l'ordre de la ps. Les électrons sont alors collectés quel que soit leur spin. Pour résoudre cette difficulté, nous proposons d'utiliser deux types de contacts : des contacts non magnétiques larges et transparents à la lumière, chargés de réguler l'excès d'électrons dû à la photogénération, et des doigts de contacts ferromagnétiques qui pourraient alors jouer leur rôle de filtre à spin. Nous avons montré théoriquement que l'asymétrie en spin à la collection peut rester supérieure à 10% jusqu'à 100 ps après l'impulsion de pompage dans une telle structure.

L'ensemble de ces travaux autour du spin-FET a été reconnu par le prix "Jeune Chercheur" du Club Nanotechnologie que j'ai obtenu en novembre 2000, et par des invitations à des communications orales sur l'électronique de spin dans les semiconducteurs à la conférence internationale Ultrafast Phenomena in Semiconductors [CIa1], aux Journées Nationales de la Microélectronique et de l'Optoélectronique [CNs11] et au congrès de la Société Française de Physique [CNs12]. J'ai de plus été invité par Paul Voisin, Editeur Scientifique des Annales de Physique, à soumettre mon mémoire de thèse en tant qu'article de revue dans ce journal [RN1]. Mes travaux sur ce sujet, menés alors que la thématique de la spintronique dans les semiconducteurs commençait à prendre son essor, ont à ma connaissance été cités dans 54 articles parus dans Physical Review B [MEI02], Physical Review Letters [SCH03] et d'autres journaux [RAS02,SHE04,YAM04,ZUT04] ou soumis et prépubliés sur arXiv.org dans la rubrique Condensed Matter [HOL06]. L'article [RI2] compte ainsi 21 citations. L'idée d'utiliser la méthode Monte Carlo pour modéliser la dynamique de spin dans les semiconducteurs a notamment été reprise par quelques groupes dans le monde [KIS00,PRA03,SAI03,ZOU04,WAN05].

Afin d'aller plus loin dans ce travail sur l'électronique de spin, un travail expérimental assez ardu aurait été nécessaire, avec notamment la réalisation de la structure à doubles contacts en peigne évoquée ci-dessus. Etant donné la perspective du départ en retraite de notre assistant ingénieur technologue, Gérard Tremblay, et de la difficulté à trouver un nouveau doctorant pour travailler sur un sujet très délicat, il nous est apparu en janvier 2002 qu'il devenait pratiquement impossible de réunir la masse critique nécessaire pour poursuivre efficacement nos activités sur ce sujet. D'un point de vue théorique, le départ de Patrick Bruno pour l'Allemagne avait déjà réduit fortement le potentiel de l'équipe. Nous avons alors décidé de "mettre en sommeil" les activités de l'opération "Magnéto-électronique dans les systèmes mésoscopiques". Je me suis alors investi dans une activité de modélisation plus "traditionnelle" du département CMO et au cœur des préoccupations actuelles des technologies CMOS ultimes : l'étude des propriétés de conduction de transistors à effet de champ MOSFET ultra-courts dans la filière Si, à l'aide principalement du logiciel MONACO. J'ai en parallèle continué à suivre les recherches effectuées dans le domaine de l'électronique de spin par une veille bibliographique active.

Il est du reste à noter que malgré un foisonnement d'études théoriques et expérimentales sur le sujet (par exemple [GAR99], [HAM00], [HU01], [MEI02], [SCH03] et [YAM04]), la viabilité du concept du spin-FET n'a toujours pas été démontrée. La difficulté principale se situe fort probablement au niveau de l'injection/collection polarisée en spin entre métaux ferromagnétiques et semiconducteurs, elle semble liée à la forte différence de conductivités entre un métal et un semiconducteur [SCH00]. Toutefois, il a été prouvé théoriquement [FER01,RAS02] et expérimentalement [HAN03,MOTS02] que l'utilisation d'une barrière Schottky ou tunnel à l'interface entre ces deux types de matériaux permet d'améliorer sensiblement l'efficacité d'injection en spin dans un semiconducteur.


13

B. Physique et architecture de composants ultimes pour les circuits CMOS

La réduction des dimensions des transistors MOSFET, et en premier lieu de leur longueur de grille LG, a permis d'augmenter régulièrement les performances fréquentielles des circuits numériques CMOS ainsi que leur densité d'intégration. Cette évolution nécessite cependant de suivre un certain nombre de règles de dimensionnement régulièrement mises à jour par l'International Technology Roadmap for Semiconductors [ITRS], association d'ingénieurs et de chercheurs qui établissent la feuille de route de l'industrie de la microélectronique. Il est en effet indispensable de mettre à l'échelle l'ensemble des paramètres définissant les caractéristiques d'un MOSFET (épaisseur d'oxyde SiO2 de grille Tox, dopage du canal, profondeur des réservoirs de source et drain…) afin de maîtriser les effets parasites dits de "canal court" qui perturbent le contrôle par l'électrode de grille du courant de drain [OC3]. Ainsi, pour augmenter la capacité de grille dans les mêmes proportions que la longueur de grille LG était réduite, le rapport LG/Tox a été maintenu pendant longtemps à peu près constant (LG/Tox ≈ 50) dans les circuits CMOS [THO98]. Toutefois, ces lois d'échelle semblent bientôt atteindre leurs limites dans le cas des composants de longueur de grille de moins de 50 nm. La diminution excessive de l'épaisseur d'isolant de grille (moins de 1 nm pour la silice utilisée habituellement, soit seulement quelques couches atomiques) en est un exemple bien connu [WIL01]. Une difficulté tout aussi importante est liée à la réduction à quelques dizaines d'ions, voire moins, du nombre d'impuretés de dopage dans la zone active des transistors. Les caractéristiques des transistors dépendent alors de la répartition aléatoire des dopants, d'où des fluctuations de courant qui sont intolérables pour des applications [ASE98].

Dans cette perspective de "fin de roadmap", il est nécessaire de trouver des architectures alternatives à celle du MOSFET "massif", qui a jusqu'à présent assuré le succès de la logique CMOS, et de développer des outils de modélisation de plus en plus précis pour les concevoir. Dans le département CMO de l'IEF, cette approche "top down" de la microélectronique est étudiée au sein de l'opération "Physique et Architecture des Composants Ultimes de la Microélectronique" dont je suis devenu responsable en 2004 et qui compte quatre chercheurs et enseignants-chercheurs, un ingénieur d'étude et quatre doctorants (ou jeunes docteurs). Nos travaux portent sur la physique des composants électroniques des filières futures et reposent essentiellement sur l'utilisation du code de transport particulaire Monte Carlo MONACO développé dans l'équipe. Ce simulateur permet de résoudre de façon auto-cohérente les équations de Boltzmann et de Poisson dans des dispositifs à semiconducteurs à 2 ou 3 dimensions. Il est décrit brièvement dans l'annexe 3.

J'ai ainsi participé à la mise au point d'un modèle prenant en compte les effets de quantification dans la direction transverse au transport dans le canal d'un MOSFET [RI5], à des études concernant l'influence de la répartition aléatoire des dopants dans les MOSFET ultra-courts [RI6] et à la rédaction de chapitres d'ouvrages pour lesquels notre groupe a été sollicité [OC1-3]. J'ai également encadré en 2002 un stage de DEA portant sur l'étude des conséquences du courant tunnel de grille sur le fonctionnement statique et dynamique des blocs logiques CMOS.

Depuis 2003, je me suis plus particulièrement impliqué dans l'étude des architectures de MOSFET à couche de Si ultra-mince sur isolant (technologie dite SOI pour Silicon On Isolant) et à grille multiple, architectures alternatives à celle des dispositifs conventionnels sur Si massif et dont l'utilisation deviendra probablement indispensable pour des transistors de longueur de grille inférieure à 25 nm. Dans ce cadre, nous participons depuis fin 2002 au projet national CMOS-D-ALI soutenu par le Réseau de recherche en Micro et Nano Technologies (RMNT), coordonné par le CEA-LETI (Grenoble) et auquel contribuent également les laboratoires LTM (Grenoble), IMEP (Grenoble) et L2MP (Marseille), ainsi que ST Microelectronics (Crolles). Ce projet concerne la conception et la réalisation de transistors à double-grille auto-alignée de longueur de grille égale à 25 nm. L'intérêt potentiel des structures à double-grille (avec en fait une grille contrôlant deux côtés du canal) réside dans la meilleure qualité du contrôle électrostatique de la grille sur les charges dans le canal par rapport aux structures habituelles à simple grille. Cela doit permettre la maîtrise des effets de canal court sans nécessiter de réduction drastique et


14

déraisonnable de l'épaisseur d'isolant de grille, ce qui constitue un enjeu majeur actuellement pour le monde de la microélectronique [OSB02]. Dans ce projet, l'IEF coordonne la tâche simulation/modélisation (IEF, IMEP, L2MP). Je suis en charge de l'étude des performances potentielles et du comportement physique de tels transistors. Nous réalisons ce travail à l'aide du logiciel MONACO. Dans un premier temps, nous adoptons l'approche semi-classique puis nous prenons en compte des effets de quantification. Je suis responsable de l'activité de l'IEF dans ce projet, dont les thématiques correspondent également au travail de thèse de Jérôme Saint-Martin dont j'ai assuré la direction.

Nous avons notamment mis en évidence l'importance croissante du transport d'électrons balistiques quand la longueur du canal diminue de 50 à 10 nm et montré que la limite "ultime" d'un transport purement balistique n'est pas encore atteinte même pour une longueur de canal de 10 nm [RI7,CIa7], sujet assez controversé du point de vue international [LU02,SVI03,FIS03,LUS05]. Nous avons en outre comparé à l'aide de MONACO les potentialités de l'architecture double-grille vis-à-vis des autres structures sur SOI susceptibles d'apporter des solutions aux problèmes de dimensionnement des MOS massifs conventionnels : structures à simple-, triple- ou quadruple-grille [COL04]. L'analyse des résultats de simulation indique que les structures de MOSFET planaires à double-grille bien dimensionnées (c'est-à-dire avec un facteur de forme Lch/TSi supérieur à 2,5, où Lch est la longueur de canal et TSi l'épaisseur du film de Si) permettent d'obtenir un bon compromis entre performances dynamiques (accroissement de la vitesse de commutation des portes logiques) et statiques (minimisation du courant de fuite Ioff à l'état bloqué du transistor) [CIa9]. Enfin, Jérôme Saint-Martin a développé une nouvelle version 2Dk (deux degrés de liberté dans l'espace des vecteurs d'onde) de MONACO incluant les effets de quantification d'énergie perpendiculairement à la direction du transport. Certaines étapes de cette évolution avaient déjà été mises en place et validées au cours de la thèse de Florian Monsef, encadrée par Sylvie Galdin-Retailleau et Philippe Dollfus [MON02].

Une autre thématique que j'ai abordée est celle du transport dans des films de Si contraint [RIM03]. Dans une couche de Si dont le paramètre cristallin est contraint en tension, la réduction de la masse effective de conduction des porteurs dans le plan des couches ainsi que la diminution des fréquences d'interactions intervallées conduisent à une augmentation de la mobilité des électrons. Cet accroissement peut atteindre 120% comme déjà observé expérimentalement dans le cas de Si contraint sur Si0,7Ge0,3 [OLS02]. Nous exploitons un modèle de transport mis au point par Valérie Aubry-Fortuna pour de telles hétérostructures IV-IV [AUB05] afin de mieux comprendre les liens entre mobilité, proportion de porteurs balistiques et courant à l'état passant Ion dans des MOSFET dont la longueur de canal est du même ordre de grandeur que le libre parcours moyen électronique. Nous avons ainsi montré que dans des canaux contraints de 18 nm de long, le pourcentage d'électrons balistiques traversant la zone active des transistors est un paramètre plus pertinent que la mobilité pour rendre compte de l'évolution de Ion en fonction de la contrainte [RI10,CIa7]. Cette étude est réalisée avec le soutien du Réseau d'Excellence européen SINANO (Si-based Nanodevices, IST-506844, 6ème PCRD) auquel nous participons.

Notre équipe est également impliquée dans le Projet Intégré européen NANOCMOS (IST-507587, 6ème PCRD). Les études que nous effectuons pour NANOCMOS sont assez similaires à celles de CMOS-D-ALI, avec encore une fois des partenaires académiques (IMEP, LPM de Lyon, IEMN de Lille, IMEC de Belgique, FhG/IISB d'Allemagne) et issus de grands groupes (CEA-LETI, STMicroelectronics, Philips, Infineon). J'ai ainsi été chargé de la coordination d'un rapport de fourniture ("deliverable") concernant les architectures de MOSFET non conventionnelles pour le nœud technologique 45 nm [T3] et j'ai étudié la sensibilité de tels dispositifs à la nature discrète des impuretés de dopage dans le cadre d'un autre rapport qu'il coordonnait [T4,CIa10]. Nous avons montré que des transistors à double grille bien dimensionnés permettent d'atteindre les spécifications édictées par les partenaires industriels du projet, sans qu'il soit nécessaire de réduire de manière trop drastique l'épaisseur Tox d'oxyde de grille. Ces conclusions restent en outre inchangées si l'on inclut dans les calculs des résistances d'accès au composant ou des capacités


15

parasites dont les valeurs se situent dans des gammes standard. Pour ce qui est de l'influence des impuretés discrètes, il apparaît que les fluctuations de courant Ion sont moins importantes dans les structures à double grille que dans celles à simple grille [CIa10].

Enfin, nous collaborons avec Jesús Enrique Velázquez Pérez de l'Université de Salamanque (Espagne) dans le but de développer et mettre en œuvre des méthodes d'analyse du bruit dans les nano-MOSFET à partir de résultats issus de MONACO [CIa8,CIa11,CIa15]. La technique de simulation Monte Carlo est un outil privilégié pour modéliser finement le transport et le bruit dans de tels dispositifs, mais les techniques d'extraction des caractéristiques de bruit dans des composants à partir de telles simulations ont été peu développées jusqu'à présent. Or ce type d'outils va devenir bientôt indispensable car la réduction du nombre des porteurs dans les zones actives des transistors, les fluctuations dans la distribution des dopants, le transport de plus en plus balistique, le courant tunnel de grille et la nécessaire réduction des tensions d'alimentation vont accroître la sensibilité au bruit des technologies CMOS et entraîner une dégradation du rapport signal sur bruit qu'il est crucial de prédire.

C. Transistors à nanotube de carbone

Comme nous venons de l'évoquer, il devient de plus en plus difficile de concevoir des MOSFET toujours plus performants à mesure que leurs dimensions deviennent nanométriques, c'est-à-dire que l'on se rapproche de limites quantiques ou "atomistiques". Pour contourner cet obstacle et tirer parti de ces limites plutôt que de les subir, différentes voies sont explorées actuellement pour définir de nouvelles architectures basées sur des nanostructures composées de quelques centaines d'atomes ou moins, voire basées sur le transport de charges à travers des molécules. C'est l'approche "montante" ou "bottom up" [SEE03,BOU04b], qui constitue la thématique de l'opération "Composants quantiques intégrés pour la nanoélectronique" du département CMO de l'IEF. Je me suis également impliqué dans les activités de cette opération dont Sylvie Galdin-Retailleau est responsable.

Les transistors à nanotube de carbone (ou CNTFET pour Carbon NanoTube Field Effect Transistor) se situent à la frontière entre les MOSFET et les nouveaux composants définis à partir de ces briques élémentaires nanométriques. Il s'agit de réaliser des transistors à effet de champ dans lesquels la zone active de Si est remplacée par un objet unidimensionnel et à bien plus haute mobilité que le Si : le nanotube de carbone. Un CNT est un tube de diamètre nanométrique, de longueur qui peut dépasser le micron et qui s'apparente à l'enroulement sous une forme dite "zigzag" d'une feuille de graphite [BOU04a]. Pour certains types d'enroulement, les nanotubes de carbone s'avèrent semiconducteurs et peuvent être caractérisés par une mobilité électronique très grande : de l'ordre de 65 fois plus grande que celle obtenue dans Si massif intrinsèque, qui elle-même est typiquement 2 à 8 fois plus élevée que la mobilité effective dans un canal de MOSFET classique [DUR04]. Ces transistors pourraient débiter des courants à l'état passant nettement plus importants que les MOSFET Si et le diamètre nanométrique de leur canal devrait permettre de maîtriser les effets de canal court et donc de limiter le courant à l'état bloqué [APP05,JAV05]. Le fonctionnement de cellules logiques à base de CNTFET complémentaires de types n et p, à l'instar de ce qui a fait le succès de la technologie CMOS, a déjà été démontré [BAC01].

Dans notre équipe, le transport dans un nanotube de carbone semiconducteur a été étudié par Hugues Cazin d'Honincthun pendant son stage de DEA et le début de sa thèse, à l'aide de la méthode Monte Carlo [CIs8] et en s'inspirant des travaux pionniers de Pennington et Goldsman [PEN03]. Sur ce sujet, nous travaillons en collaboration avec l'équipe de Jean-Philippe Bourgoin du CEA Saclay, ainsi qu'avec d'autres laboratoires dans le cadre de SINANO et du projet national NANOSYS coordonné par Eric Belhaire (IEF) et soutenu par l'Action Concertée Nanosciences 2004. J'ai travaillé à l'intégration dans MONACO du modèle de transport mis au point par Hugues Cazin d'Honincthun pour simuler un CNTFET "complet". Je me suis plus particulièrement impliqué dans la modélisation des contacts Schottky entre une électrode métallique et un nanotube. Il s'avère


16

en effet que la plupart des CNTFET réalisés à ce jour sont caractérisés par des contacts de source et drain de type Schottky (cf. [AUV05] et références citées) et non pas ohmique comme dans les MOSFET, même s'il est possible de tendre vers des contacts ohmiques à l'aide de traitements chimiques ou électriques appropriés [JAV05,AUV05]. En outre, l'existence d'une barrière Schottky et les fortes mobilités caractéristiques des nanotubes de carbone sont deux éléments a priori favorables à l'injection de spin par un métal ferromagnétique dans un semiconducteur comme un nanotube [ZUT04]. Cela renforce bien évidemment mon intérêt pour les contacts Schottky sur nanotubes de carbone, sujet qui d'un point de vue expérimental suscite également l'attention du groupe d'Anne-Marie Haghiri au département MMS de l'IEF.

II.2. Perspectives

Mon projet de recherche pour l'avenir se situe dans deux grandes perspectives.

La première, à portée immédiate, concerne l'exploration des limites "ultimes" de la microélectronique CMOS, suivant l'approche dite top down. Ce travail s'inscrit dans la droite ligne des travaux menés jusqu'à présent dans le groupe de modélisation des dispositifs électroniques du département CMO de l'IEF. Il s'agira en premier lieu dans le cadre du projet intégré PULLNANO, qui prendra la suite de NANOCMOS au printemps 2006, d'étudier le dimensionnement de transistors susceptibles d'être intégrés dans les circuits correspondant aux nœuds technologiques 32 nm puis 22 nm (NANOCMOS concerne essentiellement le nœud 45 nm). L'importance de telles études apparaît de façon évidente quand on sait que dans l'édition 2005 de la roadmap [ITRS] un "mur de briques rouges" (colonne de cases rouges signifiant que les solutions manufacturables permettant d'atteindre les objectifs ne sont pas connues) apparaît dans les tableaux prédictifs dès l'horizon 2008 et le nœud High Performance HP 57 nm (LG = 22 nm).

Nous développerons pour ce type de travaux des modèles de transport capables de décrire le fonctionnement de dispositifs jusqu'à des longueurs inférieures à 10 nm. Pour cela, il est nécessaire de mettre en place un formalisme général de transport quantique, outil qui devient indispensable pour explorer le comportement de tels dispositifs. Damien Querlioz, doctorant de notre équipe dont la direction de thèse est assurée par Philippe Dollfus, travaille actuellement sur une approche reposant sur le formalisme des fonctions de Wigner qui présente une remarquable analogie avec la méthode de résolution Monte Carlo particulaire de l'équation de Boltzmann semi-classique sur laquelle est basée MONACO [JAC01,SHI03,CIa14]. Jérôme Saint-Martin et Damien Querlioz ont déjà mis en commun leurs codes de calculs (MONACO 2Dk et MONACO en version "Wigner") pour simuler un transistor à double grille de 6 nm de long [RI11]. Je contribuerai au développement de tels outils, qui se fera notamment dans le cadre du projet ANR/PNANO MODERN (MOdélisation de Dispositifs Electronique en Régime Nanométrique) coordonné par Philippe Dollfus et qui a démarré en décembre 2005. Dans ce projet, je suis du reste responsable de l'axe 1 qui porte sur la simulation des effets quantiques dans les transistors nanométriques. Dans MODERN, nous collaborons avec le L2MP, le LPM, l'IMEP, le CEA-LETI, ST Microelectronics et Philips SAS.

Je me suis impliqué récemment dans l'encadrement de la thèse de Karim Huet, doctorant de notre équipe dont Sylvie Galdin-Retailleau est la directrice de thèse. Karim Huet incorpore une description complète de la structure de bandes électroniques des semiconducteurs dans la version semi-classique de MONACO [CNs23]. Ce travail s'inscrit également dans le cadre de MODERN, il utilisera des structures de bandes calculées au L2MP et intéresse fortement l'équipe de modélisation de l'Alliance Crolles 2 avec laquelle nous collaborons. Cette amélioration de MONACO permettra en effet d'étudier des transistors dans lesquels le canal de conduction est contraint de façon intentionnelle par des procédés technologiques [ORT04]. Les industriels de la microélectronique sont actuellement particulièrement friands de tels outils, l'amélioration des propriétés de transport par de telles méthodes étant d'une part pour eux un argument commercial fort, mais constituant d'autre part un sujet particulièrement ardu à modéliser [GUI04].


17

Le projet MODERN, axé sur la simulation, incorpore également un volet important de confrontation des résultats théoriques à ceux issus de mesures de transport et des caractérisations de transistors. Des interactions fortes avec les expérimentateurs sont en effet nécessaires pour guider et valider nos travaux. De ce point de vue, les discussions que nous pouvons avoir dans le cadre de NANOCMOS/PULLNANO sont également essentielles.

Mon deuxième grand axe de recherche correspondra à une approche plus amont ou bottom up. Je m'impliquerai dans les travaux de l'équipe concernant les transistors à nanotubes de carbone, avec notamment la modélisation des contacts métal/nanotube. En dehors des travaux pour lesquels nous avons déjà des engagements contractuels (AC NANOSYS débutée en 2004, projet ANR/PNANO HF-CNT débuté en décembre 2005), nous avons entamé des discussions avec le groupe d'Anne-Marie Haghiri du département MMS (Magnétisme, Micro et nanoStructures) de l'IEF pour étudier le transport de spin dans des transistors à nanotubes de carbone dont les contacts de source et drain seraient réalisés avec des matériaux à très forte polarisation de spin comme les manganites [HAG03]. Nous nous chargerons de la simulation du dispositif tandis que le groupe d'Anne-Marie Haghiri en étudiera la réalisation au sein de la Centrale de Technologie Universitaire IEF/MINERVE.

Je travaillerai également plus ponctuellement sur d'autres sujets : extraction de mesures expérimentales de propriétés caractéristiques du transport quasi balistique dans les nano-MOSFET, en collaboration avec l'équipe de Simon Deleonibus au CEA-LETI (étude initiée par Jérôme Saint-Martin pendant un séjour de 3 semaines au CEA-LETI durant sa thèse), évaluation des propriétés de transport dans des dispositifs à nanofils de Si ou Ge, en collaboration avec le groupe de modélisation du CEA-LETI, enfin étude théorique du transport polarisé en spin dans un transistor à base perméable, en collaboration avec le groupe de Günther Bayreuther de l'Université de Regensburg en Allemagne qui réalise de telles structures.

III – Activités d'encadrement

Après mon recrutement en tant que Maître de Conférences en octobre 1999, j’ai co-encadré pour 30% la thèse dirigée par Patrice Hesto (70% d'encadrement) de Vincent Delmouly qui portait sur la réalisation et la caractérisation physique et électrique de contacts Co/GaAs pour le spin-FET. Cette thèse, débutée le 01/10/1997, a été soutenue le 27/09/2000 [DEL00]. Elle a donné lieu à une publication dans une revue internationale [RI4] et a fait l’objet de communications dans deux colloques internationaux [CIs2,CIs3] et dans d'autres manifestations (dont [CNs3,4,6-9], voir la liste complète dans la partie V de ce chapitre).

En novembre 2003, l'Université Paris-Sud m'a délivré une dérogation pour que je sois le directeur de thèse de Jérôme Saint-Martin. Ce travail concerne l'étude par simulation Monte Carlo d'architectures de MOSFET ultracourt et à grille multiple et a été co-encadré pour 30% par Philippe Dollfus. Il a permis la publication de trois articles dans des revues internationales [RI7-9], a été exposé dans deux conférences internationales avec actes [CIa9,CIa10], dans des colloques nationaux [CNs16-18,CNs20,CNs25] et le sera dans 3 conférences internationales sans actes [CIs9-11]. Jérôme Saint-Martin a soutenu sa thèse le 2 décembre 2005 [STM05].

Depuis octobre 2005, je suis fortement impliqué (80%) dans l'encadrement de la thèse de Karim Huet dont la direction est actuellement assurée par Sylvie Galdin-Retailleau. Karim Huet, dont le travail est financé par une bourse BDI CNRS/ST Microelectronics, incorpore la prise en compte dans MONACO d'une description complète de la structure de bandes électroniques des semiconducteurs (relation énergie-vecteur d'onde), description prenant la place des approximations analytiques que nous utilisons jusqu'à présent. Grâce à cette nouvelle version de MONACO, Karim Huet pourra ensuite étudier les effets des champs de contrainte induits par les procédés technologiques sur le fonctionnement des dispositifs MOSFET. Il a déjà présenté son travail dans le cadre d'une conférence nationale [CNs23].


18

J'ai de plus encadré les stages de DEA NMEC (pour "Nanostructures et Microtechnologies pour l'Electronique et les Communications") de Mohamed El Mezouar ("Etude d'un inverseur CMOS à transistors nanométriques") de février à juin 2002 et de Jérôme Saint-Martin ("Etude par simulation Monte Carlo d'une architecture de MOSFET ultra-court à double-grille sur SOI"), de janvier à juin 2003.

Enfin, j'ai encadré les stages d'élève ingénieur de David Massoubre ("Caractérisation de contacts ferromagnétique-semiconducteur pour Spin-FET", 4ème année INSA de Rennes [CNs13]) de juin à septembre 2001 et d'Emile Grémion ("Etude par simulation Monte Carlo de MOSFET à double et triple grille", 2ème année SUPELEC [CNs17]) de juin à septembre 2003, ainsi que les stages de Magistère EEA en 1ère année de Brahim Bourassi en juillet 2001 (stage à but pédagogique avec l'amélioration de 2 TP) et en 2ème année de Carine Chapus en juin et juillet 2005 ("Modélisation de contacts Schottky sur nanotube de carbone").

IV - Activités d’intérêt collectif associées à la recherche

En parallèle de mes activités de recherche et d'enseignement, j'ai également effectué des tâches d'intérêt collectif liées à la recherche.

En 2003 et 2004, j'ai également été correspondant pour l'IEF du groupement de recherche SESAME, qui fédère en France les activités concernant l'électronique de spin associant magnétisme et semiconducteurs, sur sollicitation de Jean-Marie George (de l'Unité Mixte de Physique CNRS/THALES) qui coordonne ce GDR. J'ai préféré transmettre ce rôle en 2005 à Manuel Bibes, chargé de recherche CNRS à l'IEF et nettement plus concerné que moi au quotidien par la spintronique.

Au cours de ma thèse en 1998, j'ai été correspondant doctorant auprès de la direction de l'IEF et représentant des doctorants invité au conseil de laboratoire de l'IEF. Ma tâche consistait à centraliser et diffuser les informations entre la direction du laboratoire et l'ensemble des doctorants ainsi qu'à rendre compte des délibérations du conseil de laboratoire aux doctorants de l'IEF lors de réunions que j'étais chargé d'organiser.

De 2002 à 2005, j'ai été représentant élu du Collège B au Conseil de Laboratoire (CL) et au Bureau du CL de l'IEF. En 2006, j'ai fait le choix de ne pas me représenter au CL. Participer au Conseil de Laboratoire de son institut de recherche est une tâche très intéressante, enrichissante, mais aussi chronophage, surtout si on la double par le Bureau. En revanche, j'ai été élu cette même année en tant que représentant du Collège B à la Commission Paritaire de l'IEF.

J'ai été sollicité pour présenter dans le cadre de la Fête de la Science 2001 un exposé oral sur l'utilisation des nanocomposants dans le domaine des télécommunications [D7]. J’ai été chargé l'année suivante par la Département de Physique de l'UFR d'Orsay d'organiser la session "nanotechnologies" de la Fête de la Science sur notre campus [D8]. Cette session comportait un Bar des Sciences [D9] et une conférence donnée par Odile Stéphan du Laboratoire de Physique des Solides d'Orsay sur les nanotubes de carbone. J'ai de plus mis en place avec quelques collègues une journée "portes ouvertes" de l'IEF. Cette même année, j'ai organisé le colloque interne de l'IEF avec Sylvain David, Elisabeth Dufour-Gergam et Patricia Polselli. Ce colloque avait pour thème général "les micro-nanosciences en amont de l'industrie de l'électronique" et comportait 8 exposés oraux et 2 séances posters couvrant l'ensemble des activités du laboratoire.

De 1999 à 2001, j'ai animé avec Pierre Beauvillain le Pôle Ile de France du Réseau Doctoral en Microtechnologies et Nanotechnologies. J'ai été largement impliqué dans l'organisation des journées du Pôle, la gestion des missions de doctorants financées par le Réseau, et je m'occupais des pages Internet du Pôle. En septembre 2000, j'ai pris la succession de Françoise Meyer en tant que responsable permanent du Pôle Ile de France du Réseau Doctoral en Microélectronique. Avec les responsables doctorants successifs du Pôle (Martial Desgeorges, Laurent Giguerre,


19

Cécile Maunoury, Delphine Marris), nous avons contribué à l'organisation des différentes journées nationales du réseau, les JNRDM, mises en place par les doctorants des sites provinciaux jusque-là chargés de le faire.

En 2005, c'est le pôle Ile de France qui a organisé la 8ème édition des JNRDM à laquelle ont participé environ 150 personnes à l'ENST Paris du 10 au 12 mai 2005. Le but de ces JNRDM est de regrouper tous les ans de nombreux doctorants (et quelques permanents, d'origines académiques ou industrielles) de la microélectronique au sens "large" : les thématiques présentées cette année allaient des nanostructures à la conception et au test des circuits et systèmes intégrés, en passant par les procédés de fabrication en micro et nanotechnologies, les microcapteurs et microsystèmes, la microélectronique de puissance, la sécurité physique, les cartes à puces, la fiabilité et l'analyse des défaillances. En outre, Les JNRDM offrent à la plupart des doctorants débutant une thèse une première occasion de présenter leurs travaux et d'en discuter avec des personnes de tous les horizons en microélectronique, ce qui est pour eux bien souvent enrichissant. Afin de faciliter la participation des doctorants, et ne pas la conditionner aux ressources de leurs équipes d'origine, tous les frais de ceux qui présentent leurs travaux sont pris en charge par le Réseau Doctoral (déplacement, logement, repas du midi, gala, sortie culturelle, etc.). Le comité d'organisation des JNRDM bénéficie dans ce but d'une somme de 15000 € allouée par le Ministère de la Recherche via le Réseau. Le reste du budget, soit environ 25000 € pour 2005, doit être réuni par le comité d'organisation grâce au soutien de généreux partenaires institutionnels, académiques et industriels, qui ont été sollicités (Région Ile de France, CNRS, Télécom Paris et le GET, l'Université Paris Sud, le CNFM et ses pôles franciliens PMIPS et CEMIP, les laboratoires IEF et LPN, la Centrale de Technologie Universitaire IEF/Minerve, le GdR Nanoélectronique, le Centre de Compétences en Nanosciences de l'Ile de France, les Ecoles Doctorales STITS, EDITE, SPI, MATISSE et GEET, Philips, GEMPLUS, ATMEL, ST Microelectronics). J'ai largement soutenu tout au long de la préparation de cet événement les doctorants organisateurs des JNRDM 2005, constitué d'un noyau dur de 12 jeunes chercheurs de l'IEF (Guillaume Agnus, Tiphaine Attila, Hugues Cazin d'Honincthun, Antoine Fleurence, Delphine Marris, El-houcine Oubensaïd, Jérôme Saint-Martin et Marion Woytasik), de l'ENST (Sylvain Guilley), du LIP6 (Ludovic Noury et Matthieu Tuna) et du LPN (Emile Grémion), ainsi que de 9 autres doctorants de l'IEF, du CEA Saclay et de l'ENST qui ont également mis la main à la patte.

Depuis 2001, je suis régulièrement sollicité pour examiner des articles pour des revues éditées par Institute of Physics. Parmi ceux qui m'ont été soumis, j'ai ainsi évalué 11 articles pour Journal of Physics: Condensed Matter (dont 2 articles de synthèse ou topical reviews), 2 pour Journal of Physics D: Applied Physics, 1 pour Nanotechnology et 1 pour Semiconductor Science and Technology. Mon nom figure également depuis 2003 dans la liste de rapporteurs des journaux publiés par l'American Physical Society et j'ai déjà étudié 6 articles soumis à Physical Review B et 3 à Physical Review Letters. Depuis 1999, d'autres éditeurs m'ont ponctuellement envoyé des articles que j'ai examinés : 1 pour European Physical Journal: Applied Physics, 1 pour Proceedings of MRS, 1 pour European Physical Journal B, 1 pour J3eA, 1 pour Applied Physics Letters, 1 pour Mathematics and Computer in Simulation et 1 pour Microelectronics Journal. En plus de l'examen de ces 31 articles, j'ai expertisé 7 dossiers soumis aux appels à projet de l'Action Concertée Nanosciences de 2002 à 2006, 1 dossier pour la présélection à l'Action Concertée Jeunes Chercheurs 2004 et 1 dossier pour l'appel PNANO lancé par l'Agence Nationale de la Recherche en 2005.

V - Activités d’enseignement et responsabilités associées

Depuis octobre 1999, mes activités d'enseignement (cours, TD, TP, projets) ont concerné pour la plus grande part les sciences et techniques liées aux télécommunications, initialement en Maîtrise EEA, Formation d'Ingénieurs de l'Université Paris-Sud Orsay (FIUPSO), et dans les DESS "Systèmes Electroniques" et "Réseaux et Télécommunications" d'Orsay (une description détaillée


20

de ces enseignements, ainsi que de ceux dispensés lors de mon monitorat, est donnée dans mon curriculum vitae au début de ce chapitre). Je me suis pleinement impliqué dans la réforme du Master qui a touché ces filières pour la rentrée universitaire 2004-2005, en étant notamment responsable ou co-responsable d'Unités d'Enseignement (UE) en Master M1 IST (Information, Systèmes, Technologies) et dans la spécialité professionnelle "Génie des réseaux et télécommunications" du M2 IST. Suivant les cas, le public des UE dans lesquelles j'enseigne est désormais constitué d'étudiants suivant le Master IST dans le cadre de l'Université Paris Sud ou de l'ENS de Cachan et/ou d'élèves du département Electronique de l'IFIPS (Institut de Formation des Ingénieurs de Paris Sud).

La physique des composants de la microélectronique constitue le deuxième volet de mon enseignement. Ainsi depuis 2000, j'encadre avec d'autres collègues un projet en maîtrise EEA d'initiation aux briques de base de la microélectronique au cours duquel je m'occupe plus particulièrement de la simulation physique des MOSFET (les autres aspects couverts par le projet étant le travail en salle blanche, la caractérisation électrique basse fréquence et la simulation de procédés technologiques). Cette partie de simulation, basée sur l'utilisation du logiciel ATLAS développé par SILVACO, est en fait une extension d'une séance de TP que nous avons mise en place il y a quelques années Sylvie Galdin-Retailleau et moi-même et qui a été présentée dans deux conférences nationales [CNa1,CNs5]. Ce TP est encore dispensé dans la spécialité "Micro-nanotechnologies" de M2 et a servi de point de départ en 2005 à un projet de fin d'études de 3 étudiants de l'IFIPS que j'ai encadré. Depuis 2004-2005, j'interviens en outre dans l'UE "Nanostructures" du parcours professionnel "Nanotechnologies/Nanostructures" du M2 "Micro-nanotechnologies" dans le cadre d'un cours et de TP sur les composants ultimes de la microélectronique. En 2005-2006, j'ai pris en main le cours de physique des semiconducteurs et composants en M2 Recherche Micro-Nanotechnologies après le départ à la retraite de Patrice Hesto (cours commun avec le M2 Recherche Composants et Antennes pour les Télécommunications et le M2 Pro Nanotechnologies). Enfin depuis 2002, j’encadre également des leçons et montages portant sur la physique des composants dans le cadre de la préparation à l'Agrégation de Physique et Electricité Appliquées à l'ENS de Cachan.

En 2005, je suis par ailleurs devenu responsable du parcours professionnel "Nanotechnologies/Nanostructures", ex- DESS Nanotechnologies dont Patrice Hesto et Gérard Krill étaient les co-créateurs. Je suis également depuis 2001 à Orsay responsable des TP d'électronique en maîtrise EEA/Master IST, membre de la Sous Section Hygiène et Sécurité (risques enseignement) des bâtiments 220 et 221, ainsi que du conseil du département électronique de l'IFIPS depuis 2005. J'ai été membre nommé de la CSE 61-63 de l'ENS de Cachan de 2001 à 2003 et responsable du planning des TP en Maîtrise EEA/Master M1 IST de 2002 à 2004.

VI – Liste des publications

Les publications indiquées sur fond gris sont reproduites dans le chapitre III.

VI.1. Articles dans des revues avec comité de lecture

A. Revues internationales

a. Période de thèse

[RI1] A. Bournel, P. Dollfus, S. Galdin, F.-X. Musalem, P. Hesto "Modelling of gate-induced spin precession in a striped channel high electron mobility transistor", Solid State Communications 104 (2), 85-89 (1997). 11 citations.

[RI2] A. Bournel, P. Dollfus, P. Bruno, P. Hesto "Gate induced-spin precession in an In0.53Ga0.47As two dimensional electron gas", The European Physical Journal Applied Physics 4 (1), 1-4 (1998). 21 citations.


21

b. Période post-thèse

[RI3] A. Bournel, P. Dollfus, E. Cassan, P. Hesto "Monte Carlo study of spin relaxation in AlGaAs/GaAs quantum wells", Applied Physics Letters 77 (15), 2346-2348 (2000). Sélectionné pour une publication électronique dans Virtual Journal of Nanoscale Science & Technology 2 (16), rubrique Nanomagnetism (2000). 14 citations.

[RI4] V. Delmouly, A. Bournel, G. Tremblay, P. Hesto "Physical and magnetic properties of Co-GaAs contacts", Thin Solid Films 384 (2), 282-287 (2001).

[RI5] F. Monsef, P. Dollfus, S. Galdin, A. Bournel "First-order intervalley scattering in low-dimensional systems", Physical Review B 65, 212304 (2002) ; B 67, 059903 (E) (2003). 2 citations.

[RI6] P. Dollfus, A. Bournel, S. Galdin, S. Barraud, P. Hesto "Effect of discrete impurities on electron transport in ultra-short MOSFET using 3D Monte Carlo simulation", IEEE Transaction on Electron Devices 51 (5), 749-756 (2004). 4 citations.

[RI7] J. Saint-Martin, A. Bournel, P. Dollfus "On the ballistic transport in nanometer-scaled DG MOSFET", IEEE Transaction on Electron Devices 51 (7), 1148-1155 (2004). 8 citations.

[RI8] J. Saint-Martin, A. Bournel, P. Dollfus "Comparison of multiple-gate MOSFET architectures using Monte Carlo simulation", Solid-State Electronics 50 (1), 94-101 (2006). 1 citation

[RI9] J. Saint-Martin, A. Bournel, F. Monsef, C. Chassat, P. Dollfus "Multi sub-band Monte Carlo simulation of ultra-thin Double Gate MOSFET with 2D electron gas", Semiconductor Science and Technology 21 (4), L29-L31 (2006).

[RI10] V. Aubry-Fortuna, A. Bournel, P. Dollfus, S. Galdin-Retailleau "Ultra-short n-MOSFETs with strained Si: device performance and effect of ballistic transport using Monte Carlo simulation", Semiconductor Science and Technology 21 (4), 422-428 (2006).

[RI11] D. Querlioz, J. Saint Martin, V.-N. Do, A. Bournel, P. Dollfus "A study of quantum transport in end-of-roadmap DG-MOSFETs using a fully self-consistent Wigner Monte Carlo approach", à paraître dans IEEE Transactions on Nanotechnology.

B. Revues nationales


[RN1] A. Bournel "Magnéto-électronique dans des dispositifs à semiconducteurs", article invité, Annales de Physique 25 (1), 1-167 (2000). 2 citations.


[RN2] A. Bournel, V. Delmouly, P. Dollfus "Dynamique de spin dans les semiconducteurs : vers des applications en micro et optoélectronique", article invité, Revue Nano et Micro Technologies 1 (3-4), 353-384 (2000-2001).

[RN3] S. Galdin-Retailleau, A. Bournel, P. Hesto "Introduction à la microélectronique : un TP de physique du composant", J3eA, Vol. 1-5 (2002), DOI:10.1051/bib-j3ea:2002005.

VI.2 Conférences internationales avec comité de sélection et actes


[CIa1] A. Bournel, P. Dollfus, P. Bruno, P. Hesto "Spin polarized transport in 1D and 2D semiconductor heterostructures", conférence invitée, 10th International Symposium on Ultrafast Phenomena in Semiconductors, Vilnius, Lituanie, 31 août-2 septembre 1998, édité par S. Asmontas et A. Dargys, Materials Science Forum Vols. 297-298, Trans Tech Publications, p. 205-212 (1999). 6 citations.


22

[CIa2] A. Bournel, P. Dollfus, P. Bruno, P. Hesto "Monte Carlo modelling of spin relaxation in a III-V two dimensional electron channel", International Conference on Simulation of Semiconductor Processes and Devices, Louvain, Belgique, 2-4 septembre 1998, édité par K. De Meyer, S. Biesemans, Springer–Verlag Wien New York, p. 173-176 (1998).

[CIa3] A. Bournel, P. Dollfus, P. Bruno, P. Hesto "Spin-dependent transport phenomena in a HEMT", Eleventh International Conference on Nonequilibrium Carrier Dynamics in Semiconductors (HCIS-11), Kyoto, Japon, 19-23 juillet 1999, Physica B: Condensed Matter 272 (1-4), 331-334 (1999). 4 citations.


[CIa4] A. Bournel, V. Delmouly, P. Dollfus, G. Tremblay, P. Hesto "Theoretical and experimental considerations on the spin field effect transistor", International Conference on the Physics and Application of Spin-Related Phenomena in Semiconductors 2000, Sendai, Japon, 13-15 septembre 2000, Physica E: Low Dimensional Systems and Nanostructures 10 (1-3), 86-90 (2001). 15 citations.

[CIa5] A. Bournel, P. Dollfus, P. Hesto "Spin-dependent collection in ferromagnet/semiconductor contacts", 4th International Symposium on Metallic Multilayers, Aix la Chapelle, Allemagne, 24-29 juin 2001, Journal of Magnetism and Magnetic Materials 240 (1-3), 217-219 (2002). 1 citation.

[CIa6] P. Dollfus, S. Galdin-Retailleau, A. Bournel, S. Barraud, P. Hesto "Influence of discrete impurity position in the channel of ultra-small MOSFET", 13th International Conference on Nonequilibrium Carrier Dynamics in Semiconductors (HCIS-13), Modène, Italie, 28 juillet-1er août 2003, Semiconductor Science and Technology 19 (4), 152-154 (2004).

[CIa7] J. Saint-Martin, V. Aubry-Fortuna, A. Bournel, P. Dollfus, S. Galdin, C. Chassat "Influence of ballistic effects in ultra-small MOSFETs", International Workshop on Computational Electronics (IWCE-10), West Lafayette, USA, 24-27 octobre 2004, Journal of Computational Electronics 3 (3-4), 207-210 (2004).

[CIa8] P. Dollfus, J.E. Velázquez, A. Bournel, S. Galdin-Retailleau "3D Monte Carlo analysis of discrete dopant effects on electron noise in Si devices", International Workshop on Computational Electronics (IWCE-10), West Lafayette, USA, 24-27 octobre 2004, Journal of Computational Electronics 3 (3-4), 311-315 (2004).

[CIa9] J. Saint-Martin, A. Bournel, P. Dollfus "Comparison of multiple-gate MOSFET architectures using Monte Carlo simulation", 6th European Conference on ULtimate Integration of Silicon (ULIS 2005), Bologne, Italie, 7-8 avril 2005, Proceedings ULIS 2005, ISBN 88-900847-0-7, pp. 61-64 (2005). 3 citations.

[CIa10] P. Dollfus, A. Bournel, J.E. Velázquez "Sensitivity of Single- and Double-Gate MOS architectures to residual discrete dopant distribution in the channel", 15th Workshop on the Modeling and Simulation of Electron Devices (MSED 2005), Pise, Italie, 4-5 juillet 2005, Journal of Computational Electronics 5 (2-3), 119-123 (2006).

[CIa11] P. Dollfus, A. Bournel, J.E. Velázquez "3D Monte Carlo of thermal noise in DG-MOSFETs", 18th International Conference on Noise and Fluctuations (ICNF), Salamanque, Espagne, 19-23 septembre 2005, AIP Conference Proceedings Vol. 780, édité par Tomas Gonzalez, Javier Mateos et Daniel Pardo, ISBN 0-7354-0267-1, pp. 749-752 (2005).

[CIa12] A. Bournel, J. Saint-Martin, V. Aubry-Fortuna, P. Dollfus "Device performance and optimization of 25 nm-long double gate MOSFET by Monte Carlo simulation", 7th European Conference on ULtimate Integration of Silicon (ULIS 2006), Grenoble, France, 20-21 avril 2006, Proceedings ISBN 88-900847-0-8, pp. 17-20 (2006).


23

[CIa13] J. Saint-Martin, A. Bournel, V. Aubry-Fortuna, F. Monsef, C. Chassat P. Dollfus "Monte Carlo simulation of Double Gate MOSFET including multi sub-band description", International Workshop on Computational Electronics (IWCE-11), Vienne, Autriche, 25-27 mai 2006, à paraître dans Journal of Computational Electronics.

[CIa14] D. Querlioz, P. Dollfus, V.-N. Do, A. Bournel, V. Lien Nguyen "An improved Wigner Monte-Carlo technique for the self-consistent simulation of RTDs", International Workshop on Computational Electronics (IWCE-11), Vienne, Autriche, 25-27 mai 2006, à paraître dans Journal of Computational Electronics.

[CIa15] P. Dollfus, A. Bournel, S. Galdin-Retailleau, J.E. Velázquez "Thermal noise in nanometric DG-MOSFETs", International Workshop on Computational Electronics (IWCE-11), Vienne, Autriche, 25-27 mai 2006, à paraître dans Journal of Computational Electronics.

[CIa16] P. Gallo, A. Arnoult, C. Fontaine, T. Lombez, T. Amand, X. Marie, A. Bournel "Novel design for spin field effect transistor electrodes", International Conference on Superlattices, Nanostructures and Nanodevices (ICSNN 2006), Istanbul, Turquie, 30 juillet–4 août 2006, à paraître dans Physica Status Solidi.

[CIa17] J. Saint-Martin, D. Querlioz, A. Bournel, P. Dollfus, "Efficient multi sub-band Monte Carlo simulation of nano-scaled Double Gate MOSFETs", International Conference on Simulation of Semiconductor Processes and Devices (SISPAD 2006), Monterey, USA, 6-8 septembre 2006, IEEE SISPAD Proceedings, pp. 216-219 (2006).

VI.3. Conférences internationales sans actes


[CIs1] A. Bournel, P. Dollfus, P. Bruno, P. Hesto "Monte-Carlo study of a field effect spin transistor", 3rd International Symposium on Metallic Multilayers, Vancouver, Canada, juin 1998.


[CIs2] V. Delmouly, A. Bournel, C. Chappert, P. Hesto "Experimental study of spin polarized electron transport in ferromagnetic/semiconductor contacts", MRS Spring Meeting, Symposium K: Hybrid magnetic, semiconductor, and superconductor structures, San Francisco, USA, 5-9 avril 1999.

[CIs3] V. Delmouly, A. Bournel, G. Tremblay, P. Hesto "Properties of Co-GaAs contacts for the spin-FET", Symposium on Spin Electronics 2000, Halle, Allemagne, 3-6 juillet 2000. 3 citations.

[CIs4] A. Bournel, P. Dollfus, E. Cassan, P. Hesto "Monte Carlo study of electron spin dynamics in III-V semiconductors quantum wells", Symposium on Spin Electronics 2000, Halle, Allemagne, 3-6 juillet 2000.

[CIs5] A. Bournel, P. Dollfus, P. Hesto "Study of spin dynamics in semiconductors using Monte Carlo simulation", Advanced Research Workshop on Quantum Transport in Semiconductors 2001, Maratea, Italie, 18-22 juin 2001.

[CIs6] A. Bournel, P. Dollfus, P. Hesto "Monte Carlo study of spin-dependent collection in ferromagnet-semiconductor contacts", International Workshop on Ferromagnet-Semiconductor Nanostructures, Regensburg, Allemagne, 23-26 juillet 2001.

[CIs7] A. Bournel, P. Dollfus, P. Hesto "Scaling of ferromagnet/semiconductor contacts for the study of spin-dependent collection", 10th International Conference on Modulated Semiconductor Structures, Linz, Autriche, 23-27 juillet 2001.


24

[CIs8] H. Cazin, S. Galdin-Retailleau, J. Sée, A. Bournel, P. Dollfus "Electron transport and phonon scattering in semiconducting carbon nanotubes", 2nd International Workshop on Nanophysics and Nanotechnology (IWONN’04), Hanoi, Vietnam, 22-23 octobre 2004.

[CIs9] J. Saint-Martin, V. Aubry-Fortuna, A. Bournel, C. Chassat, S. Galdin, P. Dollfus "Monte Carlo simulations of 2D electron gas transport in ultra-thin strained and unstrained Double Gate MOS structures", European Materials Research Society (E-MRS) 2006 Spring Meeting, Nice, France, 29 mai-02 juin 2006

[CIs10] D. Querlioz, J. Saint Martin, V.-N. Do, A. Bournel, P. Dollfus "A study of quantum transport in end-of-roadmap DG-MOSFETs using a fully self-consistent Wigner Monte Carlo approach", Silicon Nanoelectronics Workshop (SNW06), Honolulu, USA, 11-12 juin 2006.

VI.4. Autres manifestations scientifiques

A. Colloques nationaux avec actes

Période post-thèse

[CNa1] A. Bournel, S. Galdin-Retailleau "Sensibilisation aux problèmes de la simulation numérique à travers l'étude des composants à semiconducteurs", CETSIS-EEA'99, Montpellier, 4-5 novembre 1999, CÉPADUÈS-ÉDITIONS, p. 163-166 (1999).

B. Colloques nationaux sans actes ou avec actes à diffusion restreinte


[CNs1] A. Bournel, P. Dollfus, S. Galdin, F.-X. Musalem, P. Hesto "Une approche particulaire Monte Carlo pour la modélisation d’un transistor à effet de spin", Journées Nationales de la Microélectronique et de l'Optoélectronique III-V, Chantilly, janvier 1997.

[CNs2] P. Bruno, J. Wunderlich, A. Bournel, P. Dollfus, P. Hesto "Spin-dependent transport in hybrid ferromagnet/semiconductor structures", Fruhjahrstagung der Deutschen physicalischen Gesellschaft (Congrès de Printemps de la Société Allemande de Physique), Symposium Magnetoelektronik, Regensburg, mars 1998.

[CNs3] V. Delmouly, A. Bournel "Etude théorique et expérimentale du transport d'électrons polarisés en spin dans les contacts ferromagnétique/semiconducteur", 5ème Journée Nationale du Réseau Doctoral en Microtechnologies, Toulouse, mars 1998.

[CNs4] V. Delmouly, A. Bournel "Etude expérimentale du transport d'électrons polarisés en spin dans les contacts ferromagnétique/semi-conducteur", 9ème Journée de la Nanotechnologie, Paris, 18 novembre 1998.

[CNs5] A. Bournel, S. Galdin-Retailleau "Initiation à la simulation numérique des dispositifs à semiconducteurs", Journées du Comité National de Formation en Microélectronique, Saint Malo, 30 novembre-2 décembre 1998.


[CNs6] V. Delmouly, A. Bournel, C. Chappert, P. Hesto "Etude expérimentale du transport d'électrons polarisés en spin dans les contacts ferromagnétique/semi-conducteur", Journées Nationales de la Microélectronique et de l'Optoélectronique III-V, Egat, janvier 1999.

[CNs7] V. Delmouly, A. Bournel "Collection sélective en spin par un contact Co / GaAs", 1ère Journée Nationale du Réseau Doctoral en Microélectronique, Bordeaux, mai 1999.

[CNs8] V. Delmouly, A. Bournel "Un dispositif pour la magnéto-électronique : le spin-FET", 10ème Journée de la Nanotechnologie, Paris, 16 novembre 1999.


25

[CNs9] V. Delmouly, A. Bournel "Dimensionnement d'un contact Co/GaAs pour le spin-FET", 2ème Journée Nationale du Réseau Doctoral en Microélectronique, Montpellier, 4-5 mai 2000.

[CNs10] A. Bournel, V. Delmouly, P. Dollfus, G. Tremblay, P. Hesto "Considérations théoriques et expérimentales sur le spin-FET", Journées Micro et Nanotechnologies 2000, Paris, 7-8 novembre 2000.

[CNs11] A. Bournel "Electronique de spin", conférence invitée, Journées Nationales de la Microélectronique et de l'Optoélectronique III-V, Aussois, 15-17 janvier 2001.

[CNs12] A. Bournel "Electronique de spin et semiconducteurs", conférence invitée, Congrès Général de la Société Française de Physique, Colloque Nanoélectronique, Strasbourg, 9-13 juillet 2001.

[CNs13] A. Bournel, D. Massoubre, G. Tremblay, "Contacts ferromagnétique / semiconducteur pour la collection sélective en spin", Journées Micro et Nanotechnologies 2001, Paris, 13-14 novembre 2001.

[CNs14] P. Dollfus, F. Monsef, S. Barraud, E. Cassan, S. Galdin, A. Bournel, P. Hesto, "Study of random dopant fluctuations and quantum effects in ultra-short MOSFET using 2D and 3D Monte Carlo simulation", conférence invitée, 2nd Workshop on Simulation and Modeling Physics, Hanoi, Vietnam, novembre 2002.

[CNs15] P. Dollfus, S. Barraud, S. Galdin-Retailleau, A. Bournel, P. Hesto "Effets de répartitions aléatoires d'impuretés discrètes dans le canal de MOSFET ultra-courts", 1ères Journées Nationales "Composants pour la micro et nano-électronique", 28-31 janvier 2003, Grenoble.

[CNs16] P. Dollfus, J. Saint Martin, A. Bournel, "Les composants balistiques", conférence invitée, Journées Nationales Nanoélectronique, Aussois, 10-12 mai 2004.

[CNs17] A. Bournel, J. Saint Martin, P. Dollfus, E. Grémion, "Etude d'architectures de MOSFET ultra-courts à grille multiple", Journées Nationales Nanoélectronique, Aussois, 10-12 mai 2004.

[CNs18] J. Saint Martin, A. Bournel, P. Dollfus, "Transport balistique dans les transistors MOSFETs à Double Grille ultra-courts", Journées Nationales Nanoélectronique, Aussois, 10-12 mai 2004.

[CNs19] V. Aubry-Fortuna, P. Dollfus, S. Galdin-Retailleau, A. Bournel, C. Chassat "Effet de la contrainte sur le transport électronique dans les n-MOSFET Si/ Si1-xGex 18 nm par simulations Monte Carlo", Séminaire "Rôle des contraintes mécaniques dans les micro et nanotechnologies", Meylan, 7-8 juin 2004.

[CNs20] J. Saint Martin, A. Bournel, P. Dollfus, "Etude du transport quasi-balistique dans les transistors MOSFET à double grille ultracourts", Xe Journées Nationales Microélectronique Optoélectronique, La Grande Motte, 8-11 juin 2004.

[CNs21] A. Bournel, P. Dollfus, S. Galdin-Retailleau "Au-delà du MOS ultime", Journée "Enseignement et Formation en Nanosciences et Nanotechnologies", conférence invitée, Paris, 15 juin 2004.

[CNs22] P. Dollfus, J. Saint-Martin, D. Querlioz, A. Bournel, V. Fortuna, S. Galdin-Retailleau "Effets balistiques et quantiques dans les nanotransistors", Journée "Nanoélectronique" du Club EEA, conférence invitée, Villeneuve d'Ascq, 15-16 mars 2006.

[CNs23] K. Huet, J. Vigroux, A. Bournel, S. Galdin-Retailleau, P. Dollfus, N. Cavassilas, F. Michelini, D. Villanueva "Simulation Monte Carlo du transport dans Si contraint ou non via une description complète de la structure de bandes", Journées Nano-Micro Electronique et Optoélectronique (JNMO 2006), Aussois, 4-7 avril 2006.


26

[CNs24] D. Querlioz, J. Saint-Martin, V. Nam Do, A. Bournel, P. Dollfus "Formalisme de Wigner pour l’étude du transport quantique dans les nano-dispositifs : Diodes Tunnel Résonantes et nano-MOSFET", Journées Nano-Micro Electronique et Optoélectronique (JNMO 2006), Aussois, 4-7 avril 2006.

[CNs25] J. Saint-Martin, A. Bournel, P. Dollfus "Application de l’approche par mode dans un simulateur Monte Carlo pour l’étude de DGMOS à gaz d’électrons bidimensionnel", Journées Nano-Micro Electronique et Optoélectronique (JNMO 2006), Aussois, 4-7 avril 2006.

C. Autres réunions scientifiques


[AC1] A. Bournel "Précession de spin contrôlée par un champ électrique perpendiculaire pour des gaz d’électrons de basse dimensionnalité dans les semiconducteurs III-V", Journée "Transport polarisé en spin" du Groupe de Recherche "Nanostructures magnétiques", Gif sur Yvette, 1er décembre 1997.

[AC2] A. Bournel "Modélisation du transport à spin polarisé pour des gaz d’électrons confinés dans les semiconducteurs III-V", 3ème Rencontre du Pôle Ile de France du Réseau Doctoral en Microtechnologies, Orsay, 27 avril 1998.

[AC3] V. Delmouly, A. Bournel, C. Chappert, P. Hesto "Transport polarisé en spin dans les structures ferromagnétique/semiconducteur, modélisation et expérience", Ecole Thématique Micro-électronique de Spin du Groupe de Recherche POMMES (Petits Objets Magnétiques et Microstructures pour l'Electronique de spin), Aussois, janvier 1999.

[AC4] V. Delmouly, A. Bournel, P. Dollfus, P. Hesto, P. Bruno, C. Chappert "Une approche théorique et expérimentale du transport d'électrons polarisés en spin dans les structures ferromagnétique/semiconducteur", Journée de lancement du programme pluri-formations ISARD (Interfaces et Structures Artificielles Réduites en Dimensions), Orsay, 21 janvier 1999.


[AC5] V. Delmouly, A. Bournel "Collection sélective en spin : mise en œuvre d'un contact Co / GaAs", 4ème Rencontre du Pôle Ile de France du Réseau Doctoral en Microtechnologies, Orsay, 8 Juin 1999.

[AC6] A. Bournel "Discussion sur la sélectivité en spin des contacts ferromagnétique/semiconducteur", Journées du Groupe de Recherche POMMES (Petits Objets Magnétiques et Microstructures pour l'Electronique de spin), Pont à Mousson, 4-5 décembre 2000.

[AC7] A. Bournel "Spintronique dans des dispositifs à semiconducteurs, les activités à l'IEF", Journée "Magnétisme et semiconducteurs", Gif sur Yvette, 19 décembre 2001.

[AC8] S. Galdin-Retailleau, A. Bournel "Les composants des filières CMOS ultimes : évolution et perspectives", Journée "Composants" de l'Action Spécifique CNRS-STIC n°84 "Nouvelles technologies et nouveaux paradigmes d'architecture", Orsay, 22 novembre 2002.

VI.5. Travaux, rapports


[T1] A. Bournel "Transport des électrons dans un fil quantique : application au transistor à effet de spin", stage de DEA, Orsay, septembre 1996.

[T2] A. Bournel "Etude théorique et dimensionnement d’un transistor à effet de champ à rotation de spin", thèse de l'Université Paris Sud, Orsay, 28 janvier 1999.


27


[T3] A. Bournel, P. Dollfus, A. Poncet, M. Mouis, A. Burenkov "Report on the comparison of the static performance of non-bulk architectures for the 45nm node", Deliverable D3201, NANOCMOS Integrated Project IST-507587, soumis à la Commission Européenne, janvier 2005.

[T4] P. Dollfus, A. Bournel, A. Burenkov, U. Brandauer "Report on the comparison of the sensitivity to residual discrete dopant distribution in the channel of non-bulk architectures using 3D Monte-Carlo simulations. First assessments and comparison of device architectures, using coupled 3D process and device simulations", Deliverable D3212, NANOCMOS Integrated Project IST-507587, soumis à la Commission Européenne, avril 2005.

[T5] D. Villanueva, S. Orain, V. Fiori, A. De Keersgieter, M. Städele, M. Nawaz, A. Bournel, V. Aubry-Fortuna, J. Saint-Martin, G. Ghibaudo, P. Dollfus, A. Poncet "Report on simulation results and optimization of device architecture. Numerical simulation of non-stationary transport and quantum effects. Scan of design space including corrections to the currents", Deliverable D6102, NANOCMOS Integrated Project IST-507587, soumis à la Commission Européenne, mars 2006.

[T6] A. Burenkov, V. Aubry-Fortuna, A. Bournel, J. Saint-Martin, P. Dollfus "Report on the comparison of the scalability towards 22 nm of the various novel device architectures using simulations (including non-equilibrium transport and quantum effects). Assessment of tolerances for process modules critical for the favoured device", Deliverable D3217, NANOCMOS Integrated Project IST-507587, soumis à la Communauté Européenne, juin 2006

VI.6. Participation à des ouvrages collectifs

Période post-thèse

[OC1] A. Bournel, P. Dollfus, S. Galdin-Retailleau "Matériaux semiconducteurs", dans "Physique des dispositifs pour circuits intégrés silicium" (Traité EGEM, série Electronique et micro-électronique), sous la direction de Jacques Gautier, Hermes Sciences - Lavoisier, pp. 21-60, 2003.

[OC2] A. Bournel, P. Dollfus, S. Galdin-Retailleau "Eléments de base pour la physique du transport dans les composants semiconducteurs", dans "Physique des dispositifs pour circuits intégrés silicium" (Traité EGEM, série Electronique et micro-électronique), sous la direction de Jacques Gautier, Hermes Sciences - Lavoisier, pp. 61-116, 2003.

[OC3] S. Galdin-Retailleau, A. Bournel, P. Dollfus, "L'électronique ultime", dans "Les nanosciences : Nanotechnologies et nanophysique", sous la direction de Marcel Lahmani, Claire Dupas et Philippe Houdy, Belin (collection Echelles), chapitre 11, pp. 345-373 (2004).

VI.7. Séminaires et diffusion de la connaissance


[D1] A. Bournel "Transport à spin polarisé dans les hétérostructures III-V : application au transistor à rotation de spin", Séminaire interne du département CMO, Orsay, 18 septembre 1998.

[D2] A. Bournel, V. Delmouly "Transport polarisé en spin dans les composants à semi-conducteurs, modélisation et expérience", Colloque interne de l'Institut d'Electronique Fondamentale, Orsay, 13 octobre 1998.


28

[D3] A. Bournel "Un dispositif de la magnétoélectronique : le transistor à rotation de spin", Colloque Jeunes Chercheurs Alain Bouyssy, Orsay, 17-18 février 2000.


[D4] V. Delmouly, A. Bournel "Magnétoélectronique dans des structures hybrides ferromagnétiques/semiconducteurs : le transistor à rotation de spin", Colloque interne de l'Institut d'Electronique Fondamentale, Orsay, 10 octobre 2000.

[D5] A. Bournel "Etude théorique et expérimentale du spin-FET", Journée Micro-Nano de l'Ecole Doctorale STITS, SUPELEC Gif sur Yvette, 25 octobre 2000.

[D6] A. Bournel "Electronique de spin dans les semiconducteurs", Séminaire à l'IEMN, Villeneuve d'Ascq, 12 septembre 2001.

[D7] A. Bournel, S. Galdin-Retailleau, P. Dollfus "Les nouveaux composants dans les télécommunications : les nanotechnologies", conférence dans le cadre de la Fête de la Science, Orsay, 20 octobre 2001.

[D8] A. Bournel "Les nanotechnologies, un pas de géant vers la miniaturisation", Orsay infos, octobre 2002.

[D9] A. Bournel, C. Chappert, C. Colliex, S. Galdin-Retailleau, M. Goffman, R. Gref "Les nanotechnologies, un pas de géant vers la miniaturisation", Bar des Sciences, Palaiseau, 17 octobre 2002.

[D10] P. Dollfus, F. Monsef, S. Galdin, A. Bournel, S. Barraud, E. Cassan, P. Hesto "Study of random dopant fluctuations and quantum effects in ultra-short MOSFET using 2D and 3D Monte Carlo simulation" 2nd Workshop on Simulation and Modeling Physics, Hanoi, Vietnam, 25-29 novembre 2002.

[D11] A. Bournel "Matériaux pour l'électronique intégrée", séminaire pour l'Unité d'Enseignement de Découverte en Physico-Chimie des Matériaux en DEUG Sciences de la Matière, Orsay, 1er décembre 2003.

[D12] P. Dollfus, J. Sée, A. Bournel, F. Monsef, S. Galdin, V. Fortuna, C. Chassat, P. Hesto. "Modelling and simulation of electron transport in nanodevices", 3rd School on Simulation and Modeling Physics, Hanoi, Vietnam, 23-25 décembre 2003.

[D13] A. Bournel "Electronique ultime", Cours à l'Ecole des Sciences "Nanosciences et Nanotechnologies", Porquerolles, France, 30 juin 2006.

29

Chapitre II – Synthèse des travaux de recherche et perspectives

I – Synthèse des travaux de recherche

Mon activité de recherche a porté initialement sur une thématique assez amont, l'électronique exploitant des propriétés relatives au spin électronique dans les dispositifs à semiconducteurs, sujet sur lequel j'ai travaillé pendant mon stage de DEA, ma thèse et les 2 premières années de ma carrière de Maître de Conférences. Depuis 2002, je me suis concentré sur une activité plus traditionnelle du groupe dans lequel je travaille, l'étude physique de transistors grâce au logiciel de simulation Monte Carlo particulaire MONACO développé dans l'équipe depuis plus de 20 ans. MONACO permet de résoudre de façon auto-cohérente les équations de Boltzmann et de Poisson dans un dispositif semiconducteur à 2 ou 3 dimensions (cf. annexe III). Cette deuxième thématique que j'ai abordée est à vocation clairement plus appliquée que la précédente et nous participons notamment à différents projets nationaux et européens initiés par les grands groupes du domaine. Enfin, je commence depuis peu à m'investir à nouveau dans des activités plus prospectives, avec le développement de modèles dédiés à l'étude de transistors à nanotubes de carbone. Mes travaux dans ces trois axes sont successivement décrits dans cette première partie du chapitre. J'indique au début de chaque partie les articles dans des revues (internationales RI ou nationales RN), présentations dans des conférences internationales (avec, CIa, ou sans, CIs, actes), ouvrages de chapitre (OC) et travaux (T) liées aux différentes thématiques que j'ai abordées.

I.1. Spintronique dans les dispositifs à semiconducteurs [RN2]

L’électronique de spin ou spintronique est une thématique de recherche en plein développement depuis un peu plus de 15 ans. Si les études dans ce domaine ont initialement porté sur des dispositifs métalliques, la dynamique de spin dans les semiconducteurs et ses applications possibles en micro et optoélectronique ont ensuite induit un intérêt croissant.

Au cours de ma thèse, dirigée par Patrice Hesto, je me suis intéressé au transistor à rotation de spin ou spin-FET, proposé en 1990 par Datta et Das [DAT90] à la suite de travaux théoriques et expérimentaux qu'ils avaient effectués dans des hétérostructures III-V sur le phénomène de couplage spin-orbite de Rashba [DAS90]. Mes travaux concernant la modélisation du spin-FET, parmi les premiers effectués au niveau international, font l'objet de la partie A. Outre Patrice Hesto, j'ai principalement travaillé pendant ma thèse avec Philippe Dollfus et, plus épisodiquement, Patrick Bruno. J'ai aussi bénéficié du soutien de Claude Chappert, lors de la rédaction d'articles notamment. La partie B correspond à une étude théorique que j'ai menée juste après mon recrutement comme Maître de Conférences. Elle porte sur la relaxation de spin dans les puits quantiques symétriques III-V. Ce travail est lié à une proposition d'un interrupteur optique original basé sur ces phénomènes de relaxation encore insuffisamment bien compris, proposition qui avait été faite alors par une équipe japonaise [TAK99] et une équipe anglaise [HYL99]. La partie C est consacrée au difficile problème des contacts entre métaux ferromagnétiques et semiconducteurs, sujet que je n'avais qu'effleuré pendant ma thèse et qui constituait la pierre d'achoppement pour le développement de la spintronique dans les semiconducteurs. Nous verrons les résultats expérimentaux obtenus lors de la thèse de Vincent Delmouly, que j'ai co-encadrée (30%) avec Patrice Hesto puis du stage de David Massoubre dont j'étais responsable. Des réflexions théoriques sur la sélectivité en spin des contacts ferromagnétique/semiconducteur sont également données, sur la base de calculs analytiques effectués par Patrice Hesto et moi-même, puis à l'aide de simulations Monte Carlo que j'ai mises en œuvre avec Philippe Dollfus. Enfin, un bilan de toutes ces activités est dressé dans la partie D.

Chapitre II Synthèse des travaux de recherche et perspectives

30

A. Etude et dimensionnement du spin-FET [RI1,RI2,RN1,RN2,CIa1-4,CIs1,CIs5,T1,T2]

Tout d'abord, nous allons décrire les principes régissant le concept de spin-FET, avec en premier lieu le couplage spin-orbite de Rashba [RAS60]. Puis je décrirai le modèle développé pendant ma thèse pour quantifier le phénomène de relaxation associé à la précession de spin de Rashba. Enfin, le dimensionnement du spin-FET sera abordé, en tant que dispositif potentiellement utile à l'électronique.

a. Principes

Le couplage de spin-orbite de Rashba apparaît notamment dans des hétérostructures à modulation de dopage [BYC84]. Il trouve alors son origine dans le caractère fortement asymétrique du puits quantique dans lequel se confine un gaz d'électrons à deux dimensions à l'hétéro-interface, comme schématisé sur la Figure 1.

VG

b.c.

d⊥

)V( G⊥⊥ = EErr

SC2 SC1

Figure 1. Hétérostructure à modulation de dopage formée par deux semiconducteurs à bande interdite faible

(SC1) et large (SC2) : allure de la bande de conduction (b.c.) en fonction de la distance d⊥ dans la direction

perpendiculaire à l’hétéro-interface. Le minimum de la bande de conduction dans SC2 correspond à la présence

d'un plan de fort dopage donneur. L’intensité du confinement dans le puits quantique quasi triangulaire formé dans SC1 (couche intentionnellement non dopée),

c’est-à-dire la norme du champ électrique ⊥Er

dans SC1, est contrôlable par une tension de grille VG appliquée sur

un contact Schottky déposé sur SC2.

Le vecteur de précession de spin associé au couplage de Rashba a l'expression suivante

[LOM88] :

)(a2 46

R kErr

h

r×= ⊥Ω [1]

où a46 dépend de la structure de bandes du semiconducteur dans lequel le gaz d'électrons 2D est formé, et ⊥E

r est le champ électrique perpendiculaire à l'hétéro-interface, c'est-à-dire celui qui

confine les porteurs. Le vecteur de précession de Rashba est dans le plan de l'hétéro-interface et est perpendiculaire à la trajectoire de l'électron. Sa norme, soit la vitesse de rotation de spin, peut être contrôlée par un potentiel électrique de grille à travers le champ perpendiculaire qui varie à peu près linéairement avec la tension de grille. Schäpers et al. ont mis expérimentalement en évidence la possibilité de contrôler par la grille l’intensité du couplage spin-orbite de Rashba dans des hétérostructures InGaAs/InP [SCH98].

L'existence du couplage de Rashba et les effets d'injection/collection polarisées en spin observés dans des jonctions tunnel incluant des couches ferromagnétiques [TED73] ont conduit Datta et Das à proposer une structure originale de transistor à effet de champ, le transistor à rotation de spin ou "spin-FET" [DAT90], dont la structure et les principes sont schématisés sur la Figure 2. Il s'agit d'un transistor de type HEMT dans lequel les contacts de source et drain sont constitués par des matériaux ferromagnétiques.

Un transistor HEMT est basé sur l’utilisation d’une hétérostructure formée par deux semiconducteurs III-V de bandes interdites de largeurs différentes. Il est commandé par une grille Schottky. Selon la tension de grille VGS appliquée, on accumule une quantité plus ou moins importante d’électrons dans un canal de conduction de quelques nm d’épaisseur formé à


31

l’hétéro-interface. On module ainsi la conduction du canal. Aux deux extrémités du canal sont placées deux zones fortement dopées sur lesquelles on dépose les contacts de source et drain. L’application d’une différence de potentiel entre ces deux électrodes fait circuler un courant de drain à travers le canal. Dans le spin-FET, on remplace les contacts ohmiques de source et drain par des contacts ferromagnétiques qui jouent le rôle de polariseur et d'analyseur de spin pour les électrons présents dans le canal 2D du transistor. Comme la tension de grille VGS permet de moduler la norme E⊥ du champ qui confine les électrons dans le canal, on peut, sous certaines conditions, contrôler en outre la rotation des spins à la traversée du canal grâce au couplage de Rashba comme nous allons le voir dans la section suivante. La tension de grille commande alors doublement le courant de drain, par l'effet de champ classique qui contrôle la densité de porteurs dans le canal, et par un effet magnétique qui contrôle le spin des électrons parvenant au drain sélectif en spin.

SC2

Grille SchottkySource

FM

Canal de conduction

VG

SC1

z x

y

xz

Sr

D↓↑(E)

E

EFy

Précession de Rashba D↓↑(E)

E

EF

DrainFM

Figure 2. Structure et principes du transistor à rotation de spin, ou spin-FET. SC1 (resp. SC2) est un semiconducteur

III-V à faible (resp. large) bande interdite. L'allure typique des densités d'états D en fonction de l’énergie E pour les deux directions de spin ↑ et ↓ est représentée pour les source et drain ferromagnétiques (FM). Du fait du décalage en énergie des bandes d du FM en fonction de l'orientation de spin, les électrons à spin ↑ sont globalement majoritaires,

d'où l'existence d'un moment magnétique non nul. Les états occupés au niveau de Fermi et les états disponibles au-dessus de EF correspondent au spin ↓, d'où l'idée d'injection/collection préférentielle selon cette orientation. Dans le

canal, la précession de spin est contrôlée par la grille via le couplage de Rashba.

b. Précession de Rashba

Au cours de ma thèse, j'ai montré que le contrôle de la précession de spin de Rashba n'est efficace que si l'on se place dans de bonnes conditions.

Dans un gaz 2D, la trajectoire d'un électron est composée d'une succession de vols libres entrecoupés d'interactions instantanées avec le cristal. A chaque interaction, le vecteur d'onde est redistribué aléatoirement dans le plan 2D. Comme le vecteur de précession de spin est normal à la trajectoire, il est également modifié aléatoirement par les interactions. A mesure que l'électron subit de plus en plus de chocs, son mouvement dans l'espace réel, et donc la précession de son spin, vont ressembler progressivement à une marche au hasard. La cohérence de spin imposée par un polariseur est donc relaxée. C'est le mécanisme de D'yakonov-Perel' [DYA72,FIS77,DYA86].

Ce problème peut être résolu si l'on confine les électrons dans la direction transverse au champ longitudinal appliqué, en plus du confinement dans la direction perpendiculaire à l'hétéro-interface. On définit donc un fil quantique. Dans ce cas, le vecteur d'onde conserve toujours la même direction, celle du fil. Le vecteur de précession de spin reste constamment parallèle à la direction transverse et les interactions ne peuvent pas rendre aléatoire sa direction. Le mécanisme de D'yakonov-Perel' est alors inefficace et la précession de Rashba est cohérente et déterministe. Si le


32

spin des électrons injectés dans le fil est parallèle à ce dernier, la rotation de spin s'effectue dans un même plan pendant toute la traversée du fil et l'angle de rotation de spin est proportionnel à la distance parcourue. La constante de proportionnalité varie avec la tension de grille appliquée.

Toutefois, le spin-FET serait bien moins acrobatique à réaliser si l'on pouvait se contenter d'un canal 2D (ce qui est naturellement le cas dans les HEMT) et non pas devoir définir un véritable fil quantique. Nous avons donc cherché à évaluer l'efficacité du mécanisme de D'yakonov-Perel' sur la perte de cohérence de spin dans le canal d'un HEMT, en fonction de divers paramètres comme la nature du semiconducteur dans lequel le gaz 2D est constitué, de la température appliquée ou de la largeur de canal W. J'ai pour cela inclus la gestion de la précession de Rashba, régie par l'équation différentielle :

SSR

rrr

×= Ωdtd [2]

pour le spin Sr

de chaque électron simulé, dans un algorithme de transport particulaire Monte Carlo.

La Figure 3 présente les variations de la longueur de cohérence de spin Ls calculée à faible champ longitudinal en fonction de la largeur W d’un gaz 2D formé dans In0,53Ga0,47As. Le champ de confinement E⊥ est fixé à la valeur typique de 300 kV/cm obtenue dans une hétérostructure III-V. Pour W supérieur à 1000 nm, Ls reste constant avec W et est inférieur à 1000 nm, à température ambiante comme à celle de l’azote liquide. On peut noter que les valeurs obtenues pour Ls sont trop faibles pour espérer pouvoir utiliser la précession de Rashba dans un dispositif de la microélectronique. A 77 K, Ls peut être suffisamment grand pour que l’on puisse caractériser expérimentalement ce phénomène physique. En revanche pour W inférieur à 1000 nm, Ls tend à croître pour W décroissant, et dépasse nettement 1000 nm pour W inférieur à 100 nm. Ce résultat peut s’expliquer par le fait que la relaxation de spin associée à la précession de Rashba est d’autant plus importante que les déplacements latéraux de l’électron dans le gaz 2D sont grands. Il apparaît donc qu’il n’est pas nécessaire de réaliser un véritable fil quantique pour conserver sur quelques µm une cohérence de spin significative.

100

1000

104

100 1000

Lon

gueu

r Ls (

nm)

Largeur W du gaz 2D (nm)

77 K

300 K

-100

-50

0

50

100

0 0,5 1 1,5 2 2,5 3 3,5 4

S//WS//L

Pola

risa

tion

de s

pin

(%)

Distance (µm)

Figure 3. Longueur de cohérence de spin Ls en fonction de la largeur W d’un gaz d’électrons à 2 dimensions

formé dans In0,53Ga0,47As. Résultats de calculs Monte Carlo en champ longitudinal faible

(E// = 0,5 kV/cm) et à fort champ de confinement (E⊥ = 300 kV/cm).

Figure 4. Evolution en fonction de la distance parcourue selon la direction longitudinale de la

polarisation de spin d’électrons à spin ↑ injectés dans un gaz 2D formé dans In0,53Ga0,47As pour deux orientations d'injection de spin dans le gaz 2D : spin ↑ parallèle à la direction longitudinale (S//L) ou parallèle à la direction

transverse (S//W) (lignes continues). Monte Carlo à 77 K, E// = 0,5 kV/cm, E⊥ = 240 kV/cm, et. En tirets, cas d’un

canal 1D pour S//L.

Afin que la précession de spin puisse être contrôlée efficacement, il faut également que la

direction des spins injectés dans le gaz soit bien définie. Ce problème est illustré sur la Figure 4 qui


33

représente en lignes continues l’évolution de la polarisation de spin d’électrons injectés dans un gaz 2D de largeur infinie avec un spin ↑ aligné soit suivant la direction longitudinale du champ électrique E// appliqué (S//L sur la figure), soit suivant la direction transverse (S//W). Pour S//L, la polarisation de spin oscille avec la distance avec une période proche de celle obtenue dans un canal 1D (tirets sur la figure) et l’amplitude de ces oscillations décroît progressivement à cause de la relaxation de spin, avec une longueur caractéristique de décroissance proche de 1 µm. Dans le cas S//W, la polarisation de spin relaxe également, mais n’oscille pas véritablement avec la distance, la précession de Rashba n’est pas alors exploitable. Dans un fil quantique, un spin injecté suivant la direction transverse ne précesse pas car il est parallèle au vecteur de précession de Rashba.

c. Dimensionnement du spin-FET

D’après les résultats précédents, la longueur de cohérence de spin dans une structure comme le spin-FET ne dépasse le µm que si l'on réduit suffisamment les dimensions latérales du canal. Le comportement d'un tel dispositif tend alors vers celui d'un spin-FET à canal 1D. Dans ce cas, la précession de Rashba perd sa dépendance vis-à-vis de la température et on peut la décrire analytiquement pour un champ longitudinal faible. Nous en avons alors déduit par un calcul simple les variations du courant de drain liées au spin. L'expression du courant de drain obtenue fait apparaître l'angle dont a tourné le spin en fin de canal, angle qui varie linéairement avec la tension VGS appliquée et avec la longueur L de grille, ainsi que la polarisation de spin PFM (différence relative des courants I↑ et I↓) imposée par les contacts de source et drain.

Les variations du courant de drain calculées sont tracées en lignes continues sur la Figure 5 en fonction de l'angle de rotation du spin en fin de canal, c'est-à-dire en fonction d'une "tension de grille réduite" VGSr, pour différentes valeurs de PFM. Le courant oscille avec VGSr et plusieurs valeurs particulières apparaissent : si le spin a effectué n rotations complètes au cours de sa traversée du canal, où n est un entier, la collection par le drain est maximale. Si le spin a effectué n+1/2 rotations, la collection est minimale. Un effet de transconductance négative important apparaît alors pour PFM grand et pour VGSr compris entre 2π et 3π. Pour VGSr variant entre 3π et 4π, la transconductance redevient positive mais elle est plus importante que dans le cas d'un HEMT classique (tirets sur la Figure 5). Comme la structure du transistor à rotation de spin est a priori compatible avec la technologie déjà existante des composants rapides III-V, ce dispositif pourrait être intéressant pour la conception de circuits analogiques ou numériques en électronique rapide. Il est ainsi possible d'exploiter un effet de transconductance négative pour réaliser des oscillateurs ou des opérations de logique combinatoire à l'aide d'un unique composant.

0

0,2

0,4

0,6

0,8

1

HEMTSpin-FET

Cou

ran

t de

dra

in I

D (

u. a

.)

Tension de grille réduite VGSr (rd)

10%

30%

50%

100%

π 2π 3π0 4π

Figure 5. Courant de drain ID dans un spin-FET à canal 1D, ou 2D de faible largeur, en fonction d'une

« tension de grille réduite » VGSr (en fait l’angle dont a tourné le spin dans le canal entre la source et le drain) pour différentes valeurs de la polarisation de spin PFM imposée par les contacts sélectifs en spin de source et

drain (lignes continues). En tirets, allure de la caractéristique ID(VGS) dans un HEMT classique.

Cependant, des effets électriques importants ne sont obtenus que si la polarisation de spin

imposée par les contacts ferromagnétiques est suffisamment grande, au delà de 30% pour fixer les idées. Afin que le spin-FET soit véritablement intéressant en électronique rapide, il faut également que la longueur de grille du transistor soit faible, c'est-à-dire submicronique. Or, pour observer dans un spin-FET des effets de transconductance négative ou d'augmentation de la transconductance


34

quand elle est positive, la longueur de canal doit être suffisamment grande pour que la rotation de spin à la traversée du canal puisse s'effectuer suivant la valeur de VGS sur un à deux tours complets. Cette longueur minimale est d'autant plus faible que le couplage de Rashba est important, c'est-à-dire que le paramètre a46 est grand (la vitesse RΩ

r de rotation de spin variant linéairement

avec a46). Elle est supérieure à 4 µm pour un canal formé dans GaAs, à 1 µm dans In0,53Ga0,47As et à 0,3 µm dans InAs. L'utilisation d'un semiconducteur à faible bande interdite comme InAs semble donc indispensable. Il serait peut-être même souhaitable d'utiliser des semiconducteurs à très faible largeur de bande interdite, comme certains II-VI. Ainsi, l'utilisation de Hg0,8Cd0,2Te, dont la valeur du paramètre a46 est environ 10 fois plus grande que dans le cas d'InAs [LOM88], pourrait être particulièrement bénéfique. La très faible valeur de largeur de bande interdite EG dans ce type de semiconducteur (EG = 60 meV dans Hg0,8Cd0,2Te, à comparer à 1,42 eV pour GaAs, 0,73 eV pour In0,53Ga0,47As et 0,35 eV pour InAs) imposerait cependant de se placer à très basse température. Rappelons sur un autre plan qu’il est nécessaire de réduire la largeur du canal du transistor à moins de 100 nm, et que la polarisation de spin PFM imposée par les contacts ferromagnétiques doit typiquement être égale à au moins 30% pour que des effets électriques intéressants apparaissent dans le spin-FET. L'orientation de spin électronique injecté doit en outre être perpendiculaire à la largeur W du transistor, d'après les résultats décrits à la fin de la section précédente. Cela a des conséquences importantes sur le dimensionnement des contacts ferromagnétiques de source et drain, comme nous le verrons dans la partie suivante.

Enfin, nous nous sommes intéressés à la nature "électrique" des contacts de source et drain. Dans les architectures classiques de transistor HEMT, les contacts de source et de drain sont de type ohmique. Les zones de source et drain sont constituées par un métal déposé sur deux zones semiconductrices fortement dopées. On minimise ainsi les résistances d'accès au canal de conduction du HEMT. Nous avons montré par un calcul simple que de telles conditions sont assez défavorables à la conservation de la polarisation de spin des électrons traversant les zones de contact [T2,RN1]. Comme le nombre total de collisions entre les électrons et les impuretés ionisées dans les zones dopées est très grand, il existe une probabilité non négligeable pour que ces interactions soient accompagnées d'un retournement du spin électronique, suivant le mécanisme de relaxation d'Elliott-Yafet [ELL54,FIS77]. Notons que dans le canal du spin-FET le mécanisme d'Elliott-Yafet est parfaitement inefficace si on compare son influence à celle du couplage de Rashba [RN1,CIa3]. L'utilisation de contacts ohmiques source-drain avec zones fortement dopées est donc à proscrire dans le cas du spin-FET. On peut en revanche envisager des contacts de type Schottky, comme c'est également le cas pour les structures MOSFET Si mais pour d'autres raisons (cf. par exemple [DUB04]).

B. Relaxation de spin dans les puits quantiques [RI3,RN2,CIs4,CIs5]

Dans un gaz d'électrons 2D, on peut tirer profit de la dynamique de spin liée à un autre couplage spin-orbite, celui dit de Dresselhaus [DRE55] et dont l'existence est liée à l'absence de centre de symétrie d'inversion dans la structure cristalline zinc-blende, pour concevoir des dispositifs utiles en optoélectronique.

L'idée consiste à créer dans un puits quantique symétrique du type AlGaAs/GaAs/AlGaAs des électrons polarisés en spin par une impulsion de "pompage optique". Les règles de sélection régissant les transitions entre états de la bande de valence et de la bande de conduction dues à l'absorption d'un rayonnement à polarisation circulaire favorisent en effet la génération d'une orientation de spin électronique majoritaire si la longueur d'onde incidente est bien choisie [FIS77]. Les électrons perdent ensuite progressivement leur cohérence de spin, principalement à cause de la relaxation de leur vecteur d'onde k

r qui induit celle du vecteur de précession de spin associé au

couplage de Dresselhaus qui s'écrit, dans le cas où (Oz) est la direction de confinement quantique, sous la forme [LOM88]


35

( ) ( )( )y2

x2

zyx2

z2

yx42

D kkkkkka2

uu rr

h

r−><+><−=Ω [3]

où a42 est un paramètre dépendant de la structure de bande électronique du semiconducteur et ki la composante du vecteur d'onde k

r de l'électron dans la direction i repérée par le vecteur unitaire iur

et <kz2> la valeur moyenne sur la fonction d'onde de kz

2. Comme schématisé sur la Figure 6, on peut suivre également par voie optique l'évolution de la cohérence de spin, en observant la polarisation obtenue par réflexion ou transmission sur le puits d'un faisceau sonde à polarisation rectiligne. Tant que les électrons présents dans le puits sont polarisés en spin, ils interagissent avec le faisceau sonde incident, le faisceau réfléchi ou transmis est alors à polarisation elliptique (effets Kerr ou Faraday), et on peut détecter le changement de polarisation par un analyseur croisé. Le signal obtenu sur l'analyseur est une image de la polarisation de spin dans le puits. Des temps de relaxation de spin de l'ordre de la ps ont été mesurés par cette méthode dans des puits InP/In0,53Ga0,47As/InP à 300 K [TAK99]. Il a été proposé de mettre à profit le contraste important au niveau de l’analyseur croisé entre l’état "haut" tel que la polarisation de spin dans le puits est maximale et l’état "bas" tel que la polarisation de spin est nulle pour réaliser des commutateurs optiques. Des démonstrateurs ont été réalisés, mais ces structures sont complexes : ce sont des multi-puits quantiques, formés par 60 à 160 puits de taille nanométrique, placés entre deux miroirs de Bragg eux-mêmes constitués de quelques dizaines de couches de semiconducteurs III-V [HYL99,TAK99]. Ce nombre important de couches minces est nécessaire pour augmenter le contraste optique.

Bande de conduction

z0 W

SC1SC2 SC2

E1

E2

Bande de valence

hν

Polariseur

Analyseurcroisé

Figure 6. Schéma typique d'une expérience de génération/détection d'électrons polarisés en spin dans un puits quantique à semiconducteurs. SC1 (resp. SC2) est un

semiconducteur III-V à faible (resp. large) bande interdite.

Afin de dimensionner de tels composants, il faut pouvoir correctement décrire la relaxation de

spin. Or des questions d'ordre théorique restent ouvertes à ce sujet. D'après l'expression, largement employée jusque là, du temps de relaxation de spin Ts déduite de l'approche analytique de D'yakonov-Perel' [DYA86], 1/Ts devrait être proportionnel au temps de relaxation du moment τp et à E1

2, où E1 est l'énergie du niveau quantique le plus bas dans le puits considéré (<kz2> est

proportionnel à E1). En Figure 7 sont tracés en fonction de E1 les temps de relaxation de spin mesurés par différents groupes dans des puits quantiques AlGaAs/GaAs à température ambiante [TAK96,BRI98,TER99,MAL00]. Nous avons comparé ces valeurs avec celles prédites par l'approche de D'yakonov-Perel' (les temps τp sont déduits de nos simulations Monte Carlo). Pour E1 inférieur à 40 meV, l'évolution des temps Ts mesurés quand E1 décroît indique une tendance à la saturation que l'expression analytique est incapable de prédire. Pour de plus grandes energies (et donc des puits plus étroits), Ts diminue quand E1 augmente. La théorie de D'yakonov-Perel' permet bien d'obtenir le même type de variation avec une pente en bon accord avec les résultats expérimentaux, mais les temps prédits sont toujours inférieurs à ceux mesurés, comme remarqué par Terauchi et al. [TER99]. A l'époque où nous avons travaillé sur ce sujet, aucune explication n'avait été proposée pour expliquer toutes ces dissemblances entre l'approche de D'yakonov-Perel' et ce qui était observé expérimentalement. Enfin, Malinowski et al. ont noté une tendance à


36

l'augmentation de Ts quand E1 croît dans les puits les plus étroits (losanges sur la Figure 7) [MAL00]. Ils ont attribué cette évolution à l'effet de la rugosité d'interface.

J'ai appliqué le modèle Monte Carlo développé pendant ma thèse pour l'étude de la précession de Rashba au cas des électrons confinés dans des puits quantiques symétriques du type AlGaAs/GaAs/AlGaAs à 300 K. Les temps de relaxation de spin Ts obtenus par simulation Monte Carlo sont tracés en ligne continue sur la Figure 8 en fonction de l'énergie E1 du premier niveau quantique dans le puits. Ils sont comparés à des résultats expérimentaux obtenus par ailleurs [MAL00] (symboles) ainsi qu'aux temps de relaxation de spin prédits par l'expression issue de l'approche D'yakonov-Perel' utilisée habituellement (tirets) [DYA86]. Pour les puits les plus larges, soit E1 inférieur à 40 meV, les résultats Monte Carlo sont très proches des points expérimentaux alors que l'approche D'yakonov-Perel' surestime largement Ts, à cause d'une approximation effectuée dans l'expression du vecteur de précession de spin : les termes kx

2 et ky2 de l'équation [3]

sont supposés très petits devant <kz2>, ce qui est d'autant moins vrai que les puits sont larges (donc

<kz2> faible). Pour E1 compris entre environ 40 et 80 meV, les résultats Monte Carlo et données par

la formule de D'yakonov-Perel' sont très proches et en bon accord avec l'expérience. Nous avons en outre confirmé par les résultats de simulation Monte Carlo l'interprétation proposée par Malinowski et al. pour expliquer l'évolution à la hausse de Ts dans les puits les plus étroits, en prenant en compte l'interaction de rugosité suivant un modèle proposé par Sakaki et al. [SAK87], comme présenté sur la Figure 8. Si l'on ne prend pas en compte la rugosité, les temps Ts obtenus par simulation Monte Carlo suivent les prédictions issues de l'utilisation de la formule de D'yakonov-Perel'. Quand l'interaction de rugosité est incluse dans les calculs, elle induit un changement de sens de variation de la courbe Ts(E1) quand E1 augmente au-delà d'une valeur limite dépendant de la valeur moyenne ∆ et de la longueur de corrélation Λ caractérisant les fluctuations d'épaisseurs du puits. En ajustant ces deux paramètres, on peut obtenir par Monte Carlo des temps de relaxation de spin très proches de ceux mesurées par Malinowski et al. (avec en l'occurrence ∆ = 0,5 nm et Λ = 13 nm).

1

10

100

10 100

[TAK96][BRI98][MAL00][TER99]DP

Tem

ps T

s (ps

)

Energie E1 (meV)

1

10

100

10 100

Mesures [MAL00]MC sans rugositéMC avec rugosité

Tem

ps T

s (ps

)

Energie E1 (meV)

Figure 7. Temps de relaxation de spin mesurés Ts (symboles) et prédictions déduites de l'approche de

D'yakonov-Perel' (DP, ligne continue) en fonction de l'énergy E1 du niveau quantique fondamental dans des

puits AlGaAs/GaAs à 300 K.

Figure 8. Ts en fonction de E1 dans des puits AlGaAs/GaAs/AlGaAs à 300 K. Résultats de calculs

Monte Carlo (MC, lignes continues), prenant ou non en compte l'interaction de rugosité d'interface,

expérimentaux (losanges) et issus de calculs basés sur l’approche analytique de D’yakonov-Perel’ (tirets).

C. Contacts ferromagnétique/semiconducteur [RI4,RN2,CIa4,CIa5,CIs2,CIs3,CIs6,CIs7]

Après avoir décrit les propriétés physiques et magnétiques de couches de Co ultraminces sur GaAs, dont l'étude a fait l'objet d'une bonne partie de la thèse de Vincent Delmouly, nous


37

examinerons une structure originale pour la mesure de la collection sélective en spin à l'interface Co/GaAs que nous avons proposée, avec l'appui de justifications théoriques. Les difficultés rencontrées par Vincent Delmouly et Gérard Tremblay, assistant ingénieur technologue de l'équipe, en vue de la réalisation de cette structure seront également évoquées, ainsi que les caractérisations électriques des contacts obtenus.

a. Aimantation perpendiculaire de couches de Co sur GaAs

Le dimensionnement des contacts de source et drain du spin-FET est un problème délicat. Dans un HEMT, les contacts de source et drain sont déposés à la surface du semiconducteur à large bande interdite de l'hétérostructure. Dans le spin-FET, on a au contraire intérêt à ce que les zones sélectives en spin de source et drain soient directement en contact avec le canal du transistor, afin que la polarisation de spin ne varie pas entre la source et le canal, le canal et le drain. La géométrie du spin-FET est alors celle schématisée sur la Figure 9. De plus, l'orientation de spin des électrons injectés dans le canal doit être perpendiculaire à la largeur W du transistor pour que le contrôle du spin dans le canal par l'intermédiaire du terme de Rashba soit possible, d'après ce que l'on a vu dans la section I.A.1.c. Du fait de l'anisotropie de forme, le moment magnétique de la source a tendance à s'aligner parallèlement à la plus grande dimension de ce contact, soit selon W. Grâce à l'anisotropie de surface, on peut obtenir un axe de facile aimantation perpendiculaire à l'interface ferromagnétique/semiconducteur, à condition que l'épaisseur du ferromagnétique soit suffisamment mince dans cette direction [CHA88]. Dans ce cas, les électrons seraient injectés avec une orientation de spin dans la direction source-drain. Le meilleur candidat pour obtenir ce type de propriété est la forme hexagonale compacte (hc) du Co. Afin d'obtenir une aimantation perpendiculaire, l’épaisseur des couches déposées doit cependant être de l’ordre du nm.

W

RΩr

Sr

FM FMSC2

SC1

L

M // L

H // L0

Msat

-Msat

e < ec

e > ec

e

Figure 9. Dimensionnement du contact de drain du spin-FET. Si l’épaisseur e du contact dans la direction de la

longueur L du transistor est grande, la caractéristique suivant cette direction du moment magnétique M en fonction du champ magnétique H ne présente pas d’hystérésis (tirets sur la figure). L’aimantation de la source est alors parallèle à

la largeur W du transistor et le couplage de Rashba ne peut pas agir sur les spins injectés dans le canal. Si e est inférieur à une épaisseur critique ec, la caractéristique M(H) dans la direction L présente une hystérésis, l’aimantation est parallèle à L et la rotation de spin dans le canal peut être contrôlée par la tension de grille. Pour le Co hc, ec est de

l’ordre de 2 nm.

Au cours de sa thèse, Vincent Delmouly a étudié expérimentalement les propriétés de couches ultra-minces de Co déposées sur GaAs. Ce travail a été réalisé grâce à la participation de Gérard Tremblay, assistant ingénieur, aux équipements de la Centrale de Technologie de l'IEF et aux moyens de caractérisation magnétique du département Magnétisme et Microstructures (MMS) de notre laboratoire, en collaboration avec Pierre Beauvillain, Claude Chappert et Thibaut Devolder de MMS.

Si l'on dépose directement Co sur GaAs, la structure cristalline des premières couches de Co (sur quelques nm) est plutôt de type cubique centrée (cc) [MAN99,WU99]. Ces couches sont à aimantation planaire. De plus, des composés de Co, Ga et As se forment par interdiffusion [ABA98]


38

et peuvent être préjudiciables à la collection sélective en spin. Pour pallier ces deux problèmes, nous avons étudié une méthode proposée par ailleurs dans le cas des contacts Fe/GaAs où l'interdiffusion des espèces chimiques semblait induire la formation d'une couche "magnétiquement morte" à l'interface [FIL97a]. Avant le dépôt de Co, on fait croître un oxyde de quelques nm sur GaAs par exposition à de l'ozone généré par des rayons ultraviolets, afin de découpler physiquement et chimiquement ferromagnétique et semiconducteur. Cette couche d'oxyde amorphe forme une barrière de diffusion entre Co et GaAs et favorise la croissance du Co sous forme hc. Nous verrons plus loin que l'on peut espérer que cette barrière isolante augmente la sélectivité en spin de la jonction électrique ainsi constituée. L'épaisseur des couches d'oxyde obtenues, de 2 à 4 nm, est mesurée par ellipsométrie et par spectroscopie Auger (collaboration avec Daniel Bouchier de l'IEF). Le Co est ensuite déposé par pulvérisation cathodique, puis on dépose de même une couche d'Au de 3,5 nm pour protéger le Co contre l'oxydation et renforcer l'anisotropie de surface. L'épaisseur de Co, de 0,5 à 2 nm, est mesurée par une méthode originale utilisant un magnétomètre à gradient alternatif (ou AGFM selon le sigle en langue anglaise). Celui-ci permet de déterminer le moment magnétique du Co parallèlement au plan des couches. Connaissant le moment magnétique par unité de volume, on peut en déduire l'épaisseur de Co.

L'aimantation des couches de Co a été caractérisée par des mesures magnéto-optiques. Le contact est éclairé par de la lumière polarisée et on mesure la rotation Kerr sur le rayon à polarisation elliptique réfléchi, l'échantillon étant soumis à un champ magnétique perpendiculaire. L’angle de rotation Kerr est alors une image du moment magnétique perpendiculaire du Co. Comme illustré sur la Figure 10, les caractéristiques magnétiques obtenues ne présentent pas d'hystérésis significative pour une épaisseur de Co déposée comprise entre 1 et 2 nm, ou ne sont pas exploitables pour des épaisseurs plus faibles. Néanmoins, l'application de champs magnétiques modérés (inférieurs à 10 kOe) permet d'aimanter les échantillons à saturation. La mesure du champ à saturation permet de déterminer les coefficients d'anisotropie magnétique des couches déposées. La valeur du coefficient d'anisotropie de volume est plus grande dans le cas des échantillons oxydés (1,6 × 106 erg/cm3) que dans le cas des échantillons non oxydés (0,65 × 106 erg/cm3), mais elle reste faible devant celle correspondant au Co hc (4,5 × 106 erg/cm3).

La qualité cristalline des couches de Co semble donc améliorée par l'oxydation, ce que confirme la forme des caractéristiques magnétiques dans le plan reportées sur la Figure 11. L'allure du cycle d'hystérésis observé dans ce cas (lignes continues sur la Figure 11) change en effet de manière significative par rapport à ce qui est obtenu pour les échantillons non oxydés (tirets). De plus, les caractéristiques magnétiques des couches sur GaAs oxydé ne dépendent pas de la direction d'étude alors que celles déposées directement sur GaAs indiquent que l'anisotropie magnétique planaire est plus importante dans la direction [001] de GaAs que suivant [011]. Cette amélioration reste cependant insuffisante pour obtenir un axe de facile aimantation perpendiculaire au plan des couches.

Enfin, nous avons observé à épaisseur de Co fixé un signal Kerr d'autant plus intense que l'épaisseur d'oxyde est grande. Toutefois, la comparaison des résultats expérimentaux avec des simulations basées sur un modèle optique multicouches mis en œuvre par Jaroslav Hamrle (alors en thèse au Laboratoire de Physique des Solides d'Orsay) a montré que cet accroissement n'était pas nécessairement dû à une amélioration des qualités magnétiques du Co, mais plutôt à des réflexions multiples dans la couche d'oxyde qui induisent une modification de la polarisation du faisceau lumineux qui s'ajoute au changement de polarisation dû à l'effet Kerr dans la couche de Co. En appliquant la méthode proposée par Višnovský et al. [VIS95] à la multicouche Au/Co/oxyde/GaAs étudiée, j'ai obtenu en effet l'expression suivante pour l'angle complexe ΦK de rotation Kerr (dont la partie réelle est représentée en Figure 10) :

⎟⎟⎠

⎞⎜⎜⎝

⎛α

λπ

+αλ

π+

−∆

λπ

=Φ oxoxGaAs20

AuCoAuGaAs10

2GaAs

CoCoCo0

K T)N,N(2jT)N,N,N(2j1N14TNN2 [4]


39

où λ0 est la longueur d'onde d'étude, Nm l'indice optique complexe du matériau m à cette longueur d'onde, Tm l'épaisseur de la couche en matériau m et ∆NCo la variation d'indice complexe du Co en fonction du sens de polarisation (droite ou gauche) d'un flux lumineux incident à polarisation circulaire, terme de "dichroïsme circulaire" qui varie avec l'aimantation du ferromagnétique et qui est responsable de l'effet Kerr. Enfin, α1 et α2 sont donnés par :

)N1)(N1()NN21(N2

GaAsCo

2AuCoGaAs

1 ++++

−=α [5]

et

2GaAs

2GaAs

2ox

GaAs2 N1NN

N2−

−=α [6]

L'expression [4] met bien en évidence d'une part l'effet Kerr (préfacteur en ∆NCo) et la contribution des couches intermédiaires, dont l'oxyde, d'autre part (termes variant linéairement avec les épaisseurs TAu et Tox dans la parenthèse). Sa (relative) complexité rend également prudent vis-à-vis des interprétations éventuellement hâtives que l'on peut tirer des mesures d'angle de rotation Kerr.

-0,04

-0,03

-0,02

-0,01

0

0,01

0,02

0,03

0,04

-15 -10 -5 0 5 10 15

Ro

tati

on K

err

(°)

Champ magnétique H (kOe)

-1

-0,5

0

0,5

1

-100 -50 0 50 100

GaAs non oxydé // [001]

GaAs non oxydé // [011]

GaAs oxydé

Champ magnétique H (Oe)

M/M

sat

Figure 10. Angle de rotation Kerr en fonction du champ magnétique H appliqué dans la direction perpendiculaire

au plan des couches d'un contact Co/oxyde/GaAs. L'épaisseur TCo de la couche de Co déposée est égale

1,5 nm, celle d’oxyde à Tox = 4 nm.

Figure 11. Moment magnétique M (normalisé par rapport à sa valeur à saturation Msat) en fonction du

champ magnétique H appliqué dans le plan d'une couche de Co déposée sur GaAs oxydé ou non. Mesures à

l'AGFM suivant deux directions cristallographiques de GaAs dans le cas où le semiconducteur n'est pas oxydé.

TCo = 1,5 nm et Tox = 3,7 nm.

b. Collection sélective en spin

Afin de valider le concept de collection polarisée en spin à l'interface semiconducteur/ferromagnétique, on peut profiter de la possibilité de générer dans les semiconducteurs III-V à bande interdite directe par pompage optique. Il faut alors analyser les variations relatives du photocourant collecté par un contact ferromagnétique déposé sur le semiconducteur en fonction des orientations du spin photogénéré et de l'aimantation du métal [PRI93,FIL97b,NAK98,HIR99]. Par la suite, nous désignerons ce type de variations comme "l’asymétrie en spin" du courant. L'expérience inverse est également possible. La structure étudiée consiste alors en une diode électroluminescente polarisée en spin, ou spin-LED (pour Light Emitting Diode) : des électrons sont injectés dans un semiconducteur par un contact ferromagnétique, et on mesure le degré de polarisation circulaire contenue dans l'électroluminescence produite par les recombinaisons radiatives entre électrons et trous. On en déduit finalement la polarisation de spin injectée dans le semiconducteur.


40

GaAs (dopé P)FM

hν

A

75%25%

I

Figure 12. Schéma expérimental pour la mesure de la collection sélective en spin par un simple contact ferromagnétique/semiconducteur. Des électrons polarisés en spin sont générés dans GaAs par un faisceau à

polarisation circulaire et on mesure le photocourant I collecté par un contact ferromagnétique FM déposé sur le substrat semiconducteur.

Les résultats d'expériences visant à valider le concept de collection polarisée en spin sont généralement restés très décevants, avec une asymétrie en spin mesurée de l'ordre de 1% au mieux. Ce faible effet mesuré peut de plus être attribué au dichroïsme circulaire de la couche FM, qui induit une variation ∆αFM du coefficient d'absorption d'une lumière polarisée circulairement par le FM en fonction de l'aimantation du ferromagnétique et du sens de polarisation. Dans un contact simple ferromagnétique/semiconducteur, mis en œuvre pour étudier la collection des électrons polarisés en spin générés optiquement dans le semiconducteur, un problème "électrique" relatif au semiconducteur se pose en effet : l'excès d'électrons dû à la photogénération ne peut être éliminé que par collection par le contact ou par recombinaison. Or les temps typiques de collection sont nettement plus faibles que les temps nécessaires pour la recombinaison. Seule la collection est alors efficace et tous les électrons générés finissent par être collectés quel que soit leur spin, et on n'a pas d'effet de filtrage de spin (cf. une discussion similaire dans [FIL97b]). Trois solutions paraissent envisageables pour remédier à cette difficulté : soit "tuer" la durée de vie des porteurs, mais cela ne paraît pas raisonnable pour des applications en microélectronique, soit augmenter le temps de collection en intercalant une barrière isolante entre FM et le semiconducteur, mais dans ce cas les électrons restent plus longtemps dans le semiconducteur avant d'être collectés et peuvent voir leur spin relaxer, soit encore utiliser un contact en peigne constitué de lignes alternativement ferromagnétiques et non ferromagnétiques pour réguler la collection.

Afin d’évaluer un peu plus quantitativement l’intérêt des deux premières solutions, Patrice Hesto et moi avons effectué quelques calculs préliminaires simples, résumés dans l'annexe II, et qui nous ont permis d'étudier les dépendances de l'asymétrie en spin du photocourant collecté par une interface FM/GaAs en fonction de la sélectivité en spin intrinsèque PFM du contact, de la durée de vie τn des électrons dans GaAs et du coefficient de transmission Tr de la barrière. La Figure 13(a) représente l'évolution de l'asymétrie en spin en fonction de PFM obtenue pour plusieurs valeurs de Tr et des valeurs typiques de τn et du temps de relaxation de spin Ts dans GaAs. Comme les considérations précédentes le laissent prévoir, l’asymétrie en spin reste du même ordre de grandeur que les effets liés au dichroïsme circulaire, soit ∆αFM/2, pour des valeurs de coefficient de transmission proches de 1. Si Tr diminue de plus d’une décade, l’asymétrie en spin augmente significativement mais reste inférieure à 10%, à cause de la relaxation en spin dans le semiconducteur (l'asymétrie atteint 24,8% pour PFM = 100% si Ts = 1 ns). On peut noter également que la courbe évolue peu quand Tr diminue en dessous de 0,01. L’utilisation d’une simple barrière tunnel est donc intéressante mais ne semble pas suffisante pour préserver la sélectivité en spin éventuelle d’une interface ferromagnétique/semiconducteur. Comme illustré par la Figure 13(b) qui représente cette fois-ci l'évolution de l'asymétrie en spin en fonction de PFM à Tr fixé et τn variable, il faut véritablement tuer la durée de vie des porteurs en la rendant bien inférieure à 0,1 ns pour que l'asymétrie en spin devienne vraiment conséquente. Si τn est limité à 1 ps, l'asymétrie en spin est même quasiment égale à PFM. Une durée de vie aussi faible peut être obtenue par dopage à l'Er par exemple [GUP93].


41

0

1

2

3

4

5

6

7

0 20 40 60 80 100

Tr = 0,001Tr = 0,01Tr = 0,1Tr = 1

Asy

mét

rie e

n sp

in (%

)

Polarisation de spin PFM (%)

Tr

(a)

0

10

20

30

40

50

0 20 40 60 80 100

τn = 1 psτn = 10 psτn = 0,1 nsτn = 1 ns

Asy

mét

rie e

n sp

in (%

)

Polarisation de spin PFM (%)

τn

(b)

Figure 13. Asymétrie en spin du photocourant à 300 K dans une jonction FM/barrière/GaAs en fonction de la sélectivité en spin PFM intrinsèque du contact. Temps de relaxation de spin dans GaAs : Ts = 100 ps [ZER88],

coefficient d'absorption optique dans GaAs : α = 1 µm-1, dichroïsme circulaire du FM : ∆αFM = 1%. En (a),évolution obtenue pour différentes valeurs du coefficient de transmission Tr à l'interface et une durée de vie des électrons fixée à

τn = 1 ns. En (b), cas où Tr = 0,01 et τn variable.

Pour ce qui est de la troisième solution envisagée, l'idée consiste à déposer sur GaAs deux

types de contacts en peigne (cf. Figure 14) : des contacts larges non magnétiques pour réguler l'excès d'électrons dû à l'éclairement, avec des doigts intercalés de contacts ferromagnétiques qui jouent alors leur rôle d'analyseur de spin. Afin qu'ils puissent servir de régulateur sur la population électronique générée optiquement, les contacts non magnétiques doivent être plus larges que les contacts magnétiques. De plus, la grande majorité des porteurs générés correspondant à ceux générés sous les électrodes non magnétiques, l'effet du dichroïsme circulaire devrait très peu affecter l'asymétrie en spin du courant collecté par le ferromagnétique. Cette structure doit cependant être bien dimensionnée afin que les contacts ferromagnétiques jouent bien leur rôle de filtre à spin.

A AGaAs (P)

non FMFM

Figure 14. Structure à contacts en peigne pour la mesure de la collection sélective en spin.

Nous avons étudié par simulation particulaire Monte Carlo la collection sélective en spin dans une structure en peigne. Dans la structure simulée, les deux électrodes non magnétiques ont une largeur de 0,5 µm (suffisamment grande pour être considérée comme infinie), l'électrode magnétique centrale une largeur de 0,1 µm, et la profondeur de substrat GaAs considérée est 3 µm. Ces contacts sont de type Schottky. La polarisation en spin du contact ferromagnétique est supposée égale à PFM = ±50%, c’est-à-dire que la probabilité de collection des électrons à spin ↑ (ou ↓ suivant le signe) par l’électrode ferromagnétique est égale à 75%, et celle des spins ↓ (ou ↑) à 25%. Les électrons non collectés subissent une réflexion spéculaire à l’interface ferromagnétique/semiconducteur.

La Figure 15(a) reporte les positions des électrons générés dans GaAs par une impulsion lumineuse de 100 fs à travers les contacts non magnétiques (NF1 et NF2 sur la figure). Les porteurs


42

sont majoritairement générés à proximité de l'interface avec les contacts, puis leur densité diminue rapidement quand on s'éloigne des électrodes (selon une loi en exponentielle décroissante de longueur caractéristique 1 µm). La Figure 15b représente l'état particulaire de la structure 100 ps après l'impulsion de pompage optique. Les électrons qui n'ont pas encore été collectés se répartissent de façon homogène sur toute la structure, sauf dans la zone de charge d'espace (ZCE) qui s'étend sur quelques dixièmes de µm sous les contacts. Dans cette zone, le champ électrique est suffisamment grand pour "happer" les électrons et les catapulter vers les contacts.

NF1 NF2FM

A A

a)

NF1 NF2FM

A A

a)NF1 NF2FM

A A

b)

NF1 NF2FM

A A

b)

Figure 15. Etat particulaire dans un substrat GaAs dopé P après pompage optique de 100 fs (a), puis après 100 ps (b). NF1 et NF2 sont deux électrodes non magnétiques, FM est une électrode intrinsèquement sélective en spin.

Résultats de simulations Monte Carlo.

Les particules sortant par les contacts sont comptabilisées au cours de la simulation, ce qui

permet de déduire les valeurs des courants. On calcule l'asymétrie en spin du courant par la différence relative des courants obtenus sur l'électrode ferromagnétique en retournant le sens du spin préférentiellement collecté. L'évolution temporelle de l'asymétrie en spin du courant collecté par le contact ferromagnétique dans la structure en peigne est tracée sur la Figure 16(a) (lignes continues avec ou sans symboles). Pour vérifier l'efficacité de cette solution à double contact, la simulation d'une structure avec seulement un contact ferromagnétique a également été effectuée (tirets). Dans ce dernier cas, l'asymétrie en spin tend très rapidement vers 0 comme le laissait prévoir l'analyse qualitative menée précédemment. La courbe en ligne continue représente l'asymétrie en spin obtenue dans une structure en peigne pour laquelle la différence de potentiel appliquée entre les contacts Schottky (NF1, NF2 et FM) et l'électrode de substrat est nulle. Après une période transitoire de quelques 20 ps, l'asymétrie en spin se stabilise pour atteindre une valeur de 5 à 6%, supérieure à l'asymétrie due au dichroïsme circulaire. Elle reste cependant faible par rapport à la polarisation en spin intrinsèque PFM. On peut obtenir une valeur plus importante en polarisant en inverse les Schottky NF1 et NF2 (ligne continue avec des symboles) : dans ce cas, l'asymétrie en spin dépasse 20% pendant les 20 premières ps, puis, 100 ps après l'impulsion de pompage, décroît jusqu'à environ 12%. Au delà de ce temps, la relaxation de spin peut intervenir de manière importante. Dans ce cas, la ZCE sous les contacts NF1 et NF2 s'étend sur une plus grande distance que précédemment, et collecte donc plus efficacement les électrons dans GaAs qui sont happés par le champ électrique intense régnant dans la ZCE. Les contacts NF1 et NF2 jouent alors mieux leur rôle de régulateur, et le contact FM celui de filtre à spin. La structure en peigne semble tout à fait prometteuse pour étudier expérimentalement les phénomènes de collection dépendant du spin aux interfaces entre ferromagnétiques et semiconducteurs. Néanmoins, le courant total IFM collecté par l'électrode FM diminue très fortement quand on passe d'une structure à contact simple à celle à contacts en peigne et cela s'aggrave quand on polarise en inverse NF1 et NF2, comme on peut


43

le constater sur la Figure 16(b) qui reporte les variations de IFM en fonction du temps dans le cas où PFM = 50%.

0

10

20

30

40

50

0 20 40 60 80 100

Asy

mét

rie e

n sp

in (%

)

Temps (ps)

Peigne, VNF = VFM = 0 V

Simple contact FM

Peigne, VNF = 1 V, VFM = 0 V

(a)

0,0001

0,001

0,01

0,1

1

0 20 40 60 80 100

Cou

rant

I FM (A

/m)

Temps (ps)

Contacts en peigne / VNF = 0 V

Simple contact FM

Contacts en peigne / VNF = 1 V

(b)

Figure 16. Evolution temporelle de l'asymétrie en spin (a) du courant IFM collecté à 300 K par le contact ferromagnétique (PFM = ±50 %) et de IFM (b) pour PFM = 50 % dans une structure à contacts en peigne (lignes

continues, avec ou sans symboles suivant les conditions de polarisation électrique) et dans une structure à un seul contact FM (tirets). En (b), Résultats de simulations Monte Carlo après génération d'électrons polarisés en spin dans

GaAs par une impulsion optique de 100 fs.

Les briques de base permettant la réalisation de la structure en peigne décrite en Figure 14 ont

été mises en place au cours de la thèse de Vincent Delmouly, toujours grâce à la participation de Gérard Tremblay et aux équipements de la centrale de technologie de l'IEF. Pour réaliser les électrodes NF, nous avons choisi de déposer par pulvérisation cathodique l'alliage d'oxyde d'indium dopé à l'étain ITO (selon le sigle en anglais pour : Indium Tin Oxide). Il s'agit d'un semiconducteur dégénéré qui a un comportement métallique. De plus il est transparent à la lumière visible ou à l'infrarouge proche. Vincent Delmouly a optimisé les conditions de dépôt par la méthode des plans d'expérience. Ainsi, des couches de 0,1 µm d'épaisseur, transparentes "à l'œil" et de résistivité égale à 3,5 × 10-4 Ω.cm ont été obtenues. Des lignes en Al de 0,15 µm de largeur ont été définies par lithographie par faisceau d'électrons puis lift-off sur une couche ultrafine de Co déposée sur GaAs oxydé, afin de servir de masque lors de la gravure de ce métal ferromagnétique. Des pannes successives sur des bâtis "en fin de vie" ont cependant largement retardé l'avancement de la mise au point des procédés de réalisation et il était encore trop tôt pour nous pour bénéficier de tous les nouveaux équipements mis en place plus tard dans le cadre du contrat plan état-région MINERVE. Vincent Delmouly n'a donc pas pu aller jusqu'au bout de cette étude en 3 ans de thèse.

De plus, d'autres problèmes sont apparus lors des mesures électriques sur les contacts Co/GaAs réalisés. La première campagne de mesures électriques effectuée à la fin de la thèse de Vincent Delmouly sur des jonctions Co/oxyde/GaAs, avec une épaisseur d'oxyde Tox variant entre 3 et 5 nm, a fourni des résultats tout à fait satisfaisants : courant semblant passer à travers l'oxyde par effet tunnel en régime Fowler-Nordheim et modulable par Tox sur plusieurs décades, ce qui devait nous permettre plus tard de tester l'influence du coefficient de transmission Tr sur l'asymétrie en spin dans une photodiode (la couche d'oxyde est toujours réalisée par exposition de GaAs à de l'ozone). Cependant, les campagnes suivantes sur d'autres échantillons ont été plus décevantes, probablement à cause d'une fuite de courant sur les bords des motifs réalisés par usinage ionique et lift-off. Cette fuite était probablement due à un court-circuit se formant lors du dépôt de l’Al servant de prise de contact électrique sur la couche ultramince de Co (protégée par une couche également ultramince d'Au). L'étape technologique correspondante s'avérant délicate à maîtriser, nous avons envisagé de remplacer l'aluminium par de l'ITO épais (environ 200 nm), déposé avant l'usinage ionique. Cela assurait a priori une bonne compatibilité avec les procédés de fabrication de la structure en peigne. Les mesures électriques et magnétiques effectuées par David Massoubre ont indiqué que le remplacement de l'Al par l'ITO améliorait sensiblement le comportement redresseur de diodes


44

Schottky Co/GaAs (peut-être par suite d'un effet de recuit in-situ lors du dépôt de l'ITO), mais détériorait encore plus nettement les propriétés magnétiques des structures Co/GaAs et Co/oxyde/GaAs. Les caractérisations I(V) et C(V) réalisées sur des échantillons où l'épaisseur d'oxyde visée était réduite à 1 nm nous ont montré qu'un oxyde aussi fin obtenu par "ozonisation" de GaAs était trop peu fiable pour être utilisé dans un dispositif. Ses propriétés électriques étaient de surcroît dégradées dans le cas de l'utilisation de l'ITO.

D. Bilan

A l'issue de ma thèse, j'ai présenté une étude très complète du transport polarisé en spin dans un canal de HEMT, étude qui n'avait jamais été encore réalisée à ma connaissance. Le spin-FET avait été abordé sous deux aspects, d'une part en tant que dispositif élémentaire pour l'étude physique du transport polarisé en spin dans les structures ferromagnétique/semiconducteur, et d'autre part en tant que composant pour l'électronique rapide.

Sur le plan de la modélisation de la relaxation de spin de D'yakonov'-Perel' dans les puits quantiques, j'ai pu ensuite valider par comparaison avec des données expérimentales publiées par ailleurs l'utilisation de la méthode de transport particulaire Monte Carlo mise en place pendant ma thèse. D'autres équipes ont depuis repris ce modèle pour étudier la dynamique de spin [KIS00,PRA03,SAI03,ZOU04,WAN05]. La suppression progressive de la relaxation de spin de D'yakonov'-Perel' par réduction de la largeur W d'un canal 2D d'électrons (soit l'un des principaux résultats de ma thèse) a de plus été étudiée très récemment du point de vue expérimental par l'équipe de David Awschalom [HOL06].

Les études que nous avons pu mener dans le domaine des contacts entre métaux ferromagnétiques et semiconducteurs ont conduit à des conclusions moins encourageantes. D'une part nous nous sommes heurtés d'un point de vue pratique, comme beaucoup d'autres groupes, aux propriétés assez diaboliques et délicates à maîtriser de telles structures, sans parler des difficultés inhérentes à tout travail technologique. D'autre part, nous avons mis théoriquement en évidence des problèmes physiques qui tendent à annihiler la sélectivité intrinsèque en spin de ces contacts. Au même moment, les équipes de Laurens Molenkamp et Bart van Wees publiaient des conclusions pessimistes similaires, basées sur des travaux théoriques [SCH00] et expérimentaux [FIL00] : la différence de conductivité entre un métal et un semiconducteur est un obstacle fondamental aux effets de filtrage de spin dans des contacts ohmiques mettant en jeu de tels matériaux, puisque la résistance globale de la structure est dominée par celle du semiconducteur qui ne dépend quasiment pas du spin. Nos calculs nous ont permis d'envisager diverses solutions pour briser ce "conductivity mismatch argument", solutions rejoignant les propositions d'autres groupes : tuer la durée de vie des porteurs dans le semiconducteur, en jouant éventuellement sur les vitesses de recombinaison de surface [LAM98], découpler électriquement métal et semiconducteur par une barrière Schottky ou tunnel, comme proposé également par Emmanuel Rashba [RAS00] puis Albert Fert et Henri Jaffrès [FER01]. Toute tentative d'augmentation de la sélectivité en spin du contact ferromagnétique semiconducteur, que ce soit par usage d'une barrière tunnel, en tuant la durée de vie des porteurs ou en passant à la structure en peigne plus complexe que nous avons proposée, est cependant largement préjudiciable à l'intensité du courant collecté par ce contact.

On peut également utiliser des matériaux magnétiques aux propriétés de transport plus proches des semiconducteurs, par exemple des composés III-V ou II-VI alliés au Mn, pour contourner l'obstacle du "conductivity mismatch". Il a en effet été démontré expérimentalement dans des structures du type spin-LED que BeMnZnSe [FIE99] ou GaMnAs [OHN99] constituaient d'efficaces polariseurs de spin. Néanmoins, des difficultés subsistent quant à l'utilisation de ces deux derniers types de matériaux. Les II-VI magnétiques ne constituent d'efficaces filtres à spin qu'à très faibles températures et sous forte excitation magnétique ou optique. Si les III-V alliés au Mn peuvent être ferromagnétiques jusqu'à un peu plus de 100 K, leur utilisation est rendue délicate par le fait que le Mn constitue un dopant accepteur pour GaAs.


45

Tous ces résultats sont certes très intéressants d'un point de vue fondamental mais ne permettent pas encore de dégager clairement des perspectives en termes d'applications pour la spintronique dans les semiconducteurs. De plus, nous avons mis en évidence que la structure du spin-FET devait être d'une assez grande complexité technologique (largeur réduite, sens de l'aimantation des contacts ferromagnétiques à bien gérer, contacts source et drain non ohmiques) si on veut avoir une chance que ce transistor fonctionne comme prévu. Compte tenu, en outre, de la perspective du départ à la retraite en été 2002 de Gérard Tremblay, assistant ingénieur technologue de l'équipe, et des difficultés de recrutement d'un nouveau doctorant sur un sujet difficile, nous avons préféré début 2002 mettre en sommeil nos activités dans le domaine de la spintronique.

J'ai ensuite suivi l'évolution des avancées dans cette thématique (au moins comme arbitre ayant été sollicité pour examiner de nombreux articles sur le sujet). Il a notamment été démontré expérimentalement que l'utilisation d'une barrière Schottky [HAN03] ou tunnel [MOT02] permet effectivement d'améliorer sensiblement l'efficacité d'injection en spin dans un semiconducteur. Des mesures optiques ont également prouvé la possibilité de contrôler la dynamique de spin dans une hétérostructure III-V commandée par une grille via le couplage de Rashba [KAR03]. Néanmoins, malgré un nombre de travaux en croissance forte au cours des années (cf. [ZUT04] par exemple pour une revue sur le sujet), la viabilité du concept du spin-FET n'a toujours pas été démontrée.

Notons enfin que j'ai démarré ma thèse en septembre 1996 au moment où l'intérêt pour l'électronique de spin dans les semiconducteurs n'avait pas encore pris son essor au niveau international. La Figure 17 en témoigne, elle indique l'évolution du nombre de citations par an de l'article de Datta et Das dans lequel le concept de spin-FET a été proposé [DAT90]. Jusqu'en 1996, le nombre de citations ne dépassait (voire n'atteignait) pas 2 par an. Ce n'est qu'à partir de 1997 (année de mon premier article) que le nombre de citations de [DAT90] a commencé à décoller. En 2004, par exemple, cet article a été cité 215 fois.

Cette situation de pionnier, après la thèse d'Antoine Filipe [FIL97b] qui était la première soutenue en France à ma connaissance sur le sujet, explique probablement en grande partie l'impact de notre travail dans la communauté qui s'est traduit par un nombre de citations "satisfaisant", comme on peut le constater sur la Figure 17.

1

10

100

1990 1995 2000 2005

Nom

bre

de c

itatio

ns

Année

[DAT90]

Bournel et al.

Débutthèse

Figure 17. Nombre de citations en fonction des années de l'article de Datta et Das dans lequel le concept de spin-FET a été proposé [DAT90] (carrés). Le nombre

des citations de mes publications concernant la thématique de la spintronique est également reporté

(ronds). Sources : ISI Web of Sciences (forme internet de Science Citation Index Expanded, consultable par le

portail http://isi01.isiknowledge.com/portal.cgi/) et recherches personnelles sur internet.


46

I.2. Electronique ultime [OC3]

La réduction des dimensions des transistors MOSFET a permis d'augmenter régulièrement les performances des circuits numériques CMOS, tout en maîtrisant les bilans énergétiques mis en jeu, suivant ainsi la loi de Moore [MOO65]. Cette évolution nécessite cependant de suivre un certain nombre de règles de dimensionnement, édictées périodiquement par l'ITRS [ITRS], qui semblent bientôt atteindre leurs limites dans le cas des composants de longueur de grille de l'ordre de 25 nm au plus. La diminution de l'épaisseur de silice de grille jusqu'à 1 nm ou moins pose ainsi de graves problèmes technologiques (gestion nécessaire de la silice à la couche atomique près sur plus de 100 millions de transistors), physiques (est-il raisonnable d'espérer conserver les mêmes propriétés diélectriques dans une épaisseur aussi réduite ?) ou électriques (apparition d'un courant tunnel de grille conséquent). Dans cette perspective, il paraît tout à fait nécessaire de trouver des architectures alternatives à celle du MOSFET "massif" utilisé jusqu'à présent. Les dispositifs à grille multiple sur SOI [COL04], dans lesquels les dimensions de la zone active deviennent inférieures à quelques dizaines de nm dans toutes les directions, et l’utilisation de films nanométriques de Si contraints [AUB05] devraient ainsi permettre d’améliorer encore les performances des circuits CMOS jusqu’à l’horizon 2012.

D'autres problèmes se posent dans ces dispositifs décananométriques. Les modèles utilisés classiquement pour prédire de façon simple le comportement des MOSFET, et établir par exemple la roadmap, sont essentiellement basés sur l'hypothèse d'un transport stationnaire dans les canaux des transistors, ce qui est hautement discutable : la longueur du canal est du même ordre de grandeur que le libre parcours moyen des électrons. Le transport devient en fait de plus en plus balistique et de nouveaux modèles ont été proposés dans ces conditions [LUN02]. On peut également s'interroger sur l'influence de la répartition aléatoire des dopants qu'on commence à compter sur les doigts de quelques mains, les dimensions des dispositifs se réduisant dans toutes les directions (ou presque) [ASE98]. Le bien fondé de l'utilisation d'approches relevant essentiellement de la mécanique classique peut également étonner dans ce contexte.

Dans notre équipe, un simulateur de dispositifs basé sur un modèle de transport particulaire Monte Carlo, MONACO (Modeling of Nanometric Components) est développé depuis plus de 20 ans, initialement pour les dispositifs à base de semiconducteurs III-V [HES84,PON86]. Il est brièvement décrit dans l'annexe III. Depuis le début 90, les composants MOSFET en Si dédiés à la technologie CMOS font l'objet de l'essentiel des études. La simulation Monte Carlo permet de rendre compte très finement de la physique de fonctionnement des transistors. Alors que dans les simulateurs les plus utilisés par ailleurs, on ne fait que résoudre une équation du transport approchée (de façon plus ou moins grossière), les méthodes Monte Carlo reposent sur la résolution exacte de l'équation de Boltzmann qui se réduit à la relation fondamentale de la dynamique dans le cas d'une particule unique. Ce gain en précision se paye en revanche en termes de temps de calcul. S'il faut gérer des équations simples en Monte Carlo, il faut prendre en compte beaucoup de particules sur une durée simulée suffisamment grande pour obtenir les valeurs moyennes des paramètres qui régissent l'état du système considéré. Dans le contexte actuel de fin de roadmap, il devient quasiment indispensable de recourir à des simulateurs aussi "pointus", y compris au niveau industriel.

L'essentiel de mon travail de recherche depuis 2002 s'inscrit dans cette perspective. Je participe à un projet national (RMNT CMOS-D-ALI) et à un projet intégré européen (NANOCMOS) pilotés par des grands groupes (CEA-LETI pour CMOS-D-ALI, STMicroelectronics pour NANOCMOS). Dans CMOS-D-ALI, nous avons évalué les performances des architectures à double grille (DG) face aux autres alternatives aux MOSFET conventionnels massifs, étudié en détail l'influence du transport balistique dans les DG ultra-courts et développé une nouvelle version de MONACO incluant la prise en compte de la quantification perpendiculaire au transport dans ces structures. Ces


47

trois thématiques apparaissent dans le travail de thèse de Jérôme Saint-Martin dont j'ai été l'encadrant principal (et directeur). L'étude des performances des DGMOS a également fait l'objet du stage d'Emile Grémion que j'ai encadré. Dans NANOCMOS, nous évaluons d'une part les performances des MOS alternatifs comme les DG pour les futures générations technologiques et analysons l'impact du caractère discret des impuretés sur le fonctionnement de ces structures. Je suis le principal contributeur pour le premier aspect, Philippe Dollfus l'est sur le second, et nous travaillons ensemble à l'analyse des résultats. Je participe aussi à un travail de modélisation du bruit électronique mené par Philippe Dollfus et Jesús Enrique Velázquez Pérez de l'Université de Salamanque (Espagne), ainsi qu'à l'étude de dispositifs à canal de Si contraint avec Valérie Aubry-Fortuna, contributrice principale (étude soutenue par NANOCMOS ainsi que le Réseau d'Excellence européen SINANO).

Tous ces travaux sont résumés de façon plus ou moins détaillée suivant les cas dans les paragraphes suivants, avec de plus quelques calculs analytiques portant sur la modélisation analytique du comportement sous le seuil des transistors à grille multiple. Précisons enfin que ces études concernent des transistors à canal d'électrons, ou NMOS. Un bilan en partie F concluera le résumé de mes travaux dans cette thématique.

A. Comparaison entre architectures de transistors à grille multiple [RI8,CIa9]

D'après la roadmap ITRS [ITRS], la maîtrise des effets de canal court dans les MOSFET de longueur de grille égale à 25 nm ou moins deviendra très difficile, voire impossible, dans le cadre des architectures conventionnelles sur substrat massif dopé. Les transistors à simple grille (SG) réalisés sur la base de films actifs non dopés sur SOI apparaissent souvent comme une solution à ces problèmes. La gestion des effets de canal court liés aux variations du potentiel électrique dans l'oxyde enterré impose cependant des contraintes importantes de dimensionnement vis-à-vis de l'épaisseur du film de Si qui doit être ultra-mince [FEN04]. La réalisation d'une commande de grille sur deux [HAR03,VIN05], trois [CHA03] ou quatre [YAN04] côtés du canal doit permettre d'améliorer nettement le contrôle de charges dans les zones actives des MOSFET tout en relâchant ces contraintes de dimensionnement.

a. Simulations Monte Carlo

Nous avons comparé à l'aide de MONACO les potentialités de l'architecture double grille ou DG, schématisée en Figure 18, vis-à-vis des autres structures sur SOI susceptibles d'apporter des solutions aux problèmes de dimensionnement des MOS massifs conventionnels (ingénierie de dopage canal de plus en plus "acrobatique", nécessité d'un oxyde de grille d'épaisseur inférieure au nm ou basé sur des matériaux à haute permittivité high κ…). Si des études de ce type ont déjà été effectuées avec des modèles de simulation plus simples comme celui dit de dérive-diffusion [PAR02], aucune publication se basant sur un simulateur aussi précis que le Monte Carlo particulaire 3D n'a jusqu'à présent été proposée à ma connaissance.

Les architectures sur SOI concurrentes au MOS à double-grille sont schématisées sur la Figure 19 : transistors sur SOI à simple grille (SG) ou "triple grille" (TG, grille unique contrôlant en fait 3 côtés d'un "fil" rectangulaire de Si) et transistors à "quadruple grille" (QG, la grille enveloppe dans ce cas totalement les quatre côtés du fil). Dans le cas des SG et TG, l'empilement oxyde/grille inférieur est remplacé par un oxyde SiO2 enterré (buried oxide) d'épaisseur Tbox = 25 nm reposant sur un substrat P dopé à 2 × 1017 cm-3. Les structures TG et QG ont été simulées à l'aide d'une version de MONACO incluant la résolution de l'équation de Poisson dans les 3 directions de l'espace réel, alors que pour les SG comme pour les DG seules 2 directions géométriques sont prises en compte.


48

Tox

TSi

Lch

LG

Tox

Lspc Lspc

SiO2

SiO2

P- (NA)Source N+ (ND) Drain N+ (ND)

Lolp Lolp

xz

0

Figure 18. Schéma des MOSFET à double-grille étudiés.

W

TSi

W

TSi

W

TSi

Oxyde (SiO2) enterréNAsub

Tbox

TSi Tbox

SGTG

QG

Figure 19. Dispositifs SG, TG et QG considérés.

Nous avons tout d'abord simulé des structures "de référence" dont le dimensionnement géométrique est le suivant : longueur de grille LG = 25 nm, épaisseur du film de Si égale à TSi = 10 nm, épaisseur de la couche de silice Tox = 1,2 nm, distance de l'espaceur entre métal de grille et prise de contacts de source et drain Lspc = 20 nm, recouvrement (overlap en anglais) Lolp = 5 nm de la grille sur les zones dopées de source et drain (pour prendre en compte la diffusion des impuretés lors du recuit post-implantation). La longueur du canal (channel) est ainsi réduite à Lch = LG - 2Lolp = 15 nm. Le travail de sortie ΦM du métal de grille est choisi égal à 4,46 eV afin de viser une tension de seuil de l'ordre de 0,2 V pour une tension d'alimentation VDD = 0,7 V. Le dopage ND des zones fortement dopées de source et drain est égal à 5 × 1019 cm-3, valeur qui peut paraître faible pour des dispositifs aussi courts mais qui reste néanmoins réaliste : étant donné le caractère ultra-mince des couches de Si considérées, il n'est pas du tout évident qu'en pratique on parvienne à atteindre des niveaux de dopage plus grands. Le canal de conduction, quant à lui, est considéré non intentionnellement dopé (dopage P résiduel égal à NA = 2 × 1015 cm-3). Ces choix ont été établis lors de la réunion de lancement du projet CMOS-D-ALI en février 2003, ils correspondent aux spécifications édictées par l'ITRS dans la roadmap 2002 pour le nœud technologique High Performance HP65 nm (pour une mise en production prévue alors en 2006 ou 2007). Notons que la valeur de Tox correspond à la valeur maximale préconisée par la roadmap. Pour ce qui est des structures 3D, la largeur W de TG et QG est supposée égale à TSi (sauf indication contraire).


49

Pour permettre la comparaison entre dispositifs à 2 (SG et DG) ou 3 dimensions géométriques (TG et QG), différents choix de normalisation du courant sont possibles (cf. [CHA03], [COL04], [RI8]) : diviser par la largeur du transistor ou par le périmètre de la grille dans une tranche du canal le long de l'axe source-drain, ou encore pondérer par le pas entre les différents fils constituant le transistor dans le cas d'une architecture "multi-doigts"... Ce choix peut faire l'objet de polémiques puisque la valorisation des performances obtenues dans tel ou tel transistor en dépend fortement. Pour notre part, nous avons décidé de diviser systématiquement le courant en Ampère obtenu par simulation des TG et QG par W. Nous reviendrons plus loin sur ce point et nous verrons qu'il existe heureusement un facteur de mérite qui devrait permettre de s'affranchir de ce souci de normalisation : le délai intrinsèque CGVDD/Ion, où CG est la capacité de la grille intrinsèque et Ion le courant de drain à l'état on du transistor (sous une polarisation telle que VGS = VDS = VDD), c'est-à-dire deux grandeurs qui doivent être normalisées de la même façon pour un dispositif donné.

Sur la Figure 20 sont tracées les caractéristiques ID(VGS) à VDS = VDD des dispositifs ainsi définis. Il apparaît clairement que l'augmentation du nombre de côtés du canal contrôlés par une grille a des effets bénéfiques sur l'état bloqué du transistor comme sur son état passant. Le courant Ion augmente régulièrement quand on passe du SG au QG : il est égal à 1620 µA/µm, 2140 µA/µm, 2420 µA/µm ou 2815 µA/µm pour un contrôle sur 1, 2, 3 ou 4 côtés du canal, respectivement. Notons cependant que Ion ne varie pas proportionnellement avec le nombre de côtés du canal commandés par la grille. La remarque est également valable dans le cas de la transconductance Gm (dérivée de ID par rapport à VGS à l'état on) : du DG au QG, on passe par exemple de Gm = 4170 µS/µm à Gm = 7070 µS/µm). La pente sous le seuil S (inverse de la dérivée de log(ID) par rapport à VGS dans le régime sous le seuil) diminue quant à elle quand le "nombre de grilles" augmente : elle varie de 110 mV/décade pour DG à 96 mV/déc pour TG et 84 mV/déc pour QG, ce qui induit une diminution du courant Ioff (VGS = 0 V et VDS = VDD) de presque deux décades. Le comportement sous le seuil de SG est proprement désastreux, cette structure est bien plus une résistance (mal) contrôlée qu'un transistor. Si globalement les performances sont améliorées à mesure qu'on augmente le nombre de côtés du canal contrôlés par la grille, le comportement sous le seuil reste cependant insatisfaisant vis-à-vis des objectifs fixés, et ce même dans le cas de QG. Pour ce dernier dispositif, Ioff est certes inférieur à 1 µA/µm, limite maximale admissible donnée par la roadmap, mais le décalage de tension de seuil ∆VT quand VDS passe d'une valeur faible (50 mV) à VDD est quant à lui de l'ordre de 44 mV, comme on peut le constater sur la Figure 21, ce qui constitue une valeur encore un peu trop grande. Cela est dû à un contrôle encore un peu imparfait de la grille sur la barrière d'énergie qui doit s'opposer au passage des électrons de la source au drain à l'état off. L'insert dans la Figure 21 indique en effet que cette barrière s'abaisse significativement (de 32 meV) quand VDS augmente si l'on suit l'évolution de la barrière de conduction le long de l'axe source-drain au centre de la section carrée du canal, c'est-à-dire dans la zone la plus éloignée du contrôle de la grille. Cet effet de canal court, dit de DIBL (Drain Induced Barrier Lowering), se manifeste de façon plus importante dans les autres dispositifs : 73 meV dans DG au milieu de l'épaisseur du film par exemple.

Il est en fait nécessaire d'augmenter le facteur d'aspect Lch/TSi des dispositifs pour obtenir des performances respectant les spécifications de la roadmap, tout en conservant une valeur raisonnable pour Tox. A Lch donné, la réduction de TSi doit permettre de contrer plus efficacement l'effet DIBL sur tout le volume du canal, y compris dans les zones les plus éloignées des grilles où les courants de fuite circulent principalement, comme illustré sur la Figure 22 par les cartographies de densité de courant à l'état off des SG (Figure 22a) et DG (Figure 22b). Il existe dans le cas du SG un flux très important de porteurs qui est relativement homogène au dessus de l'oxyde enterré sur une épaisseur d'environ 2 nm, alors que sous l'oxyde de grille le courant est quasi nul. Quant au DG, les fuites ont lieu au milieu de la zone active, elles sont bien plus faibles que précédemment et la densité de courant décroît assez rapidement en valeur absolue à mesure que l'on se rapproche des grilles.


50

0,01

0,1

1

10

100

1000

0

500

1000

15002000

2500

3000

35004000

-0,1 0 0,1 0,2 0,3 0,4 0,5 0,6 0,7

Cou

rant

I D (A

/m) C

ourant ID (A/m

)

Tension de grille VGS (V)

SG

DG

QGTG

TSi = 10 nmVDS = 0,7 V

0,01

0,1

1

10

100

1000

104

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8

Cou

rant

de

drai

n I D

(A/m

)


∆VT

VDS = 0,05 VVDS = 0,7 V

-0,8

-0,6

-0,4

-0,2

0

0,2

0,4

-20 -10 0 10 20 30 40

Bande de conduction (eV) à VGS = 0 V

Distance suivant l'axe SD (nm)

Figure 20. Caractéristiques ID(VGS) pour VDS = VDD de transistors à grille multiple sur SOI, résultats de simulation

Monte Carlo. Géométrie : TSi = 10 nm. Tox = 1,2 nm, Lspc = 20 nm, Lolp = 5 nm, Tbox = 25 nm (SG et TG), .W = TSi

(TG et QG).

Figure 21. Caractéristiques ID(VGS) pour VDS faible et VDS = VDD pour le QG tel que TSi = 10 nm. La variation

de tension de seuil ∆VT est mise en évidence. Insert : évolution de la bande de conduction le long du dispositif

au centre d'une tranche du canal.

Densité de courant Jx en A/cm2

Distance x (nm)

Dis

tanc

e z

(nm

)

-5 0 5 10 15 20

2

4

6

8

10 0

1

2

3

4

5

6

7x 106GrilleDensité de courant Jx en A/cm2

Distance x (nm)

Dis

tanc

e z

(nm

)

-5 0 5 10 15 20

2

4

6

8

10 0

1

2

3

4

5

6

7x 106Grille

Densité de courant Jx en A/cm2

Distance x (nm)

Dis

tanc

e z

(nm

)

-5 0 5 10 15 20

0

2

4

6

8

100

0.5

1

1.5

2

2.5

3x 105

Grille

Grille

TTSSii == 1100 nnmm

(a) (b)

Figure 22. Cartographie 2D de densité de courant Jx selon l’axe x en A/cm2 dans (a) le SG et (b) le DG tels que Lch = 15 nm, Lolp = 5 nm, TSi = 10 nm et Tox = 1,2 nm. VGS = 0 V et VDS = 0,7 V.

Sur la Figure 23 sont représentées les caractéristiques ID(VGS) à VDS = 0,7 V de dispositifs

amincis, c'est-à-dire les mêmes que précédemment mais avec cette fois-ci TSi = 5 nm (et toujours W = TSi dans le cas de TG et QG). Avec un tel dimensionnement, les caractéristiques de la structure SG tendent à ressembler à celles d'un transistor MOS. Néanmoins, tant la pente sous le seuil (130 mV/déc) que le courant Ioff (10 µA/µm) restent trop grands pour qu'on puisse l'utiliser en pratique. Le fond du film actif, à l'interface avec l'oxyde enterré, reste une zone mal contrôlée par la grille, avec un fort effet DIBL (83 meV) favorisant les courants de fuite. Pour obtenir un régime sous le seuil satisfaisant avec un SG sur SOI, il faudrait tendre vers des valeurs nettement plus agressives du facteur d'aspect Lch/TSi (mais au prix d'une augmentation probablement intolérables des résistances d'accès au canal), de l'épaisseur Tox d'isolant de grille, ou encore de celle de l'isolant enterré Tbox : si Tbox est suffisamment faible, le champ électrique induit sous le drain dans l'oxyde enterré par la différence de potentiel VDS = VDB (où B est l'électrode de substrat) est essentiellement perpendiculaire au plan des couches et n'occasionne pas ainsi (ou peu) d'effet DIBL par fuite de champ vers la source par l'intermédiaire de l'oxyde enterré [FEN04]. La Figure 24 présente en lignes continues les caractéristiques ID(VGS) à fort VDS d'un DG aminci et un SG de même TSi dans lequel les épaisseurs Tox et Tbox ont été réduites à respectivement 0,4 nm et 10 nm. En tirets, on a également pour comparaison le cas d'un SG de même Tox que le DG. Grâce à la réduction drastique


51

de Tox, les propriétés de blocage du SG ainsi que sa transconductance Gm se rapprochent de celles de DG, mais sans les égaler. De plus, ces calculs ne tiennent pas compte du courant tunnel de grille. L'architecture à une seule grille sur SOI semble donc trop difficile à dimensionner pour constituer, à de telles longueurs de canal, une alternative réaliste aux transistors conventionnels sur substrat massif.

0,001

0,01

0,1

1

10

100

1000

0

500

1000

1500

2000

-0,1 0 0,1 0,2 0,3 0,4 0,5 0,6 0,7

Cou

rant

I D (A

/m) C

ourant ID (A/m

)

Tension VGS (V)

SG

DG

QGTG

TSi = 5 nmVDS = 0,7 V

0,001

0,01

0,1

1

10

100

1000

0

500

1000

1500

2000

2500

0 0,2 0,4 0,6 0,8 1 1,2

Cou

rant

I D (µ

A/µ

m) C

ourant ID (µA/µm

)


TSi = 5 nmVDS = 1 V

SG DG

Figure 23. Caractéristiques ID(VGS) à fort VDS de transistors à grille multiple sur SOI, résultats de simulation Monte Carlo. Géométrie : TSi = 5 nm,

Tox = 1,2 nm, Lspc = 20 nm, Lolp = 5 nm, Tbox = 25 nm (SG et TG). W = TSi (TG et QG).

Figure 24. Caractéristiques ID(VGS) à fort VDS de transistors à simple et double grile sur SOI, résultats de simulation Monte Carlo (lignes continues). Géométrie : TSi = 5 nm, Tox = 1,1 nm pour DG et 0,4 nm pour SG,

Lspc = 35 nm, Lolp = 4 nm, Tbox = 10 nm (SG). En tirets, courbe obtenue pour un SG identique au précédent si ce

n'est que Tox = 1,1 nm dans ce cas.

Les structures DG, TG et QG amincies (Figure 23) présentent toutes des caractéristiques sous

le seuil nettement meilleures que précédemment. Le courant Ioff est au plus de l'ordre de 0,01 µA/µm (notons que la valeur pour DG est obtenue par extrapolation). Si Ioff et la pente sous le seuil diminuent toujours quand on passe de DG à TG puis à QG, l'écart entre les performances sous le seuil de ces 3 types d'architectures s'est fortement réduit par rapport aux résultats reportés sur la Figure 20 pour les dispositifs plus épais. Quand TSi est suffisamment faible, deux grilles suffisent en fait pour contrer l'effet DIBL et contrôler de façon à peu près homogène la concentration en électrons sur toute l'épaisseur du film actif.

Pour ce qui est du régime à l'état passant, Ion augmente toujours quand on passe de SG à QG, mais là encore le courant à l'état passant n'augmente pas proportionnellement au nombre de "grilles". Cela atténue fortement l'intérêt que l'on peut porter aux structures TG et QG, qui sont de surcroît non pas "planaires" mais plutôt "filaires". Pour augmenter le courant débité par un transistor, il ne suffit pas, comme pour le SG ou le DG planaire étudié dans le cadre de CMOS-D-ALI, d'augmenter la largeur W des dispositifs mais d'augmenter le nombre de fils TG ou QG mis en parallèle entre électrodes de source et drain (l'intégration des TG et QG étant envisagée sous la forme de MOS "à doigts multiples"). Si l'on veut comparer les performances des quatre architectures étudiées dans le cadre de circuits numériques CMOS, il faudrait alors pondérer les courants obtenus dans les dispositifs TG et QG par le facteur TSi/∆ où ∆ est le pas minimum réalisable entre deux fils (rappelons que la largeur des TG et QG est égale à TSi jusqu'à présent). Toutefois, le pas ∆ dépend fortement de la technologie mise en œuvre, il nous est donc difficile de l'évaluer de façon pertinente. Une autre approche, plus proche de l'analyse physique du fonctionnement des dispositifs, serait d'effectuer la comparaison en divisant les courants présentés jusqu'à présent par le nombre de côtés du canal contrôlés par une grille. Dans ces conditions, les tendances mises en évidence jusqu'à présent s'inverseraient : les plus grands courants Ion seraient obtenus dans les SG, puis dans les DG, les TG et enfin les QG. Cette normalisation avantagerait cependant encore plus les structures filaires du point de vue de l'état bloqué, avec des écarts encore plus grands sur les courants Ioff par rapport aux SG et DG.


52

La normalisation des courants Ion dans une étude telle que celle présentée ici est en fait un point crucial, source d'ambiguïtés, et sur lequel il n'existe pas de consensus dans la littérature. Une méthode qui tend peut-être à s'imposer consiste à ne pas examiner les valeurs de Ion mais celles du délai intrinsèque CGVDD/Ion. Ce paramètre permet de comparer simplement les dispositifs planaires et filaires puisque l'augmentation du nombre de "grilles" induit celle de la capacité CG. Il est alors plus facile de chercher le bon compromis entre performances à l'état bloqué (Ioff) et à l'état passant (CGVDD/Ion).

La Figure 25 présente l'ensemble des points CGVDD/Ion(Ioff) obtenus pour 3 types de dimensionnement des architectures SG, DG, TG et QG. Les longueurs de canal Lch sont égales à 15 nm ou 25 nm, les épaisseurs TSi de film de Si à 5 nm ou 10 nm. L'épaisseur de silice de grille est de 1,2 nm pour tous les dispositifs. Dans les MOS TG et QG, la largeur de canal W est égale à TSi. Les valeurs de CG sont déduites des simulations Monte Carlo par dérivation par rapport à VGS de la charge électrique présente dans les dispositifs à faible VDS. D'après ces résultats, un DG bien dimensionné (Lch = 15 nm et TSi = 5 nm ou mieux Lch = LG = 25 nm et TSi = 10 nm) est tout à fait compétitif vis-à-vis des autres architectures. Parmi les dispositifs étudiés et compte tenu des questions liées à l'intégration d'architectures filaires, le DG planaire apparaît comme le plus prometteur pour atteindre le meilleur compromis entre rapidité de fonctionnement et consommation statique au sein d'un circuit CMOS. Notons en outre que pour les dispositifs DG, TG et QG tels que Lch = LG = 25 nm et TSi = 10 nm ou pour le DG avec TSi = 5 nm, les valeurs de CGVDD/Ion reportées sur la Figure 25 rentrent dans les objectifs par la roadmap dans son édition 2002 pour le nœud HP65 nm : CV/I = 0,68 ps. Si la comparaison des délais en relatif d'une architecture à l'autre est tout à fait pertinente, il faut cependant utiliser ces valeurs "dans l'absolu" avec prudence : il ne s'agit que d'estimations de la contribution des caractéristiques intrinsèques des MOS au temps de propagation de l'information dans le cas d'un simple inverseur, pas d'une prédiction des temps de propagation au sein d'un circuit CMOS.

L'intérêt d'un DG bien dimensionné se confirme si l'on trace le rapport Ion/Ioff (qui permet également de s'affranchir du problème de normalisation des courants) en fonction du type d'architecture, comme présenté sur la Figure 26 pour les mêmes structures SG, DG, TG et QG que précédemment (Figure 25). Pour Lch = 15 nm et TSi = 10 nm, le facteur d'aspect Lch/TSi reste globalement trop faible et le rapport Ion/Ioff augmente constamment avec l'accroissement "du nombre de grilles" quand on passe de SG à QG, suivant une tendance quasi-exponentielle. Pour un facteur d'aspect Lch/TSi supérieur ou égal à 2,5, l'augmentation de Ion/Ioff est très significative quand on va de SG à DG (2 voire 3 décades), mais elle l'est beaucoup moins quand on s'intéresse aux cas de TG et QG (moins d'une décade d'amélioration par rapport à DG).

Enfin, on peut se demander s'il est possible d'augmenter la largeur W des TG et QG, jusque-là égale à TSi, pour diminuer le délai CGVDD/Ion tout en conservant un courant Ioff faible. Nous avons étudié cette question dans le cas du QG aminci (TSi = 5 nm) en doublant ou triplant W (qui vaut ainsi 10 nm ou 15 nm dans ces nouveaux dispositifs). Les courants Ioff et délais CGVDD/Ion obtenus sont reportés sur la Figure 27 (lignes continues avec des symboles), les caractéristiques du DG aminci étant rappelées en tirets pour comparaison. On constate que doubler W conduit certes à une diminution d'environ 20% du délai CGVDD/Ion, mais dans le même temps le courant de fuite Ioff est triplé. Quand W est égal à 15 nm, on retrouve quasiment les performances de DG. Pour profiter pleinement du meilleur contrôle de charges dans un transistor QG, il faut que sa largeur W soit en fait plus petite que 2TSi, sinon l'écart par rapport aux performances d'un DG est trop faible pour justifier la définition de deux grilles supplémentaires.

Nous avons aussi étudié l'influence de W dans le cas de l'architecture TG. Pour TSi = 5 nm et W variant entre 5 nm et 10 nm, CGVDD/Ion décroît légèrement, de 0,86 ps à 0,66 ps, mais Ioff augmente fortement dans le même temps : de 0,008 µA/µm à 0,14 µA/µm. Dans un TG, de meilleures performances sont en fait obtenues si on considère W plus petit que TSi, plutôt que le contraire : pour TSi = 10 nm et W = 5 nm, CGVDD/Ion et Ioff sont respectivement égaux à 0,72 ps et


53

0,042 µA/µm. Un DG tel que TSi = 5 nm reste dans tous les cas plus compétitif : CGVDD/Ion = 0,65 ps et Ioff = 0,015 µA/µm.

0,2

0,4

0,6

0,8

1

1,2

0,001 0,01 0,1 1 10 100 1000

15 nm / 10 nm15 nm / 5 nm

25 nm / 10 nm

Dél

ai C

GV

DD

/I on (p

s)

Courant Ioff (A/m)

SGDG

QGTG

SG

DG

QG

QG

DGSG

TG

TG

Lch / TSi

HP65 nm

1

10

100

1000

10000

105

106

1 2 3 4

25 nm / 10 nm15 nm / 10 nm15 nm / 5 nm

I on /

I off

Architecture

Lch / TSi

Figure 25. Délai intrinsèque CGVDD/Ion en fonction du

courant Ioff pour les MOS multigrilles étudiés par simulation Monte Carlo classique. La zone de valeurs acceptables vis-à-vis des spécifications de l'ITRS 2002

pour le nœud HP65 nm est mise en évidence.

Figure 26. Rapport Ion/Ioff en fonction du type d'architecture pour les 3 dimensionnements étudiés.

0,002

0,004

0,006

0,008

0,01

0,012

0,014

0,016

0,018

0,60

0,70

0,80

0,90

1,0

1,1

5 10 15

Cou

rant

I off (

A/m

)D

élai CG V

DD /Ion (ps)

Largeur W (nm)

DG

DG

QG

Figure 27. Courant Ioff et délai CGVDD/Ion en fonction de la largeur W d'un QG d'épaisseur de canal TSi = 5 nm. En

tirets sont indiqués les valeurs de Ioff et CGVDD/Ion obtenues dans le cas du DG avec la mêmevaleur de TSi.

b. Modèle analytique pour le calcul de la pente sous le seuil

Si la simulation Monte Carlo est un outil très performant pour décrire la physique du transport, sa mise en œuvre est assez coûteuse du point de vue du temps de calcul. Cela est particulièrement vrai si on doit s'intéresser au comportement sous le seuil des transistors, ce qui requiert généralement beaucoup de patience et de ténacité étant donné que le niveau de bruit particulaire peut être bien supérieur à la valeur moyenne du courant à évaluer... Afin d'avoir à disposition un outil simple et rapide à mettre en œuvre, j'ai établi un modèle analytique pour calculer la pente sous le seuil dans une structure TG. Ces calculs, dont les cas des SG, DG et QG sur SOI se déduisent, sont inspirés par les travaux de Yan et al. [YAN92] poursuivis par Suzuki et al. [SUZ96] dans les cas des SG et DG. Ils reposent sur la résolution de l’équation de Poisson en faisant l’hypothèse d’un canal complètement déserté (état off idéal), équation qui s'exprime sous la forme :

Si

A2

2

2

2

2

2 qNz

)z,y,x(y

)z,y,x(x

)z,y,x(ε

=∂

Φ∂+

∂Φ∂

+∂

Φ∂ [7]


54

où Φ(x,y,z) est le potentiel électrostatique, q la charge électronique élémentaire (1,6 × 10-19 C), NA le dopage accepteur dans le canal et εSi la permittivité diélectrique de Si. Pour cela, on suppose que Φ s'exprime sous forme d'un produit d'une fonction φ1(x) (x abscisse selon la direction source-drain) par des lois quadratiques par rapport à y et z, les coefficients de ces polynômes du second degré dépendant de x. Il faut tenir compte des conditions limites sur la composante du champ électrique perpendiculaire aux interfaces avec l'oxyde ou de la symétrie des grilles (DG symétrique) pour déterminer les variations en fonction de x de ces coefficients. On peut alors réécrire l’équation de Poisson à y = y0 et z = z0 fixés sous la forme :

0)x(dx

)x(d2

22

22

=λ

φ−

φ [8]

où la longueur caractéristique λ dépend de la géométrique du dispositif (épaisseurs TSi et Tox, largeur W dans le cas des TG et QG, permittivités diélectriques εSi et εox de Si et de l'oxyde) et φ2(x) = φ1(x) +K, avec K constante dépendant des mêmes paramètres que λ, de la tension de bande plate VFB (flat band) de la capacité MOS considérée, et éventuellement de la tension VBS entre le contact de substrat (bulk) et la source (cas des SG et TG). Pour se prévenir des effets de canal court, cette distance λ doit être très inférieure à la longueur du canal et le facteur de forme Lch/λ doit donc être dimensionné avec attention. Colinge préconise ainsi de choisir Lch/λ supérieur ou égal à 5 [COL04].

L’expression de λ que j'ai calculée pour l'architecture TG et dans le cas où y0 = 0 (interface avec l'oxyde enterré) et z0 = W/2 (à mi distance des 2 grilles latérales), c'est-à-dire au niveau de la zone du film actif le plus éloignée des grilles :

2/1

Sioxox

SiSibox

oxSibox

oxox

SiTG

TT2TT

)TTT(2

WT4W

8

−

⎟⎟⎟⎟⎟

⎠

⎞

⎜⎜⎜⎜⎜

⎝

⎛

⎟⎟⎠

⎞⎜⎜⎝

⎛+

εε

+++

⎟⎟⎠

⎞⎜⎜⎝

⎛+

εε

=λ [9]

Dans un SG et un DG, la longueur caractéristique se réduit respectivement à : 2/1

Sioxox

SiSibox

oxSiboxSG

TT2TT

)TTT(2

−

⎟⎟⎟⎟⎟

⎠

⎞

⎜⎜⎜⎜⎜

⎝

⎛

⎟⎟⎠

⎞⎜⎜⎝

⎛+

εε

++=λ [10]

et 2/1

Sioxox

SiSi

DG

TT4T

8

−

⎟⎟⎟⎟⎟

⎠

⎞

⎜⎜⎜⎜⎜

⎝

⎛

⎟⎟⎠

⎞⎜⎜⎝

⎛+

εε

=λ [11]

Enfin dans un QG, on a : 2/1

Sioxox

SiSiox

ox

SiQG

TT4T

1

WT4W

122

1

−

⎟⎟⎟⎟⎟

⎠

⎞

⎜⎜⎜⎜⎜

⎝

⎛

⎟⎟⎠

⎞⎜⎜⎝

⎛+

εε

+

⎟⎟⎠

⎞⎜⎜⎝

⎛+

εε

=λ [12]


55

L'expression de λDG est celle qui avait déjà été obtenue par Suzuki et al. [SUZ96]. Elle est

légèrement différente de celle donnée par Yan et al. ( oxSiox

Si TT2εε

) [YAN92] qui considérait

l'équation de Poisson [8] sous l'oxyde de grille (z0 = 0 ou W). Les résultats évoqués dans la partie précédente, et en particulier la Figure 22, indiquent cependant que ce n'est pas la zone la moins bien contrôlée par la ou les grilles dans le cas de canaux peu ou pas dopés (voir aussi [CHE02a]).

Yan et al. pour le SG ( oxSiox

Si TTεε

) [YAN92] puis Colinge pour le QG ( oxSiox

Si TT4εε

) [COL04]

ont également proposé des expressions de λ qui différent pour la même raison que pour le DG de celles que j'ai obtenues pour ces deux architectures. Autre originalité de mon travail, j'ai tâché de prendre en compte le caractère fini de l'épaisseur de l'oxyde enterré Tbox alors qu'on la suppose habituellement infinie pour simplifier la condition limite sur le champ électrique normal à l'interface Si/box. Il faut cependant avouer que la condition que je considère n'est strictement valable que si le substrat sur lequel repose le box est remplacé par un contact métallique puisque je suppose constante la différence de potentiel entre les interfaces Si/box. Cette hypothèse se révèle relativement bien vérifiée dans le cas du dopage de substrat considéré (NAsub = 2 × 1017 cm-3) si on l'évalue par les résultats de simulation Monte Carlo.

En poursuivant les calculs précédents, on peut en déduire l’expression complète du potentiel Φ(x,y,z) dans un canal complètement déserté. On peut alors en déduire différentes grandeurs électriques comme la pente sous le seuil S ou encore la valeur de la tension de seuil VT et le DIBL [SUZ96]. Pour enfin calculer S, il faut déterminer à y0 et z0 fixés la position xm du minimum de Φ(x,y0,z0) le long de l'axe x source-drain, c'est-à-dire la position pour laquelle on atteint le haut de la barrière de conduction censée bloquer le passage des porteurs de la source jusqu'au drain. Puis on évalue S par la formule :

1

GS

00mB

V)z,y,x(

)10ln(qTkS

−

⎟⎟⎠

⎞⎜⎜⎝

⎛∂

Φ∂= [13]

où kB est la constante de Boltzmann (1,38 × 10-23 J/K) et T la température. Cette dernière expression repose sur le fait qu'on suppose que le courant de fuite varie proportionnellement à la densité d'électrons nm présente en haut de la barrière et qui est, d'après la statistique de Boltzmann, liée au potentiel par la relation :

⎟⎟⎠

⎞⎜⎜⎝

⎛Φ= )z,y,x(

Tkqexp

Nnn 00m

BA

2i

m [14]

où ni est la densité de porteurs intrinsèques dans Si et NA le dopage du canal. J'ai réalisé les calculs correspondants dans le cas des architectures considérées, au centre de la section du canal dans tous les cas, sans effectuer les quelques approximations proposées par Suzuki et al. [SUZ96] dans le cas où Lch >> λ.

Le Tableau 1 reporte les calculs du facteur de forme Lch/λ pour les différentes architectures simulées. Les cases surlignées correspondent aux transistors mal dimensionnés d’après les simulations Monte Carlo présentées dans la partie précédente. Il faut en fait que Lch/λ soit au moins égal à 4. Pour le DG, cela correspond à un rapport d'aspect Lch/TSi supérieur ou égal à 2,5.


56

SG DG TG QG TSi

(nm) Lch

(nm) Lch/λ Lch/λ Lch/λ Lch/λ

10 15 1,94 2,70 3,33 3,83

10 25 3,23 4,50 5,54 6,39 5 15 3,02 4,28 5,24 6,07

50

100

150

200

0 5 10 15 20

Pent

e S

(mV

/dec

)

Epaisseur du film actif TSi (nm)

SG DGTG

TSi = W

QGTSi = W

Lch = 15 nmTox = 1,2 nm

Tableau 1 : Calcul du rapport Lch/λ pour trois couples de valeurs (Lch,TS i) avec Tox = 1,2 nm en fonction de

l’architecture. Les cases surlignées correspondent aux transistors mal dimensionnés.

Figure 28 : Pente sous le seuil S en fonction de l’épaisseur Tsi pour différentes architectures MOS sur

SOI avec Lch = 15 nm et Tox = 1,2 nm. Les courbes et les symboles (rond plein pour SG, carrés vides pour DG,

triangles pleins pour TG et losanges vides pour QG) sont respectivement issus du modèle analytique et des

simulations Monte Carlo.

La Figure 29 et la Figure 30 donnent deux exemples d'étude de dimensionnement que l'on peut

effectuer à l'aide du modèle analytique de pente sous le seuil S qui vient d'être décrit. Sur la première, S est tracé en fonction de la largeur W de QG d'épaisseurs TSi = 5 nm et 10 nm. Sur la deuxième, on s'intéresse à l'évolution de S en fonction de Tox pour les différentes architectures étudiées. Notons tout d'abord qu'il existe un très bon accord entre les courbes S(W) et les quelques résultats Monte Carlo disponibles pour les QG. La tendance à la saturation de S pour W croissant visible sur la Figure 29 au-delà d'environ 2TSi illustre encore une fois que l'intérêt pour le blocage des dispositifs QG par rapport aux DG n'apparaît véritablement que pour W ≈ TSi. Sur la Figure 30, la diminution de la pente de la courbe S(Tox) quand le nombre de grilles augmente est un bon indicateur de la supériorité des structures multigrilles sur celles à simple grille vis-à-vis du dimensionnement de l'épaisseur d'oxyde.

60

70

80

90

100

110

120

0 10 20 30 40 50

Pent

e S

(mV

/déc

)

Largeur W (nm)

QG / TSi = 10 nm

QG / TSi = 5 nm

DG / TSi = 10 nm

DG / TSi = 5 nm

50

100

150

200

250

0,8 1,2 1,6 2 2,4 2,8

Pent

e S

(mV

/dec

)

Epaisseur d'oxyde Tox (nm)

Lch = 15 nmTSi = W = 10 nm SG

DG

TG

QG

Figure 29 : Pente sous le seuil S en fonction de la largeur du transistor W de QG tels que Lch = 15 nm et TSi = 10 nm

(traits continues). Les courbes et les symboles sont respectivement issus du modèle analytique et des

simulations Monte Carlo. En tirets, valeurs obtenues dans le cas de DG avec les mêmes valeurs de Lch et TSi.

Figure 30 : Pente sous le seuil S en fonction de l'épaisseur d'oxyde Tox pour différentes architectures telles que Lch = 15 nm et W = TSi = 10 nm. Résultats

issus du modèle analytique.


57

B. Dimensionnement des transistors à double grille par simulation Monte Carlo [RI8,CIa12,T3]

Dans cette partie sont résumés les principaux résultats des études d'architectures alternatives aux MOSFET conventionnelles que j'ai effectuées dans le cadre du projet européen NANOCMOS. Ces simulations Monte Carlo ont été réalisées après discussion avec les partenaires industriels (Philips et ST Microelectronics) qui animent le sous-projet (SP3) concerné. L'analyse des résultats a été faite avec les autres membres des laboratoires affiliés au CNRS concernés, soit, en plus de Philippe Dollfus, Alain Poncet du LPM de Lyon qui s'occupe plus spécifiquement de l'étude de l'influence de la quantification avec un logiciel qu'il développe (QUANTIX) et Mireille Mouis de l'IMEP de Grenoble qui coordonne l'activité CNRS dans NANOCMOS. Les facteurs de mérite considérés au premier ordre sont les courbes CGVDD/Ion(Ioff) qui sont comparées aux spécifications données par les industriels pour leur filière General Purpose GP45 nm. Etant donné le caractère confidentiel de ces spécifications, je me contenterai ici de comparer les résultats de simulation aux valeurs préconisées par l'ITRS 2003 pour le nœud HP65 nm (même longueur de grille LG et valeurs plus exigeantes du point de vue du délai CGVDD/Ion).

Les MOSFET dont il sera question sont des DG de longueur de grille LG = 25 nm, avec une longueur d'espaceur Lspc = 35 nm entre la grille d'une part et les prises de contact de source et de drain d'autre part, des canaux non dopés et ND = 5 × 1019 cm-3 comme dopage dans les zones fortement dopées de source et drain (voir le schéma en Figure 18). On a de plus VDD = 1 V, valeur plus grande que celle considérée (0,7 V) dans la partie précédente. L'édition 2003 de la roadmap a proposé cette augmentation pour augmenter la gamme de tension VGS entre l'état bloqué et l'état passant et ainsi avoir une chance d'atteindre dans un dispositif conventionnel des valeurs de Ioff et Ion toutes deux acceptables. Nous verrons les influences de l'épaisseur TSi du film actif, de la longueur Lolp des zones d'overlap de la grille sur les caissons de source drain, de l'épaisseur d'oxyde de grille Tox et des impédances parasites (résistances et capacités, nous reviendrons dans ce cas à la géométrie CMOS-D-ALI pour les derniers résultats évoqués). Je passerai sous silence d'autres études plus spécifiques effectuées (effets d'une grille arrière débordante ou plus courte que la grille avant, du dopage P dans le canal), sur des DG plus longs (LG = 35 nm voire 45 nm pour la filière Low Power LP45 nm), ou encore relatives à la comparaison des performances des DG et des SG sur SOI (qui a déjà largement été effectuée auparavant, au profit des DG).

a. Influence de l'épaisseur du film de Si

Ce point a déjà été évoqué dans la partie précédente mais mérite encore quelques précisions. Si la réduction de TSi améliore notablement le comportement sous le seuil, rappelons néanmoins qu'un tel choix de dimensionnement a des conséquences néfastes sur la valeur du courant Ion. La diminution de TSi induit évidemment celle de la conductance du canal quand il est formé et entraîne également l'augmentation des résistances des zones dopées de source et drain. Ces deux effets contribuent à limiter Ion. Par analyse de l'évolution de la bande de conduction le long du transistor (cf. Figure 31), on peut en déduire pour les géométries étudiées que la résistance RS de la zone dopée de source vaut 70 Ω.µm pour TSi = 10 nm, 100 Ω.µm pour TSi = 7,5 nm et 130 Ω.µm pour TSi = 5 nm. La valeur de RS est donc proche des valeurs maximales acceptables de résistances d'accès aux transistors Racc mentionnées par l'ITRS. Dans les dispositifs ultraminces, les résistances d'accès risquent en fait de constituer un point de blocage pour l'accroissement des performances (nous y reviendrons un peu plus loin).

Les variations du délai CGVDD/Ion sont tracées sur la Figure 32 en fonction de Ioff pour les mêmes DG que ceux étudiés en Figure 31. On a en particulier Tox = 1,1 nm, valeur minimale garantissant que le courant tunnel de grille reste dans des limites raisonnables, d'après un modèle développé par des chercheurs de Philips. La différence ∆Φ entre le travail de sortie ΦM considéré


58

pour la grille et celui d'un matériau "midgap" est utilisée comme paramètre variable pour ajuster les performances obtenues par rapport aux spécifications (pour un matériau midgap, on a ΦM = 4,66 eV, c'est la valeur que l'on obtiendrait dans une grille en polysilicium avec un niveau de Fermi centré au milieu de la bande interdite de ce semiconducteur). Les spécifications de l'ITRS 2003 (CV/I = 0,64 ps et Ioff = 70 nA/µm) sont indiquées en lignes tiretées.

Pour TSi = 5 nm, les caractéristiques obtenues ne permettent pas d'atteindre les objectifs de l'ITRS pour ce qui est du délai CGVDD/Ion. En revanche, le courant Ioff ne dépasse les spécifications que si le travail de sortie du métal de grille est vraiment mal choisi (soit ∆Φ ≈ -0,3 eV). La réduction de TSi à une telle valeur est vraiment trop préjudiciable en termes de section de canal et de résistance d'accès pour permettre d'obtenir une dynamique de commutation rapide, même si les effets de canal court sont bien maîtrisés avec un tel dimensionnement.

Si TSi est égal à 7,5 nm ou 10 nm, de bonnes performances sont obtenues si ΦM est bien choisi, soit ∆Φ ≈ -0,1 eV pour TSi = 7,5 nm et ∆Φ ≈ 0 eV pour TSi = 10 nm. Obtenir des courants Ioff raisonnables avec TSi = 10 nm peut paraître étonnant si l'on sait par ailleurs que le comportement sous le seuil du DG est dans ce cas assez mauvais : S = 94 mV/dec et ∆VT = 150 mV. Cela nous indique que le seul examen des résultats CGVDD/Ion(Ioff) n'est pas suffisant pour savoir si un transistor est viable pour une utilisation dans un circuit CMOS. On comprend aussi l'intérêt de conserver une valeur de VDD "grande" (1 V dans l'ITRS 2003 contre 0,7 V en 2002) : l'écart de tension entre les états on et off est suffisant pour atteindre des valeurs de Ion et Ioff acceptables toutes les deux, même dans un dispositif où les effets de canal court sont relativement importants.

-0,4

-0,3

-0,2

-0,1

0

-40 -30 -20 -10 0 10 20

Ban

de d

e co

nduc

tion

(eV

)

Distance suivant l'axe SD (nm)

VDS = VGS = 1 V

TSi = 10 nm

7,5 nm

5 nm

CanalZone N+ de source

0,4

0,6

0,8

1

1,2

0,0001 0,01 1 100 104

Dél

ai C

GV

DD/I on

(ps)

Courant Ioff (nA/µm)

TSi = 10 nm

7,5 nm

5 nm0 eV

-0,2 eV-0,1 eV

-0,3 eV

+0,1 eV Tox = 1,1 nmLch = 17 nm / Lolp = 4 nm

HP65 nm

Figure 31. Bande de conduction à l'état on de DG pour différentes valeurs de TSi. La jonction métallurgique

source/canal se situe à l'origine de l'axe des abscisses, la jonction drain canal en x = 17 nm. De x = -40 nm à 0, on a la zone dopée de source. La zone de recouvrementde la

grille sur la source s'étend de x = -4 nm jusqu'à 0. La chute de pontiel dans la source vaut RSIon. Géométrie : LG = 25 nm, Tox = 1,1 nm, Lspc = 35 nm, Lolp = 4 nm,

grille midgap.

Figure 32. Délai CGVDD/Ion en fonction du courant Ioff pour des DG avec differents TSi. Pour TSi = 5 nm, l'écart

∆Φ entre le métal de sortie de la grille et celui d'une grille de référence "midgap" est indiqué. Pour TSi = 7,5 nm et

10 nm, les valeurs de ∆Φ sont similaires aux précédentes. La zone de valeurs acceptables vis-à-vis des spécifications

de l'ITRS 2003 pour le nœud HP65 nm est mise en évidence. Géométrie : LG = 25 nm, Tox = 1,1 nm,

Lspc = 35 nm, Lch = 25 nm et Lolp = 4 nm.

b. Recouvrement de la grille par rapport aux caissons de source et drain

La longueur Lolp de recouvrement par la grille des zones dopées de source et drain peut être réduite afin d'augmenter la longueur de canal (Lch = LG - 2Lolp) et donc obtenir un meilleur comportement sous le seuil sans trop tendre vers les canaux ultrafins. D'un point de vue pratique, cela revient à définir un espaceur en diélectrique accolé aux flancs de la grille pour servir de masque lors de l'implantation des dopants des caissons source-drain. Pour TSi = 10 nm et Lolp = 0 nm, on obtient par exemple, S = 76 mV/dec et ∆VT = 0.069 V, valeurs qui deviennent assez


59

faibles pour que le DG devienne viable pour cette épaisseur de film actif. Les résultats CGVDD/Ion(Ioff) sont tracés sur la Figure 33 pour ce dispositif en considérant différentes valeurs de Lolp et ∆Φ. Nous avons également considéré le cas d'un léger "underlap" (Lolp = -2 nm), c'est-à-dire celui d'un DG dans lequel la zone contrôlée par la grille est séparée des caissons de source et drain par une zone P. Il a en effet été récemment proposé d'appliquer aux architectures DG cette solution technologique qui permet dans le cas des MOSFET massifs décananométriques d'optimiser le compromis CGVDD/Ion(Ioff) [TRI05]. L'augmentation de la longueur de canal Lch induite permet de réduire l'influence des effets de canal court et donc de diminuer Ioff. Le courant Ion est certes au contraire réduit, mais la diminution de la part parasite de CG (pas de capacité d'overlap, moins d'effets de bord couplant grille et caissons dopés) est bénéfique pour la valeur du délai CGVDD/Ion. Dans ce cas, de bonnes performances sont obtenues pour Lolp = 0 nm et ∆Φ = -0,1 eV.

D'après nos résultats, Ioff et Ion décroissent effectivement quand Lolp est réduit, avec une dégradation assez faible de Ion : la variation relative de Ion est égal à 14% quand Lolp varie de 4 nm à 0 nm, alors que dans le même temps Ioff perd deux ordres de grandeur. Comme CG est très peu modifié par la réduction de Lolp, CGVDD/Ion s'accroît significativement à ∆Φ fixé quand Lolp diminue. La dégradation la plus importante est obtenue dans le cas de l'underlap, à cause de la résistance d'accès supplémentaire au canal. L'effet de cette résistance est particulièrement bien visible sur la Figure 34 qui représente les caractéristiques ID(VGS) à faible VDS des dispositifs considérés.

0,5

0,6

0,7

0,8

0,9

1

0,001 0,01 0,1 1 10 100 1000

Dél

ai C

GV

DD

/I on (p

s)


∆Φ = 0 eV

-0,1 eV

+0,1 eV

Lolp = -2 nm

0 nm2 nm

4 nm

TSi = 10 nmTox = 1.1 nm

HP65 nm

0

50100

150200250

300350

400

0 0,2 0,4 0,6 0,8 1 1,2 1,4

Cou

rant

I D (A

/m)

Tension VGS (V)

VDS = 0,05 V

Lolp = -2 nm

Lolp = 0, 2 et 4 nm

Figure 33. CGVDD/Ion(Ioff) pour des DG avec différents

Lolp et pour 3 valeurs de ∆Φ. La zone de valeurs acceptables vis-à-vis des spécifications de l'ITRS 2003

pour le nœud HP65 nm est mise en évidence.

Figure 34. Caractéristiques ID(VGS) à faible VDS pour les mêmes dispositifs que la figure ci-contre (grille en

matériau "midgap").

c. Relaxation des contraintes de dimensionnement sur l'épaisseur d'isolant de grille

Alors que l'intégration des matériaux high k reste problématique malgré tous les efforts mis en œuvre, l'amélioration du contrôle de charges dans les structures DG offre l'opportunité de relâcher les contraintes sur la valeur de Tox. Comme on peut le voir sur la Figure 35 pour des DG tels que TSi = 10 nm et Lolp = 0 nm, le courant Ioff conserve des valeurs raisonnables si Tox passe de 1,1 nm à 1,5 nm. Les valeurs de la pente sous le seuil (S = 91 mV/dec pour l'épaisseur d'oxyde la plus grande) et du décalage de tension de seuil dû à l'effet DIBL (∆VT = 0,079 V) se situent encore dans des limites à peu près admissibles. La dégradation du comportement sous le seuil due à cette "forte" valeur de Tox est dans ce cas acceptable. Enfin, CG diminuant plus rapidement que Ion quand Tox augmente, ce que l'on peut constater sur la Figure 36, les valeurs de CGVDD/Ion sont significativement plus faibles que celles obtenues dans le cas d'un oxyde plus mince, ce qui a priori peut surprendre.


60

Dans un DG à canal ultra-mince, l'épaisseur TSi de film actif a en effet une influence plus importante sur le courant de drain que l'épaisseur d'oxyde de grille Tox. Cet aspect a déjà été illustré par l'expression [11] de la longueur caractéristique λDG ainsi que par la Figure 28 et la Figure 30 dans lesquelles les évolutions de la pente sous le seuil sont représentées en fonction de ces deux paramètres. Un DG ultra-mince ne doit pas être vu comme la simple mise en parallèle de deux canaux surfaciques mais comme un transistor dans lequel l'inversion se produit de façon volumique sur toute l'épaisseur disponible de Si [BAL87]. La capacité de grille CG correspond au contraire à une notion surfacique (du moins CG/LG) liée plus directement à 1/Tox. D'ailleurs les valeurs reportées pour CG sur la Figure 36 reflètent assez bien celles de 2ε0εSiO2LG/Tox (soit 1,57 fF/µm pour Tox = 1,1 nm et 1,15 fF/µm pour Tox = 1,5 nm). L'évaluation de CG pour des DG dans lesquels seule l'épaisseur TSi varie montre de plus que cette capacité dépend très peu de TSi.

On a donc tout intérêt ici à augmenter Tox pour diminuer CGVDD/Ion, tant que l'augmentation de Ioff reste dans des limites raisonnables.

0,4

0,5

0,6

0,7

0,8

0,9

0,001 0,01 0,1 1 10 100 1000

Dél

ai C

GV

DD

/I on (p

s)


Tox = 1,5 nm

Tox = 1,1 nm

TSi = 10 nm Lch = 25 nm / Lolp = 0 nm

0 eV

-0,1 eV

+0,1 eV

-0,2 eV

HP65 nm

1500

2000

2500

3000

0,9

1

1,1

1,2

1,3

1,4

1,5

1,1 1,2 1,3 1,4 1,5

I on (µ

A/µ

m) C

G (fF/µm)

Tox (nm)

0 eV -0,1 eV

+0,1 eV

-0,2 eV

TSi = 10 nmLch = 25 nm / Lolp = 0 nm

Figure 35. CGVDD/Ion(Ioff) pour des DG avec deux valeurs possibles de Tox.

Figure 36. Courant Ion et capacité CG en fonction de l'épaisseur Tox dans le cas des DG déjà étudiés ci-contre.

d. Effet des impédances parasites

Dans MONACO, il nous est possible d'associer une résistance extrinsèque sur les différentes électrodes d'un dispositif. Nous avons étudié l'influence de ces résistances d'accès supplémentaires au dispositif sur la valeur du délai CGVDD/Ion en connectant des résistances Racc/2 aux contacts de source et drain d'une structure DG. Ces résistances diminuent les tensions VGS et VDS appliquées effectivement sur le transistor intrinsèque et donc dégradent Ion. Pour TSi = 10 nm et Lolp = 0 nm, les nouvelles valeurs de CGVDD/Ion obtenues augmentent quasi liénairement avec Racc et le délai indiqué par la roadmap HP65 nm est dépassé quel que soit le métal de grille (ou presque) pour Racc = 100 Ω.µm, valeur de résistance parasite loin d'être irréaliste en pratique (notons quand même au passage que les résultats de simulation restent inférieures aux spécifications du projet NANOCMOS même pour des valeurs de Racc relativement importantes…). Pour retrouver une marge de manœuvre acceptable vis-à-vis de ce type de problème, il est possible de tirer parti de contraintes en tension exercées sur le réseau cristallin du Si pour diminuer CGVDD/Ion via une amélioration des propriétés de transport électronique comme nous le verrons dans la partie C suivante. Dans le cadre d'une étude par simulation Monte Carlo sur des dispositifs massifs à laquelle j'ai participé, Valérie Aubry-Fortuna a ainsi montré que l'utilisation de couches de Si contraintes sur Si0,7Ge0,3 permet de diminuer CGVDD/Ion par un facteur 1,5 par rapport au cas de Si non contraint, sans que le comportement sous le seuil ne soit dégradé [RI10].

Pour faire décroître la résistance globale d'accès au canal, on peut également raccourcir la longueur totale LSD des caissons dopés de source et drain en réduisant la longueur Lspc des espaceurs à recouvrement constant des grilles sur les caissons. Nous avons étudié l'effet de la


61

diminution de Lspc sur les performances dynamiques de DGMOS dans le cadre de CMOS-D-ALI (avec Lolp = 5 nm dans ce qui suit). Réduire Lspc est par ailleurs bénéfique du point de vue de la densité d'intégration sur un circuit utilisant de tels composants comme briques de base.

0,4

0,6

0,8

1

1,2

1,4

0,01 0,1 1 10 100

Dél

ai C

GV

DD/I on

(ps)


TSi = 10 nmLch = 25 nmLolp = 0 nm

0 eV

-0,2 eV-0,1 eV

+0,1 eV

Racc = 0 Ω.µm

100 Ω.µm

300 Ω.µm

200 Ω.µm

HP65 nm

Figure 37. Influence des résistances d'accès extrinsèques Racc sur les caratéristiques CGVDD/Ion(Ioff)d'un DG.

Sur la Figure 38 sont tracées les caractéristiques ID(VGS) à faible VDS de DG amincis (Lch = 15 nm et TSi = 5 nm) dans lesquels les longueurs LSD de ces caissons sont réduites de 25 nm (cas étudié jusqu'à présent) à 10 nm puis 6 nm (avec dans tous les cas Lspc = LSD - 5 nm). Pour Lspc = 20 nm, la caractéristique change de pente pour VGS = 0,4 V : pour des tensions de grille plus grandes, la résistance du canal devient négligeable devant celle des caissons. Quand Lspc = 5 nm, la résistance des caissons est réduite et l'infléchissement de la caractéristique ID(VGS) intervient pour une valeur de VGS plus grande. Enfin pour Lspc = 1 nm, on ne peut plus distinguer de changement de pente sur la courbe ID(VGS) dans la gamme de tension de grille étudiée : c'est seulement avec un raccourcissement des espaceurs aussi "agressif" (voire irréaliste en pratique) que l'on semble donc s'affranchir du problème des résistances d'accès au canal dans la gamme de tension VGS visée. Cette réduction de l'influence des caissons de source et drain se traduit également par une augmentation notable du courant Ion à l'état passant : 1280 µA/µm, 1830 µA/µm et 2055 µA/µm pour une longueur LSD égale à 25 nm, 10 nm et 6 nm, respectivement.

tacts de source et drain, ce qui augmente les couplages capacitifs entre ces contacts. Nous avons évalué l'effet des capacités parasites correspondantes en calculant les variations avec Lspc du délai (CG + Cbord)VDD/Ion où CG est la capacité de grille "intrinsèque" (dérivée par rapport à VGS à VDS faible de la charge électronique contenue dans la partie "silicium" du transistor DG, charge obtenue par simulation Monte Carlo) et Cbord est la capacité induite par effet "de bord", c'est-à-dire par couplage électrostatique à travers l'espaceur entre source et grille d'une part, drain et grille d'autre part. Dans les calculs présentés, Cbord est supposée donnée par l'expression correspondant à une capacité planaire : Cbord = 2ε0εisoTG/Lspc en F/m où ε0 est la permittivité du vide (8,85 × 10-12 F/m), εiso la permittivité relative de l'isolant entre grille et prises de contact de source et drain et TG = 50 nm l'épaisseur de la grille. L'évolution de (CG + Cbord)VDD/Ion en fonction de Lspc est présentée sur la Figure 39, pour un espaceur en silice SiO2 (εiso = 3,9, losanges pleins) ou de nitrure Si3N4 (εiso = 7,6, carrés pleins). L'épaisseur considérée pour la grille est égale à 50 nm. Ces valeurs sont comparées à celles du délai CGVDD/Ion intrinsèque des dispositifs (ronds vides). Si le délai intrinsèque diminue bien quand Lspc est réduit, l'augmentation de Cbord compense en partie cette baisse, voire induit une augmentation inacceptable de (CG + Cbord)VDD/Ion pour la longueur d'espaceur la plus faible considérée, augmentation évidemment d'autant plus importante que la permittivité diélectrique relative de l'isolant utilisé pour l'espaceur est grande. Remarquons du reste que la valeur de (CG + Cbord)VDD/Ion dépasse toujours la valeur limite donnée par la roadmap pour le nœud HP 65 nm (0,68 ps) dans le cas de Si3N4. La structure des accès au canal doit en fait être


62

optimisée afin de trouver le bon compromis entre la réduction de la résistance des zones dopées de source et drain et l'augmentation de Cbord.

0

100

200

300

400

500

600

0,1 0,2 0,3 0,4 0,5 0,6 0,7

Cou

rant

I D (µ

A/µ

m)

Tension VGS (V)

Lspc = 20 nm

Lspc = 5 nm

Lspc = 1 nm

VDS = 0,05 V

DGTSi = 5 nm

0

500

1000

1500

2000

2500

0 0,2 0,4 0,6 0,8 1 1,2 1,4 1,6

ID (µA/µm)

VDS (V)

VGS = 0,7 V

0,2

0,4

0,6

0,8

1

1,2

0 10 20 30 40 50Dél

ai (C

G+C

bord

)VD

D/I on

(ps)

Longueur de l'espaceur Lspc (nm)

Epaisseur grille 50 nm

Espaceur Si3N4

Espaceur SiO2

Sans Cbord

Figure 38. Caractéristiques ID(VGS) à faible VDS de DG amincis (TSi = 5 nm) pour différentes longueurs d'espaceur

Lspc. La courbe en tirets avec des croix correspond à un DG avec Lspc = 20 nm et un dopage N+ plus grand dans les

zones de source et drain (ND = 2 × 1020 cm-3). Insert : caractéristiques ID(VDS) à fort VGS dans les mêmes

dispositifs.

Figure 39. Evolution du délai (CG + Cbord)VDD/Ion en fonction de la longueur des espaceurs Lspc pour une

structure DG d'épaisseur TSi = 5 nm.

En raccourcissant les longueurs des zones d'accès au canal, on rapproche cependant la grille des

conIl est à noter en dernier lieu que l'augmentation du dopage des caissons de source et drain, si elle s'avère possible en pratique, n'est pas forcément une bonne solution pour diminuer la résistance d'accès au canal. L'augmentation du gradient de densité d'électrons entre les zones N et P du transistor peut induire une augmentation non négligeable des courants de fuite par diffusion. Ce problème est perceptible sur la Figure 38 avec le cas des caractéristiques en lignes tiretées avec des croix. Ces courbes sont obtenues pour Lspc = 20 nm et un dopage N+ plus important dans les zones de source et drain : ND = 2 × 1020 cm-3. Le courant à l'état passant est plus grand et l'effet des résistances d'accès au canal sur les caractéristiques ID(VGS) nettement réduit au dessus du seuil (soit VGS > 0,3 V). Mais on perçoit également que le blocage est moins efficace au niveau du seuil et surtout on constate sur la caractéristique ID(VDS) en insert que la conductance de drain en régime source de courant est nettement dégradée.

C. Influence du transport balistique dans les nano-MOSFET [RI7,RI10,CIa7,T5]

a. Effets quasi balistiques dans les transistors à double grille

L'étude du transport dans les DG ultra-courts, avec en particulier l'importance et les conséquences de la proportion de porteurs balistiques, est un sujet très débattu actuellement dans la communauté de la microélectronique [LUN02,SVI03,FIS03,LUS05]. Nous l'avons étudié en détail dans le cas des architectures DG simulées pour CMOS-D-ALI. Nous avons considéré plusieurs DG de longueur de canal allant de 15 nm à 200 nm.

L'évolution de la vitesse des électrons le long du canal de 15 nm, reportée sur la Figure 40(a) montre clairement que le transport est fortement non stationnaire : pour VDS = VGS = 0,7 V, les porteurs sont en régime de survitesse après avoir parcouru 2 nm environ dans le canal (dans Si massif, la vitesse des électrons sature à une vitesse vsat d'environ 107 cm/s quand le champ accélérateur dépasse un seuil dépendant de la mobilité à faible champ, on parle de survitesse quand on dépasse vsat). Dans un canal de 50 nm de long (cf. Figure 40(a)), la zone de survitesse se réduit


63

quasiment à la deuxième moitié du canal. Pour une longueur de 200 nm (cf. Figure 40(b)), on ne dépasse vsat qu'en toute fin de canal.

Pour analyser plus finement le transport dans ces structures, Philippe Dollfus, Jérôme Saint-Martin et moi avons mis en place de nouveaux outils dans le logiciel de simulation particulaire MONACO permettant de réaliser une spectroscopie détaillée du nombre d'interactions (phonons, rugosité...) subies par les porteurs dans un volume de contrôle délimité par des surfaces d'entrée et de sortie qui peuvent être par exemple les jonctions métallurgiques source-canal et canal-drain. Chaque porteur rentrant par la surface d'entrée est "marqué" et le nombre d'interactions Nint qu'il subit jusqu'à sa sortie du volume de contrôle est comptabilisé. On peut ensuite tracer en fonction de Nint l'évolution du nombre de porteurs traversant des surfaces déterminées par avance au sein du volume de contrôle, "disséquer" en fonction de Nint les spectres en vitesse ou en énergie d'électrons présents dans un volume déterminé ou traversant une des surfaces décrites précédemment... Il est également possible de calculer le coefficient de rétro-diffusion au sein du volume de contrôle.

0

5 106

1 107

1.5 107

2 107

2.5 107

-20 0 20 40 60

Vite

sse

v x (cm

/s)

Distance x selon l'axe Source-Drain (nm)

15 nm 50 nm

Vitesse desaturation

VDS = VGS = 0,7 V

0

5 106

1 107

1.5 107

2 107

2.5 107

0 50 100 150 200

Vite

sse

v x (cm

/s)

Distance x selon l'axe Source-Drain (nm)

200 nm

Vitesse desaturation

VDS

= VGS

= 0,7 V

(a) (b)

Figure 40. Evolution de la vitesse moyenne des porteurs le long de l’axe source drain dans des structures DGMOS à VGS = VDS = 0,7 V. En tirets la vitesse de saturation stationnaire dans le silicium massif. a) Lch = 15 nm (ligne

continue avec des carrés) et 50 nm (ligne continue avec des croix) pour TSi = 10 nm. b) Lch = 200 nm et TSi = 5 nm.

Sur la Figure 41 est tracé pour quelques uns de ces transistors le pourcentage d'électrons ayant

traversé toute la longueur du canal depuis la jonction source/canal en fonction du nombre Nint d'interactions subies sur ce parcours à l'état on (VDD = 0,7 V dans cette étude). La forme de ces distributions évolue très sensiblement lorsque Lch diminue. On passe d'une courbe en cloche avec un nombre insignifiant d'électrons balistiques pour Lch = 200 nm, à une exponentielle décroissante et une forte majorité d'électrons balistiques (48%) pour Lch = 15 nm. La transition entre ces deux comportements s'effectue pour des longueurs de canal de l'ordre de 50 nm. L'évolution de la proportion d'électrons balistiques dans l'état passant, désigné par la suite comme la "balisticité" intrinsèque Bint, est tracée sur la Figure 42 en fonction la longueur de canal Lch. Si l'on suit l'extrapolation en tirets de la courbe Bint(Lch) jusqu'à Lch = 0 nm (avec pour cette abscisse Bint = 100%), on peut douter de la réalité d'un transport purement balistique dans de telles structures, Bint ne dépassant 80% sur la courbe en tirets que pour des canaux de longueur inférieures à 5 nm.

Les modèles "balistiques" qui sont actuellement développés pour décrire le comportement des DG ultracourts ne se basent cependant pas sur la notion de "balisticité intrinsèque" telle que nous venons de la définir, mais plutôt sur celle de "balisticité effective" Beff liée au courant [LUN02]. Ce paramètre Beff peut être défini par le rapport entre le courant Ion obtenu dans un "vrai" canal et le courant Ion_bal qui serait obtenu dans un canal purement balistique (ni phonons, ni rugosité). Nous avons étudié le lien entre Bint et Beff en déduisant Ion_bal de simulations de DG identiques aux précédents si ce n'est que tous les phénomènes de collisions ont été supprimés dans le canal. Sur la


64

Figure 43 est tracée l'évolution ainsi obtenue de Beff en fonction de Bint, la valeur de Lch étant rappelée également en abscisse. Pour Lch supérieur à 35 nm, une faible augmentation de Bint induit une variation importante de Beff. Quand on passe progressivement d'un régime quasi-stationnaire à un transport fortement non stationnaire, les quelques électrons balistiques ou "quasi-balistiques" (ne subissant qu'un nombre faible d'interactions à la traversée du canal) ont un impact très grand sur le courant. Pour Lch inférieur à 35 nm, on se trouve pleinement dans un régime quasi-balistique (que l'on peut caractériser par la décroissance exponentielle quand Nint augmente du nombre d'électrons ayant traversé le canal, cf. Figure 41) et l'effet de l'augmentation de Bint sur Beff est moindre. On a alors une évolution presque linéaire de Beff en fonction de Bint. Un point important à noter également sur la Figure 43 est que l'on a toujours Beff plus grand que Bint. On est donc plus proche dans les dispositifs simulés d'une "limite balistique" en termes de courant qu'en termes de nombre d'interactions subies par les porteurs dans le canal. Cela est probablement lié à la contribution au courant des porteurs "quasi-balistiques", contribution proche de celle des porteurs purement balistiques.

0,1

1

10

100

0 10 20 30 40 50 60Pour

cent

age

d'él

ectro

ns (%

)

Nombre d'interactions Nint

VGS = VDS = 0,7 V

100 nm50 nm25 nm

15 nm

Lch = 200 nm

Fin du canal

0

20

40

60

80

100

0 50 100 150 200 Bal

istic

ité in

trins

èque

Bin

t (%

)

Longueur de canal Lch (nm)

VDS = VGS = 0,7 V

Figure 41. Pourcentage d'électrons ayant traversé le canal depuis la source jusqu'au drain en fonction du nombre d'interactions subies au cours de leur trajet.

Simulations à VDS = VGS = 0,7 V dans des DG de différentes longueurs de canal Lch. TSi = 5 nm et

LSD = 10 nm.

Figure 42. Pourcentage d'électrons balistiques traversant le canal de DG de la source jusqu'au drain,

soit la "balisticité" intrinsèque, en fonction de la longueur de canal Lch. Simulations à VDS = VGS = 0,7 V,

avec TSi = 5 nm et LSD = 10 nm.

Sur la Figure 44 sont ainsi tracées les distributions en vitesse, plus précisément de la

composante de la vitesse suivant l'axe source-drain, des électrons balistiques et de ceux ayant subi une ou deux interactions à la traversée d'un canal de 15 nm de longueur. La distribution des électrons balistiques correspond à deux pics étroits et élevés, correspondant aux deux masses utilisées dans MONACO pour décrire les vallées ellipsoïdales de la bande de conduction du Si (masse longitudinale ml = 0,92 m0 et masse transverse mt = 0,19 m0 où m0 est la masse de l'électron dans le vide). Les distributions des électrons "quasi-balistiques" (Nint = 1 ou 2) sont plus étalées mais comprennent également des pics, certes moins marqués qu'auparavant pour les balistiques, mais centrés sur des vitesses proches de celles des pics balistiques. La contribution au courant de ces électrons quasi-balistiques est bien plus proche de celle des électrons balistiques que de celle d'électrons qui traverseraient le canal en subissant un nombre conséquent d'interactions (avec dans ce cas une distribution en vitesse qui prendrait plus ou moins la forme d'une gaussienne déplacée).

Le résultat n'est pas représenté ici mais notons en outre que, d'après les simulations effectuées, le courant Ion_bal ne varie pas avec Lch, aux effets de canal court près (la saturation du courant commence à se dégrader pour Lch égal à 15 nm ou 20 nm, ce qui induit un accroissement de Ion_bal quand Lch diminue pour ces deux longueurs).


65

Nous avons également étudié l'évolution de la balisticité intrinsèque Bint en fonction des tensions VGS et VDS, comme reportée sur la Figure 45 pour une longueur de canal de 25 nm. La diminution de Bint lorsque VGS augmente n'est pas surprenante. Elle est liée à l'augmentation de l'effet de la rugosité de surface. On peut être davantage surpris de la diminution de Bint lorsque VDS augmente. Au moyen de simulations effectuées en modulant artificiellement le caractère balistique des électrons le long du canal, une analyse détaillée a montré que ce phénomène est dû au chauffage des électrons dans la deuxième partie du canal qui augmente le taux d'interactions avec les phonons [CIa7]. Cela montre bien que le rôle des interactions survenant en fin de canal n'est pas anodin, et qu'il doit être pris en compte dans les modèles basés sur l'évaluation du taux de porteurs rétrodiffusés dans le canal (voir aussi à ce sujet les évaluations du coefficient de rétro-diffusion détaillées dans la référence [RI7]). Ces résultats vont à l'encontre de certains concepts pourtant assez largement répandus et qui supposent un peu trop rapidement la large prédominance de ce qui se passe dans la zone de faible champ en première partie du canal [LUN02]. Il est également important de noter que Bint possède une valeur très significative même à faible VDS, c'est-à-dire en régime "ohmique". Tout cela remet fortement en cause l'utilisation de la notion de mobilité µlong, mesurée à faible champ appliquée dans des dispositifs à canal long où le transport est stationnaire, pour prévoir l'évolution du courant dans des structures décananométriques.

0

20

40

60

80

100

0 20 40 60 80 100Bal

istic

ité e

ffect

ive

B eff (

%)

Balisticité intrinsèque Bint (%)

100 50 35 25 20 15Longueur de canal LC (nm)

5000

1 104

1,5 104

2 104

2,5 104

0 2 107 4 107 6 107 8 107

Nom

bre

d'él

ectro

ns (u

.a.)

Vitesse suivant l'axe source-drain (cm/s)

Balistiques

Nint = 1

Nint = 2

VDS = VGS = 0,7 V

Fin de canal

Figure 43. "Balisticité" effective du courant Ion en fonction de la longueur de canal Lch et de la "balisticité"

intrinsèque. Simulations à VDS = VGS = 0,7 V, avec TSi = 5 nm et LSD = 10 nm.

Figure 44. Distribution en vitesse des électrons ayant subi 0, 1 ou 2 interactions à la traversée d'un canal de longueur 15 nm. Simulation à VDS = VGS = 0,7 V, avec

TSi = 10 nm et LSD = 25 nm.

b. Transistors à canal contraint

Des simulations effectuées dans notre équipe par Valérie Aubry-Fortuna pour des dispositifs à canal Si contraint sur Si1-xGex montrent par ailleurs que Bint est un paramètre plus pertinent que la mobilité µlong pour rendre compte de l'évolution de Ion en fonction de la contrainte dans des MOS ultra-courts [RI10,CIa7]. Cela est illustré par la Figure 46 qui donne en fonction de la fraction x de Ge les variations de la mobilité effective µlong dans un canal de Si contraint, ainsi que de la balisticité Bint et du courant Ion dans des dispositifs MOSFET massifs avec canal Si de longueur Lch = 18nm en contrainte sur Si1-xGex. Les paramètres µlong, Bint et Ion sont normalisés par rapport au cas d'une couche non contrainte (x = 0) pour faciliter la comparaison (pour x = 0, µlong = 585 cm2.V-1.s-1, Bint = 15% et Ion = 2725 µA/µm). La valeur de x conditionne la contrainte en tension exercée sur le réseau cristallin de Si par l'alliage Si1-xGex. Cette contrainte induit une levée de dégénérescence des 6 vallées ellipsoïdales de la bande de conduction de Si. Les vallées les plus peuplées présentent alors une masse transverse mt dans la direction source-drain, ce qui est évidemment bénéfique en termes de mobilité. La mobilité µeff (losanges vides sur la Figure 46) augmente quand la contrainte s'accroît jusqu'à ce qu'un phénomène de saturation apparaisse pour x de l'ordre de 0,15, ces résultats de simulation rendent bien compte de ce qu'on observe


66

expérimentalement (cf. [AUB05] et les références citées). Dans un MOSFET à canal Si contraint, le courant à l'état passant Ion continue en revanche à augmenter pour x variant jusqu'à 20%, avec une tendance à la saturation qui ne commence à s'affirmer que pour x = 30%. L'évolution de Bint en fonction de x est beaucoup plus corrélée à celle de Ion(x) que ne l'est la courbe µeff(x).

30

35

40

45

50

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7

Bal

istic

ité B

int (

%)

Tension de drain VDS (V)

VGS = 0,3 V

VGS = 0,5 V

VGS = 0,7 V

1

1,25

1,5

1,75

2

2,25

2,5

1

1,1

1,2

1,3

1,4

1,5

0 0,05 0,1 0,15 0,2 0,25 0,3

µlong/µlong(Si)

Bint/Bint(Si)

Ion/Ion(Si)

Fraction x de Ge Figure 45. Balisticité intrinsèque en fonction de la

tension de drain et pour différentes tensions de grille dans un DG tel que LG = Lch = 25 nm, TSi = 10 nm et

Tox = 1,2 nm.

Figure 46. Mobilité µlong, balisticité intrinsèque Bint à l'état on et courant Ion en fonction de la fraction x de Ge dans des MOSFET à canal de Si contraint sur Si1-xGex.

µlong est obtenu sous un champ perpendiculaire au transport égal à 300 kV/cm. Géométrie des MOSFET : LG = 25 nm, Lch = 18 nm, Tox = 0,7 nm, profondeurs du canal de Si et des caissons source-drain égales à 10 nm.

VDD = 1 V.

c. Notion de mobilité balistique

Afin de décrire dans les transistors à effet de champ la transition entre des régimes de fonctionnement quasi balistiques et stationnaires, c'est-à-dire basés sur la notion traditionnelle de mobilité, Shur a proposé d'utiliser la règle de Mathiessen pour définir une mobilité effective µeff donnée par :

1bal

1long

effµµ

1µ−− +

= [15]

où µbal est une mobilité "balistique" dont il introduit le concept [SHU02]. Cette mobilité µbal s'exprime sous la forme :

th

chbal mv

qL2µ

π= [16]

avec q la charge de l'électron, m sa masse effective de conduction et vth la vitesse thermique moyenne donnée par :

mTk8

v Bth π

= [17]

Si l'on écrit de plus que :

th

lpmlong mv

q2µ

π

λ= [18]

où λlpm est le libre parcours moyen des électrons, on aboutit finalement à :


67

ch

lpm

longeff

L1

µµ

λ+

= [19]

Pour vérifier la validité de telles expressions, on peut par des méthodes diverses extraire de caractéristiques électriques de transistors des valeurs de mobilité µextr en fonction des dimensions (a priori LG) des dispositifs étudiés. A partir de mesures de magnétorésistance à température ambiante sur des MOSFET sur substrat massif, Lusakowski et al. ont récemment observé des variations de la mobilité extraite µextr en fonction de LG qui semblent compatibles avec l'équation [19] en considérant λlpm ≈ 10 nm [LUS05].

En collaboration avec Gérard Ghibaudo et Mireille Mouis de l'IMEP de Grenoble, nous avons exploré la validité du modèle proposé par Shur en analysant les caractéristiques électriques et le fonctionnement microscopique de transistors DG simulés avec MONACO. Les longueurs de canal Lch de ces dispositifs varient de 10 nm à 100 nm, leur épaisseur TSi est dans tous les cas égale à 5 nm, l'épaisseur d'oxyde Tox à 1,2 nm et la longueur LSD des zones dopées de source et drain à 10 nm. Deux séries de DG ont été considérées, la première où les phénomènes diffusifs classiques (phonons, rugosité, impuretés) ont été pris en compte dans le canal, la deuxième dans laquelle tout phénomène d'interaction dans le canal a été artificiellement supprimé rendant ainsi le canal parfaitement balistique. Une mobilité µextr est extraite dans les deux cas des courbes ID(VGS) à faible VDS et au dessus du seuil VT en utilisant une formule utilisée classiquement pour décrire ce régime de fonctionnement [HAM86] :

( ) ( ) DSTGS

extrTGS

chGsD V

VV1µ

VVLWCI

−θ+−= [20]

où θ est un paramètre (en V-1) permettant la prise en compte de la réduction par les résistances d'accès au canal de la polarisation appliquée entre grille et source.

La capacité surfacique de grille CGs = CG/LG est calculée par analyse des résultats microscopiques issus de MONACO. La tension de seuil VT, la mobilité µextr et le paramètre θ sont ajustés par logiciel pour que l'expression [20] rende bien compte des résultats électriques obtenus par simulation. Les mobilités µextr que j'ai extraites par cette méthode sont tracées sur la Figure 47 en fonction de la longueur de canal Lch. Dans le cas des DG à canal balistique (cercles sur la figure), l'évolution de µextr_bal avec Lch est bien linéaire comme le prévoit l'expression [16]. Une régression linéaire (tirets) donne une pente égale à 8,3 cm2.V-1.s-1.nm-1, valeur qui s'avère du même ordre que 2q/(πmvth) (égal à 20 pour m = 0,26 m0). Pour ce qui est des DG à canal diffusif, µextr_diff varie avec Lch comme le laissent prévoir le modèle de Shur : évolution proche de µextr_bal pour les faibles valeurs de Lch puis tendance progressive à la saturation vers µlong quand Lch augmente. Un ajustement (courbe continue) de µextr_diff(Lch) par la formule [19] est très satisfaisant du point de vue de la forme. Il fournit de plus µlong = 460 cm2.V-1.s-1 et λlpm = 70 nm.

La valeur de µlong est tout à fait compatible avec des résultats de simulation Monte Carlo en champ constant : µMC = 510 cm2.V-1.s-1 dans un DG long d'épaisseur TSi = 5 nm et pour VGS = 0,7 V. La valeur de λlpm peut sembler grande a priori. On obtient en effet par simulation Monte Carlo en champ constant des libres parcours moyens de l'ordre de 7 nm et 15 nm quand le champ électrique accélérateur varie de 0,1 kV/cm à 50 kV/cm. Néanmoins, il n'est pas surprenant que λlpm soit bien plus grand que la valeur obtenue expérimentalement par Lusakowski et al. : dans les DG simulés le canal est non dopé alors que dans les transistors massifs considérés dans la référence [LUS05] le dopage de substrat est égal à 5 × 1018 cm-3.

En outre, il est possible d'interpréter la valeur de λlpm en utilisant la notion de "libre parcours moyen dynamique" Dlpm introduite par Fuchs et al. [FUC05] pour décrire par un modèle compact le fonctionnement de transistors quasi balistiques. Ce paramètre Dlpm correspond à un libre parcours


68

moyen "local" des électrons balistiques à une abscisse x quelconque le long du canal d'un transistor. Il est donné par Dlpm = τtot(x) × vbal(x) où 1/τtot est le taux d'interaction total auquel est soumis un électron balistique compte tenu de l'énergie qu'il a en x et vbal sa vitesse. Le taux τtot(x) et la vitesse vbal(x) peuvent être calculés en utilisant la loi de conservation de l'énergie si on connaît l'évolution de la bande de conduction selon x. En utilisant un profil de bande de conduction issu de la simulation Monte Carlo d'un DG diffusif de longueur Lch = 15 nm, nous obtenons une valeur moyenne de Dlpm entre la barrière source/canal et la jonction canal/drain égale à 65 nm qui semble bien correspondre au libre parcours moyen λlpm évalué par extraction de la mobilité.

0100200300400500600700800

0 20 40 60 80 100

Mob

ilité

µex

tr (cm

2 .V-1

.s-1)

Longueur de canal Lch (nm)

Canal balistique

Canal diffusif

VDS = 0,05V

0

50

100

150

200

250

300

0 20 40 60 80 100

µextr (cm2.V-1.s-1)

Lch (nm)

Figure 47. Mobilité extraite des caractéristiques ID(VGS) à faible VDS en fonction de la longueur de canal Lch de DG

d'épaisseur TSi = 5 nm. Cercles : DG à canal balistique ; carrés : DG à canal diffusif. La ligne tiretée correspond à un ajustement linéaire pour les DG balistiques et la courbe en trait continu à un ajustement par la formule [19]. L'insert

donne un aperçu plus à l'échelle de la courbe obtenue dans le cas diffusif.

Le modèle proposé par Shur et en particulier la notion de mobilité balistique apparaissent en tout cas comme raisonnablement valides dans le cas des transistors DG étudiés. Il peut notamment fournir une explication à la chute de mobilité extraite rapportée par certains expérimentateurs pour de faibles longueurs de grille.

D. Fluctuations liées aux impuretés discrètes [RI6,CIa6,CIa8,CIa10,CIa11,CIa15,T4]

La réduction des dimensions caractéristiques des MOSFET en deçà de 100 nm constitue un enjeu technologique et fait apparaître des limites physiques difficiles à contourner. Parmi celles-ci, les inévitables variations statistiques du nombre et de la répartition des dopants dans le canal peuvent conduire à des fluctuations inacceptables des caractéristiques des transistors sur une puce (tension de seuil VT, courant à l'état passant Ion, courant à l'état bloqué Ioff). D'un point de vue théorique, ces effets sont généralement étudiés par analyse statistique des fluctuations de VT au moyen de simulations dérive-diffusion d'un grand nombre de cas. Notre objectif est d'évaluer l'influence de quelques distributions discrètes des dopants sur le transport dans le canal et les caractéristiques du transistor sous tension de drain quelconque, par simulation Monte Carlo 3D. Un modèle d'interaction électron-impureté adapté au cas de dopants discrets a été développé dans notre équipe, puis validé par la comparaison de mobilités calculées et expérimentales dans Si de type N ou P, dans le cadre de la thèse de Sylvain Barraud [BAR01], à une époque où je m'appliquais à faire tourner les spins. L'approche de cette question est certainement une des plus avancées au monde. Le lecteur intéressé pourra consulter la référence [BAR02].

Sylvain Barraud puis Philippe Dollfus ont ensuite utilisé ce modèle pour l'étude de l'effet de certaines répartitions discrètes de dopants dans le canal de MOSFET de longueur de grille 50 nm (avec un dopage de canal moyen de 1018 cm-3, on a 37 impuretés réparties au hasard dans la couche


69

active du transistor). Dans le cadre de nos travaux pour NANOCMOS et SINANO, nous avons étudié plus récemment l'effet d'une unique impureté P résiduelle dans le canal, ou d'une impureté N provenant des caissons de source et drain dans des transistors SG sur SOI et DG tels que LG = 25 nm. Si l'on considère un tel dispositif avec de plus TSi = 5 nm, Lolp = 4 nm (d'où Lch= 17 nm), W = 15 nm (largeur réduite pour des raisons d'espace mémoire par rapport à ce que l'on a en pratique dans un circuit) et un dopage résiduel NA = 2 × 1015 cm-3, il n'y a qu'une chance sur 400 pour qu'une impureté soit présente dans le canal du dispositif. Cette probabilité est faible, mais pas suffisamment pour qu'elle soit totalement négligeable à l'échelle du nombre de transistors sur un circuit intégré (cela écrit, la présence d'une impureté N paraît plus probable).

La Figure 48 présente une cartographie de la densité de courant dans le MOSFET massif étudié, en vue de dessus dans la première couche de mailles sous l'oxyde de grille. On remarque dans cette couche la présence de trois impuretés (points blancs) qui créent à leur voisinage une zone de faible densité de courant (bleu), alors qu'une forte densité de courant (rouge) est observée entre ces impuretés. A partir de cette distribution de référence, nous avons analysé l'effet de faibles variations de cette distribution en surface : effet de la position d'une impureté suivant la direction source-drain, ajout ou suppression d'une impureté, déplacement d'impuretés dans le sens vertical… De faibles variations de la position des dopants conduisent à des fluctuations significatives des caractéristiques ID(VGS). Ces fluctuations ne sont pas seulement dues à des variations de VT, mais aussi à des conditions de transport différentes qui jouent sur la transconductance. L'amplitude des fluctuations atteint 23% de la valeur moyenne du courant Ion sur l'ensemble des 15 dispositifs simulés.

Sur la Figure 49 sont tracées les variations relatives ∆Ion du courant Ion dans des SG sur SOI et DG dans lesquels une impureté discrète est déplacée le long du canal (l'impureté est au milieu de l'épaisseur du film actif soit z = TSi/2). Les fluctuations ∆Ion les plus grandes sont obtenues dans le cas d'une impureté P dans le SG. L'utilisation de l'architecture DG paraît de nouveau préférable. Dans le cas du DG, on peut constater qu'une impureté de type N a une influence moindre sur le courant qu'une impureté P, avec un signe de ∆Ion opposé : alors que l'ion donneur positif a plutôt tendance à accélérer les électrons passant à son voisinage, l'ion accepteur négatif, donc répulsif vis-à-vis des électrons, perturbe le transport des charges de la source jusqu'au drain en les empêchant de passer par sa zone d'influence. Enfin on peut noter que les fluctuations sont moindres quand l'impureté se trouve dans la zone de fort champ dans la deuxième partie du canal, ou tellement proche de la zone dopée de source que son influence électrostatique est masquée par les impuretés N de ce caisson.

Nous nous intéressons de plus aux conséquences de la répartition aléatoire des dopants sur le bruit électronique, en collaboration avec Jesús Enrique Velázquez Pérez de l'Université de Salamanque. Ma contribution à cette étude est pour l'instant encore trop modeste pour que je détaille ces travaux.

E. Prise en compte de la quantification dans la direction transverse au transport [RI5,RI9,CIs9-11,CIa13]

Dans les transistors DG, le facteur de forme Lch/TSi doit être au moins égal à 2,5, d'après ce qu'on a vu précédemment. Dans des structures de longueur de grille inférieure ou égale à 25 nm, l'épaisseur du film de Si est donc de moins de 10 nm, ce qui correspond à peu près à la longueur d'onde de de Broglie dans Si. Il est alors légitime de s'interroger un peu sur la pertinence de tous les résultats énoncés précédemment sur de tels dispositifs, résultats reposant sur l'utilisation de la version habituelle de MONACO qui ignore tout phénomène de quantification.


70

10 20 30 40 500

10

20

30

40

50

0

Longueur X (nm)

Larg

eurY

(nm

)

S D

0 1 2 3 4 5

( kA/cm2 )

10 20 30 40 500 10 20 30 40 500 10 20 30 40 500

10

20

30

40

50

0

10

20

30

40

50

0

10

20

30

40

50

0

Longueur X (nm)

Larg

eurY

(nm

)

S D

0 1 2 3 4 5

( kA/cm2 )

0 1 2 3 4 5

( kA/cm2 )

-12

-10

-8

-6

-4

-2

0

2

4

0 2 4 6 8 10 12 14 16

I on (%

)

Position de l'impureté xI (nm)

∆

DG (N)

DG (P)

SG (P)

Figure 48. Cartographie de la densité de courant

dans la première couche de maille sous l'oxyde (vue de dessus) d'un MOSFET massif tel que LG = 50 nm. Les points blancs symbolisent la présence d'atomes

dopants. VGS = VDS = 0,6 V.

Figure 49. Effet du déplacement d'une impureté suivant l'axe source-drain sur les variations relative du courant de

drain Ion dans des SG et DG tels que LG = 25 nm. La référence pour Ion correspond au cas où aucune impureté

n'est présente dans le canal.

Afin de disposer d'un outil a priori plus adéquat pour traiter de tels problèmes, et de quantifier

l'erreur commise quand on reste dans le cadre d'un modèle semi-classique, Jérôme Saint-Martin a développé au cours de la seconde année de sa thèse une nouvelle version de MONACO dans laquelle les électrons n'ont plus que deux degrés de liberté dans l'espace réciproque (2Dk) : la première (x) correspondant à la direction source-drain et l'autre (y) à la largeur W du transistor. Dans la direction z, celle perpendiculaire aux grilles, l'électron n'est plus traité de manière corpusculaire mais ondulatoire. L'équation de Schrödinger est pour cela résolue dans chaque tranche de mailles de même abscisse centrale x le long du dispositif (W est supposé suffisamment grand pour qu'on n'ait pas à traiter le déplacement des électrons suivant y). De cette résolution, on tire en premier lieu l'évolution suivant x des niveaux d'énergie quantifiés En dans le puits de potentiel existant suivant z (les caissons de source et drain étant aussi peu épais que le canal et englobé par de l'isolant dans la réalité, on a un confinement quantique fort y compris dans ces zones dopées), comme illustré par la Figure 50. De cela, on en déduit le champ accélérateur ressenti par les électrons présents sur chaque niveau d'indice n par dérivation de En par rapport à x. Avec les fonctions d'onde ξn(z) associées aux énergies En, on calcule la répartition des électrons suivant z sur les niveaux et dans chaque tranche "Schrödinger", ainsi que les fréquences d'interaction avec les vibrations du réseau cristallin (les phonons), les impuretés ionisées si elles sont présentes, voire celles liées aux fluctuations associées à la rugosité de l'interface SiO2/Si. L'équation de Schrödinger est ensuite couplée à celle de Poisson via le mouvement (classique) des porteurs : dans une simulation Monte Carlo, l'équation de Poisson est résolue au bout d'un pas de temps ∆t en prenant en compte la concentration en porteurs libres dans chaque maille qui a été modifiée par le mouvement des charges libres durant ∆t. Pour suivre l'évolution dynamique du système, l'équation de Schrödinger doit être résolue avec la même périodicité dans le temps que celle de Poisson. On ne peut pas non plus pré-calculer (sur un ensemble de valeurs discrètes d'énergies) les valeurs numériques des différentes fréquences d'interaction, comme c'est le cas dans la version classique de MONACO. L'organigramme (simplifié) de la version 2Dk de MONACO est donné en Figure 51.

Cette approche mise en œuvre pour la prise en compte du confinement dans un algorithme de simulation Monte Carlo de dispositifs induit un lourd travail informatique, les modifications du code par rapport à la version semi-classique étant assez nombreuses et importantes. Sa mise au point nécessite également une analyse physique détaillée des résultats, en premier lieu pour identifier les erreurs de codage éventuellement commises… Il faut aussi s'assurer que la "séparation des variables" effectuée entre la direction z (traitement quantique) et les directions x et y (traitement classique) ait un sens. De plus, la résolution de Schrödinger et les calculs des fréquences


71

d'interaction à effectuer en cours de simulation augmentent notablement les temps de calculs : les calculs avec MONACO 2Dk sont environ 30 fois plus longs à effectuer qu'avec la version classique. Par exemple, un ordinateur PC doté d’un processeur Pentium IV à 3,2 GHz avec 1 Go de mémoire DRAM permet de simuler 1000 itérations 2Dk en une heure pour un dispositif typique de 100×100 mailles (45 nm par 9 nm), avec ∆t = 0,1 fs et 50000 particules dans le dispositif. Dans ce cas, 30000 itérations 3Dk suivies de 5000 itérations 2Dk sont nécessaires pour atteindre un état de quasi-équilibre.

-0,6

-0,4

-0,2

0

0,2

0,4

-5 0 5 10 15 20

Ener

gie

(eV

)

Distance x selon l'axe S-D (nm)

mz = 0,19 m0

E1

E2

E3

Calcul de la

concentration

Calcul de potentiel

Électrostatique(Poisson)

Calcul des niveaux d’énergie

(Schrödinger)

Calcul du Champ

Électrique

Mouvement des

porteurs

Boucle tous les ∆t

Calcul de la

concentration

Calcul de potentiel

Électrostatique(Poisson)

Calcul des niveaux d’énergie

(Schrödinger)

Calcul du Champ

Électrique

Mouvement des

porteurs

Boucle tous les ∆t

Figure 50. Evolution typique des niveaux d’énergie des électrons selon l’axe x source-drain dans un DG à l’état passant. En tirets : évolution de la bande de

conduction moyennée sur les tranches Schrödinger (axe z). La masse considérée dans la direction de confinement z est

la masse transverse mt.

Figure 51. Organigramme simplifié du simulateur MONACO 2Dk.

D'autres approches, a priori plus simples de mise en œuvre, sont proposées dans la littérature

pour inclure les effets de la quantification dans les simulateurs de transport comme ceux relevant de la méthode de Monte Carlo. Elles consistent à essayer de "mimer" les effets de la quantification sur la densité de charges libres dans le canal d'un MOSFET, c'est-à-dire à éloigner les porteurs de l'interface isolant/semiconducteur par un potentiel de correction "quantique". Alors qu'en classique la densité de charges est maximale à cette interface quand le canal est formé, la forme des probabilités de présence sur les niveaux quantifiés est en effet telle qu'il y a peu de porteurs contre l'isolant et que leur maximum est repoussé à environ 1 à 2 nm en profondeur dans le semiconducteur, comme illustré sur la Figure 52 qui compare des résultats de résolution de l'équation de Poisson couplée (cas quantique) ou non (cas classique) à l'équation de Schrödinger (le code informatique correspondant a été développé et mis en œuvre par Jérôme Saint-Martin). Dans un DGMOS suffisamment fin, soit TSi = 5 nm sur la Figure 52, on peut même tendre vers une situation où les électrons sont majoritairement concentrés au milieu du film de Si. Cela a pour conséquence de diminuer la qualité du contrôle de charge par la grille, d'où une diminution de la capacité surfacique de grille CGs et une augmentation de la tension de seuil VT, ce que l'on peut observer sur la Figure 53. Les modifications apportées à ces deux paramètres clés conditionnant les performances des transistors sont évidemment dignes d'intérêt.

Les potentiels développés pour réaliser une telle correction quantique sans avoir besoin de résoudre l'équation de Schrödinger restent cependant pour l'instant plus ou moins empiriques. Les justifications théoriques conduisant à leurs expressions ne sont dans certains cas pas forcément convaincantes et, surtout, leur mise en œuvre nécessite dans tous les cas un ajustement relativement délicat de certains paramètres. La méthode la plus utilisée actuellement, celle du potentiel effectif [FER00], ne permet pas ainsi de reproduire finement les profils de concentrations en porteurs fournis par la résolution directe des équations de Schrödinger et de Poisson couplées [JAU05]. En outre, les approches par correction quantique n'incluent pas les conséquences de la quantification


72

sur le transport. La quantification des niveaux induit une levée de dégénérescence des vallées de la bande de conduction de Si, celles correspondant à une masse longitudinale ml suivant z étant plus basses en énergie que celles telles que mz = mt (pour un même indice de niveau); d'où une modification de la masse effective moyenne vue par les porteurs dans la direction de propagation en fonction de l'intensité du confinement. De plus, la densité d'états DOS (density of states) en énergie dans un gaz 2Dk est assez différente de celle relative à un gaz 3Dk : DOS est constant en 2Dk, varie comme la racine carrée de l'énergie cinétique en 3Dk (pour une bande parabolique dans les deux cas). Cela a bien évidemment des conséquences sur les fréquences de collision vues par les porteurs à faible énergie cinétique.

1018

1019

1020

-10 -5 0 5 10Den

sité

d'él

ectro

ns (c

m-3

)

Distance z (nm)

Classique QuantiqueVGS = 0,7 V

0

5 10-7

1 10-6

1,5 10-6

2 10-6

2,5 10-6

3 10-6

3,5 10-6

109

1010

1011

1012

1013

1014

0 0,1 0,2 0,3 0,4 0,5 0,6C

apac

ité su

rfac

ique

de

grill

e (F

.cm

-2) D

ensité surfactique d'électrons (cm-2)Tension VGS (V)

Figure 52. Concentration volumique en électrons en fonction de la distance z entre les deux

oxydes de grille dans des capacités DGMOS de différentes épaisseurs TSi : 3, 5, 10 et 20 nm. L'origine

z = 0 est placée à ma moitié de l'épaisseur du film de Si. En pointillés, calcul classique ; en traits continus : calcul

quantique. VGS = 0,7 V.

Figure 53. Evolution de la capacité surfacique de grille CGs et de la concentration surfacique en

électrons en fonction de la tension VGS dans une capacité DGMOS avec TSi = 5 nm et Tox = 1,2 nm. En pointillés, calcul classique ; en traits continus, calcul quantique.

La modélisation du transport 2Dk en Si a été initiée dans notre équipe lors de la thèse de

Florian Monsef (avec une contribution modeste de ma part suite à l'expérience acquise lors des simulations de précession de spin dans les puits quantiques III-V) [RI5,MON02]. Les calculs effectués ont été validés par comparaison des mobilités obtenues par simulation Monte Carlo à champ constant avec des valeurs mesurées dans des hétérostructures à modulation de dopage Si/SiGe [MON04]. Si Jérôme Saint-Martin a adapté ce modèle au cas des DGMOS, nous ne sommes malheureusement pas encore en mesure de valider de la même façon les résultats obtenus, les mesures de mobilité dans des DGMOS ultrafins n'étant pas assez nombreuses dans la littérature. Le problème de la rugosité d'interface SiO2/Si dans ce type d'architectures reste en fait encore ouvert, y compris au niveau théorique [ESS03,GAM04]. J'ai dans ce cadre proposé un modèle analytique pour les fluctuations de potentiel liées à la rugosité, reprenant des calculs initiés par Patrice Hesto, modèle en cours de test.

Les premiers résultats obtenus avec la nouvelle version 2Dk de MONACO sont tout à fait satisfaisants du point de vue de la prise en compte des effets de quantification. La Figure 54 permet ainsi de comparer les concentrations en électrons 3Dk et 2Dk en fonction de l'épaisseur z au milieu d'un canal de 15 nm de long. Ces courbes sont tout à fait cohérentes avec les effets attendus si l'on considère la Figure 54. En outre, Jérôme Saint-Martin a pu valider le découplage des variables entre les axes "classique" x et "quantique" z en utilisant l'approche par modes développée dans l'équipe de Mark Lundstrom [VEN02]. Du point de vue des caractéristiques électriques des dispositifs ou du transport, on constate des différences assez faibles entre résultats 3Dk et 2Dk dans le cas où les effets de rugosité ne sont pas pris en compte pour TSi = 5 nm (cf. Figure 55, les balisticités intrinsèques à l'état on sont de plus quasi identiques). Les écarts entre résultats classiques et quantiques sont un peu plus grands pour TSi = 3 nm (courbes non représentées ici). On pourrait en


73

conclure que les résultats exposés précédemment et qui reposaient sur des simulations Monte Carlo classiques ne sont pas à remettre en cause.

0

5 1018

1 1019

1,5 1019

2 1019

0 1 2 3 4 5

Lch = 15 nm / TSi = 5 nmVGS = VDS = 0,7 V

3Dk 2Dk

Distance z (nm)

x = Lch/2

Den

sité

d'él

ectro

ns (c

m-3

)

0

500

1000

1500

2000

0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8

Cou

rant

I D (A

/m)

Tension VGS (V)

TSi = 5 nm / Lch = 15 nm

3Dk

2Dk

2Dk

3Dk

VDS = 0,7 V

VDS = 0,1 V

Figure 54. Concentration en électrons selon l’axe z au

milieu du canal (x = Lch/2) d'un DG tel que LG = 15 nm = Lch et Tox = 1,2 nm à VGS = VDS = 0,7 V.

Simulation réalisée avec la version classique de MONACO en tirets, résultats issus de MONACO 2Dk

en ligne continue.

Figure 55. Caractéristiques ID(VGS) pour un DG tel que LG = 15 nm = Lch et Tox = 1,2 nm à VDS = 0,1 V et 0,7 V. Comparaison entre les résultats de simulation classique (tirets) et ceux obtenus avec la nouvelle version 2Dk de

MONACO (lignes continues).

F. Bilan

Depuis 4 ans, je me suis particulièrement intéressé aux architectures de MOSFET qui constituent une alternative à la structure traditionnelle sur substrat de Si massif. Les travaux menés ont notamment mis en évidence l'intérêt des transistors à double grille pour atteindre les objectifs de la fin de la roadmap ITRS, en particulier du point de vue du blocage des dispositifs. Ces potentialités des DG sont illustrées par le fait que cette architecture n'apparaît plus comme un dispositif émergeant au niveau de l'ITRS mais figure dans les tableaux de la roadmap de l'édition 2005. L'ITRS prévoit en effet l'apparition des DG en production à partir de 2011 avec le nœud HP 40 nm (LG = 16 nm). L'architecture à simple grille et substrat de Si massif devrait quant à elle disparaître en 2013 puisqu'elle ne permettrait pas de passer au nœud HP 32 nm (LG = 13 nm).

La Figure 56, correspondant à des simulations Monte Carlo que j'ai effectuées pour NANOCMOS (passage potentiel au nœud 22 nm), indique également qu'il est possible de contrôler les effets de canal court dans un dispositif de longueur Lch aussi faible que 12 nm malgré une épaisseur d'oxyde de grille Tox qui reste égale à 1,1 nm (l'ITRS recommande 0,6 nm). Avec TSi = 4 nm (soit Lch/TSi = 3) et dans la gamme de travaux de sortie de grille étudiée, le courant Ioff reste bien inférieur à la valeur préconisée par l'ITRS pour les dispositifs HP 32 nm (110 nA/µm). Ce résultat a particulièrement intéressé les industriels avec lesquels nous collaborons dans NANOCMOS, ce qui se comprend aisément quand on connaît les difficultés qu'ils rencontrent dans la mise en œuvre d'isolants high k à haute permittivité diélectrique. On peut noter en revanche que le délai CGVDD/Ion est supérieur à la valeur (0,25 ps) préconisée par la roadmap dans le cas où le canal en Si n'est pas contraint (carrés sur la Figure 56). Des simulations effectuées par Valérie Aubry-Fortuna pour un transistor identique, si ce n'est que le canal de Si est contraint en tension (losanges), indiquent qu'il est ainsi possible d'obtenir des valeurs de délai inférieures aux spécifications de l'ITRS si le travail de sortie Φ du métal de grille est bien choisi. La contrainte considérée ici est équivalente à celle subie par Si sur Si0,8Ge0,2 ; de telles couches de Si contraint peuvent être aujourd'hui reportées sans dommage sur isolant après croissance sur SiGe [LAU04].

Néanmoins, beaucoup de travail reste à mener pour prouver la viabilité de cette architecture. On peut par exemple s'interroger sur la faisabilité de l'alignement de deux grilles aussi courtes. Du


74

reste, la lecture de l'ITRS dans sa version de décembre 2005 montre bien que tout n'est pas joué : le fameux "mur de briques rouges" (colonne de cases rouges dans les tableaux signifiant que les solutions manufacturables permettant d'atteindre les objectifs ne sont pas connues) apparaît dès l'horizon 2008 et le nœud HP 57 nm (LG = 22 nm).

L'étude du transport quasi balistique dans des MOSFET ultracourts constitue un autre grand volet de mes activités concernant l'électronique ultime. Or dans le DG non contraint étudié en Figure 56, si le transport n'atteint pas encore la limite balistique, le courant s'en rapproche quant à lui inexorablement : à l'état on, la balisticité intrinsèque Bint reste limitée à 53% mais la balistiticité effective Beff vaut 90%. Le courant de drain n'évoluant pas avec la longueur d'un transistor à canal balistique, il me semble qu'on peut à la lumière de ces résultats, s'interroger sur le sens de cette course effrénée à la miniaturisation telle que l'envisage encore la roadmap…

0.2

0.24

0.28

0.32

0.36

0.4

0.0001 0.001 0.01 0.1 1 10 100

Dél

ai C

GV

DD

/I on (p

s)


LG = Lch = 12 nm TSi = 4 nm

Tox = 1,1 nm∆Φ = 0 eV

-0,1 eV

+0,1 eV

-0,2 eV

Si contraint

Si non contraint

HP32 nm

Figure 56. CGVDD/Ion(Ioff) pour deux DG de longueur LG = Lch = 1,1 nm, à canal de Si non contraint (carrés) ou

contraint en tension (losanges). La contrainte considérée est équivalente à celle d'une couche de Si déposée sur un pseudo-substrat du type Si0,8Ge0,2. On a de plus Tox = 1,1 nm, TSi = 4 nm, Lspc = 20 nm et VDD = 1 V. La zone

correspondant aux spécifications de la roadmap pour le noeud HP 32 nm est mise en évidence.

I.3. Transport dans les nanotubes de carbone [CIs8]

Si la roadmap des transistors MOSFET de la filière Si n'a peut-être pas encore atteint sa fin, le "mur de briques rouges" dans les tableaux de l'ITRS se profile à un horizon de plus en plus proche, sans parler de la limite balistique en courant. Il est donc plus qu'urgent d'étudier les alternatives possibles aux composants qui ont jusqu'à présent fait le succès des circuits intégrés numériques CMOS.

Etudiés depuis seulement 1991 [IIJ91], les nanotubes de carbone possèdent des caractéristiques physiques remarquables qui suscitent depuis l'intérêt de nombreuses communautés scientifiques, y compris dans le milieu industriel [BOU04a,BOU04b]. L'industrie de la microélectronique s'intéresse ainsi tout particulièrement aux nanotubes semiconducteurs qui seraient employés comme canaux de transistors à effet de champ, non seulement pour les mobilités électroniques extraordinaires qui ont été mesurées dans ces matériaux [DUR04] mais aussi pour leur diamètre de l'ordre du nanomètre grâce auquel on peut espérer un très bon contrôle de charges par la grille [APP05]. On peut ajouter que les nanotubes de carbone s'avèrent compatibles avec les isolants à haute permittivité diélectrique high κ [JAV05]. Si des cellules logiques de base ont déjà été réalisées à partir de transistors à nanotubes de carbone, ou CNTFET selon le sigle anglais, de nombreuses questions restent ouvertes pour ce qui est des contacts métal/nanotube tant du point physique que technologique. Dans l'objectif d'optimiser les performances des CNTFET, la nature


75

des zones d'accès au canal (source et drain de type Schottky, à réservoirs dopés comme dans un MOSFET classique, ou…) reste encore un objet de débat [APP05].

Notre équipe s'intéresse à l'utilisation des nanotubes de carbone pour l'électronique depuis le stage de DEA d'Hugues Cazin d'Honincthun en 2004 qui a étudié par simulation Monte Carlo le transport dans les nanotubes semiconducteurs [CIs8,CAZ05]. Audrey Valentin a par ailleurs réalisé en 2005 des calculs de structures électroniques de nanotubes de carbone dans le cadre de son stage de M2 R encadré par Johann Sée. Pour ma part, j'ai étudié avec Carine Chapus durant son stage de 2ème année de Magistère EEA en 2005 la modélisation dans MONACO de contacts Schottky métal/nanotube. L'approche que nous avons adoptée s'inspire de celle mise en œuvre par Shen et al. pour la simulation Monte Carlo de contacts Schottky entre un métal ferromagnétique et un gaz d'électrons 2D formé dans GaAs [SHE04]. Le coefficient de transmission tunnel à travers la barrière formée dans le nanotube à l'interface avec le métal est calculé grâce à l'approximation WKB (pour Wentzel-Kramers-Brillouin). Ce coefficient permet d'une part de calculer la probabilité pour qu'une particule porteuse de charge présente dans le nanotube soit collectée par le métal par effet tunnel à travers la barrière Schottky. Il nous sert d'autre part à évaluer le nombre N de particules à injecter dans le nanotube depuis le métal au cours d'un pas sur le temps ∆t entre deux résolutions de l'équation de Poisson dans l'algorithme Monte Carlo : le courant I lié à l'injection du métal vers le nanotube est obtenu par application de la formule de Landauer-Büttiker (cf. [DAT95]) et N est donné par I∆t/q où q est la charge élémentaire de l'électron.

Un exemple de caractéristique courant-tension obtenue par cette méthode pour un contact Schottky entre un métal et un nanotube de carbone est représenté sur la Figure 57. Si l'allure de la courbe obtenue est de prime abord satisfaisante, il faut savoir que le système étudié est assez délicat à simuler. La combinaison de la mobilité élevée des nanotubes, de leur caractère unidimensionnel et de l'effet tunnel constitue en effet un cocktail très explosif. La valeur élevée de la mobilité implique que le temps de relaxation diélectrique τD dans le nanotube est au contraire faible (τD varie comme l'inverse de la mobilité). Cela oblige à effectuer des simulations avec un pas ∆t faible également (∆t doit typiquement être inférieur à τD/2) si l'on veut que le potentiel dans le nanotube reste stable. En outre dans un gaz de porteurs à une dimension, la densité d'états DOS diverge à faible énergie cinétique ε (DOS varie comme 1/√ε) ce qui rend le système très sensible aux moindres erreurs qui peuvent être commises sur la gestion des échanges inélastiques d'énergie entre électrons et phonons (déséquilibres possibles entre les absorptions et les émissions de phonons optiques). Enfin, transfert tunnel et approche particulaire Monte Carlo ne font pas forcément bon ménage… Tout cela explique peut-être le fait que dans nos simulations un courant faible mais non nul traverse la diode Schottky à tension nulle VAK appliquée. Il correspond à un flux de quelques dizaines de particules simulées qui sont collectées par le métal pendant 10000 itérations de ∆t = 5 × 10-16 s.

Si ce déséquilibre sur la gestion des flux de particules n'est pas génant dans le cas d'une diode, il nous a cependant empêchés dans la durée du stage de Carine Chapus (2 mois) de simuler un dispositif plus complet à deux contacts Schottky. Néanmoins, cette approche mérite d'être affinée pour tendre vers la simulation d'un transistor à contacts source-drain de type Schottky.

Grâce à ce travail d'incorporation de la gestion des nanotubes de carbone dans MONACO et à mon expérience sur le transport 1D acquise au cours de mon stage de DEA, j'apporte également une contribution à l'avancement des travaux de la thèse d'Hugues Cazin d'Honincthun. Ce dernier étudie actuellement à l'aide de MONACO des CNTFET à accès source-drain dopés et contacts ohmiques.


76

-2 10-10

-1 10-10

0

1 10-10

2 10-10

3 10-10

4 10-10

5 10-10

6 10-10

10-12

10-11

10-10

10-9

-0,16 -0,12 -0,08 -0,04 0 0,04 0,08

Cou

rant

I AK

(A) C

ourant |IAK | (A

)

Tension anode-cathode VAK (V)

Figure 57. Caractéristique courant-tension d'un contact Schottky entre un métal et un nanotube de carbone zig-zag de type (16,0). La hauteur de barrière à l'interface est égale à 0,3 eV. Le nanotube est supposé dopé N avec une

concentration en dopants égale à 1017 cm-3.

II – Perspectives

Mon programme de recherche pour les prochaines années s'inscrit en grande partie dans la logique des études que j'ai menées depuis 2002 sur l'électronique CMOS poussée à ses limites ultimes. Je continuerai également à aborder la nanoélectronique, à travers les travaux récemment initiés sur les contacts à nanotubes de carbone. Enfin, je compte re-travailler à l'avenir sur la spintronique, même si à l'heure actuelle l'objet de cette perspective n'est pas encore tout à fait bien identifié. Dans tous les cas, un effort important de modélisation est à fournir et les outils de calcul à développer pourront être utiles à l'étude de ces différentes thématiques. La présence depuis 2002 dans notre équipe d'un ingénieur numéricien, Christophe Chassat, nous permet notamment d'être ambitieux sur ce point.

II.1. Vers la fin de la roadmap Si ?

Les activités de notre équipe sur les composants de la filière Si pour l'électronique CMOS ont débuté avec les années 90. Nous nous demandons régulièrement si la fin n'en est pas très proche et pourtant cette thématique continue à bien nous occuper, et notamment moi ces 4 dernières années. Nous avons périodiquement des interrogations équivalentes au sujet de MONACO, dont la date de péremption est sans cesse reculée. Ainsi au début de ma thèse il était question que ce soit l'une des dernières, voire la dernière, dans le groupe qui soit basée sur la simulation Monte Carlo, 5 autres ont suivi depuis et 2 sont encore en cours. Tout cela s'est accompagné d'une évolution continue du code de MONACO, y compris vers la prise en compte d'effets relatifs à la mécanique quantique. Ce travail conséquent que nous continuons à fournir pour explorer les limites de la roadmap Si correspond à des besoins des grands groupes (CEA, ST Microelectronics) qui, avec les difficultés croissantes liées au fonctionnement de MOSFET de longueurs de grille inférieures à 50 nm, sollicitent de plus en plus des équipes académiques telles que la nôtre. Un accord de licence d'utilisation de MONACO a du reste été passé en 2001 avec le CEA-LETI. Le CEM2 de Montpellier et l'IMEP de Grenoble bénéficient également d'une telle licence. J'espère avoir convaincu les lecteurs avec la partie I.2 de ce manuscrit qu'il nous reste encore bien des problèmes passionnants à étudier dans cette thématique.

Mes perspectives sont d'abord de poursuivre les études en cours sur le dimensionnement des architectures de MOSFET alternatives à la structure à substrat massif utilisée jusqu'à présent. Cette activité, d'abord basée sur l'utilisation de la version semi-classique de MONACO, s'inscrit dans le


77

cadre du projet intégré européen PULLNANO qui devrait constituer la suite de NANOCMOS. PULLNANO est prévu sur 30 mois, a priori à partir du 1er avril 2006. Notre but sera de contribuer à la définition des composants qui seront intégrés dans les circuits correspondant aux nœuds technologiques 32 nm puis 22 nm. Nous nous intéresserons dans ce cadre aux dispositifs SG, DG et QG sur SOI, avec en particulier une étude de l'influence des contraintes ressenties par le Si sur les caractéristiques électriques de tels composants. Je compte fortement contribuer à cette activité de l'équipe comme je l'ai fait pour NANOCMOS. Ce travail nous permet d'avoir des échanges réguliers avec les industriels de la microélectronique, ce qui est indispensable si l'on veut comprendre voire anticiper les besoins en modélisation (soit en TCAD, pour Technology for Computer Assisted Design) de ce secteur.

Un des besoins exprimés actuellement par les fabricants de circuits CMOS concerne la compréhension physique des effets liés aux contraintes dues aux procédés technologiques (pour la définition de la grille, des prises de contacts…) dans les nano-MOSFET. Si dans un premier temps ces contraintes étaient non intentionnelles, on cherche actuellement à en tirer parti pour améliorer les propriétés de transport dans les canaux des transistors, sans avoir besoin de recourir à des couches de SiGe coûteuses à intégrer [ORT04]. Néanmoins, la non uniformité de telles contraintes rend leur étude quantitative par simulation bien plus complexe que dans les cas déjà étudiés [GUI04]. En effet, la description analytique usuelle des bandes de valence et de conduction devient insuffisante et il faut tenir compte de l’anisotropie des bandes de manière plus réaliste que ce que nous faisons actuellement. Dans ce but, l'intégration dans MONACO d'une description complète de la structure de bandes des semiconducteurs (approche dite full band) a été initiée, d'abord en 2004 dans le cadre du stage de DEA de Julien Vigroux et ensuite en 2005 avec le stage de M2R puis la thèse de Karim Huet. Cette thèse est financée par une bourse docteur-ingénieur BDI CNRS/ST Microelectronics et se déroule en collaboration avec l'équipe TCAD (Davy Villanueva) de l'Alliance Crolles 2, constituée par ST Microelectronics, Philips et Freescale, et un groupe du L2MP (Nicolas Cavassilas, Fabienne Michelini) qui calcule les structures de bandes de Si contraint ou non par la méthode k.p (cf. [RIC03]). Si je n'ai pas directement suivi les stages de Julien Vigroux et de Karim Huet, je m'implique fortemement dans l'encadrement de la thèse de ce dernier (dont la direction est actuellement assurée par Sylvie Galdin-Retailleau). Jusqu'à présent, Karim Huet a intégré l’exploitation des structures de bandes k.p dans un code Monte Carlo en champ constant. Il a validé cette approche en confrontant ses résultats de simulation à l’expérience (mobilités, courbes vitesse-champ) [CNs23]. La suite du travail qu'il mène actuellement consiste à intégrer cette gestion full band du transport à MONACO pour la simulation de dispositifs (couplage avec la résolution de l'équation de Poisson). Enfin, il tâchera de prendre en compte des structures de bandes dans des cas de contraintes plus complexes (avec une composante de cisaillement par exemple).

Les outils de modélisation et de simulation dédiés à l'étude des transistors silicium des futures générations de filières CMOS doivent plus globalement être développés. Dans ce but, nous proposons de mettre en œuvre avec d'autres équipes, académiques (L2MP, LPM, IMEP) ou appartenant à de grands groupes (CEA-LETI, ST Microelectronics, Philips SAS), une méthodologie cohérente allant de la physique des matériaux à la simulation de circuits élémentaires, adaptée aux innovations technologiques pressenties en termes d'architecture de canal et de matériaux. Nous nous attacherons tout particulièrement à une description rigoureuse du transport électronique en incluant les phénomènes physiques caractéristiques des dimensions nanométriques (effets quantiques, effets non stationnaires), de l'utilisation de diélectriques de grille de forte permittivité et des contraintes mécaniques générées par croissance pseudomorphique ou par ingénierie contrôlée par les procédés technologiques. Nous aurons également le souci constant de faire un point régulier sur les dispositifs et les caractérisations disponibles dont l'exploitation permettra la validation des modèles et des simulateurs développés. Cette démarche a reçu en 2005 le label de l'Agence Nationale de la Recherche dans le cadre de l'appel à projets du programme PNANO en nanosciences et nanotechnologies. Ce projet intitulé MODERN, pour MOdélisation de Dispositifs Electronique en Régime Nanométrique, est coordonné par Philippe Dollfus, il s'étale sur 36 mois à partir de


78

décembre 2005 et je m'y implique en tant que coordinateur de l'axe 1 qui porte sur la simulation des effets quantiques dans les transistors nanométriques. Pour ce qui est de l'IEF, cette activité correspond d'une part à l'utilisation et au développement de la version 2Dk de MONACO mise au point par Jérôme Saint-Martin lors de sa thèse et d'autre part à une approche encore très peu répandue dans la littérature et basée sur les fonctions de Wigner (nous y reviendrons dans le paragraphe suivant). Dans notre équipe, Damien Querlioz travaille sur ce dernier sujet depuis son stage de M2R en 2005 et poursuit cette étude dans le cadre d'une thèse dont la direction est assurée par Philippe Dollfus. La thèse de Karim Huet apparaît également dans le projet MODERN qui, plus globalement, s'apparente à ce que nous réalisons au niveau européen dans le Réseau d'Excellence SINANO.

Pour décrire le comportement de composants de longueur inférieure à 10 nm, les approches purement quantiques (transport dans la direction source-drain inclus) deviennent indispensables, notamment pour rendre compte de la possibilité de fuites de courant par effet tunnel à travers la barrière source-canal. Parmi les différents formalismes de transport quantique applicables à la simulation de composants et qui peuvent aller au-delà de l'approximation purement balistique, nous avons retenu le formalisme de la fonction de Wigner qui permet d'inclure "naturellement" l'effet des interactions [JAC01,SHI03]. Il s'agit d'une formulation avancée de la mécanique quantique pour des systèmes subissant des interactions. La fonction de Wigner est une pseudo-fonction de distribution fW(r,k), éventuellement négative, dont l’évolution est régie par une équation du type Boltzmann. D’un point de vue formel, on peut considérer la fonction de Wigner comme une somme de "pseudo-particules", ayant chacune une position r, un vecteur d’onde k et une amplitude A, éventuellement négative. Les coordonnées r et k de ces pseudo-particules évoluent comme celles de particules classiques et leur amplitude varie selon une expression propre au formalisme de Wigner. Elles subissent des collisions selon des lois de probabilité calculées par la règle d’or de Fermi. Damien Querlioz développe actuellement une version modifiée de MONACO incluant la gestion des fonctions de Wigner. Il a pu la tester avec succès dans le cas de la simulation de diodes tunnel résonantes, en comparant ses résultats d'une part à des données expérimentales et d'autre part à des simulations effectuées dans notre groupe par Do Van Nam qui prépare actuellement une thèse sur la modélisation des nanodispositifs à l'aide du formalisme des fonctions de Green hors d'équilibre, en cotutelle entre l'IEF (Philippe Dollfus) et l'Institut de Physique d'Hanoi au Vietnam (Van Lien Nguyen). J'ai commencé depuis peu à suivre le travail de Damien Querlioz [CIa14]. En effet, Jérôme Saint-Martin et lui mettent en commun leurs compétences en combinant, sous nos yeux admiratifs, leurs versions respectives de MONACO (2Dk et Wigner) pour réaliser des simulations de transistors DG ultra-courts (LG = 6 nm) tenant compte à la fois des mécanismes de collision, des effets de confinement quantique dans la direction z perpendiculaire aux grilles et de la nature ondulatoire des porteurs de charge dans la direction source-drain, tout cela dans un temps de calcul qui reste raisonnable [RI11]. Ils sont en effet parvenus à réduire d'un facteur 15 le temps nécessaire pour effectuer des simulations MONACO 2Dk en développant une approche perturbative pour la détermination des niveaux quantiques selon z [CIa17].

En plus de toutes ces activités sur lesquelles nous avons des engagements contractuels, je vais m'impliquer dans d'autres sujets, de façon plus ou moins importante suivant ma disponibilité. En collaboration avec l'équipe de Simon Deleonibus au CEA-LETI, Jérôme Saint-Martin et moi tâchons d'améliorer un modèle d'extraction de la balisticité effective Beff qui a été proposé par Chen et al. [CHE02b]. Ces derniers ont en effet proposé d'utiliser un modèle analytique de transport quasi balistique popularisé par Lundstrom [LUN02] pour évaluer Beff à partir de caractéristiques courant-tension de nano-MOSFET réalisées à température variable. Jérôme Saint-Martin a appliqué cette méthode à des mesures qu'il a effectuées sur des transistors DG lors d'un séjour de 3 semaines au CEA-LETI durant sa thèse. L'accord entre les valeurs de Beff ainsi extraites et nos résultats Monte Carlo est déjà très encourageant d'un point de vue au moins qualitatif.

Il est également probable que je m'investisse à la rentrée 2006 en tant qu'encadrant universitaire d'une thèse proposée par Sylvain Barraud, actuellement ingénieur en modélisation au CEA-LETI.


79

Le sujet, financé par le CEA dans le cadre d'un CFR (Contrat de Formation par la Recherche), porte sur le transport dans les MOSFET à multi-fils nanométriques de Si ou Ge [BAR05] et utilisera massivement la version 3D (géométrique) de MONACO dont le CEA-LETI exploite une licence d'utilisation depuis 2001. Je connais bien ce sujet abordé dans le cadre de CMOS-D-ALI (cf. partie I.2.a) et notre équipe a déjà l'habitude des thèses co-encadrées avec le CEA-LETI avec les travaux d'Emmanuel Fuchs (cf. [FUC05], thèse démarrée en octobre 2002 et soutenue en janvier 2006) et de Marie-Anne Jaud (cf. [JAU05], thèse démarrée en octobre 2003). Un travail de caractérisation au CEA-LETI est également prévu pour enrichir et valider les diverses hypothèses théoriques envisagées. Cette thèse sera aussi l'occasion de poursuivre un travail sur la modélisation des interactions avec les impuretés ionisées distantes, dont on soupçonne qu'elles sont la cause de la réduction de la mobilité dans les MOSFET à isolants high κ, travail initié par Olivier Genlinso, étudiant du M2 Pro Nanotechnologies d'Orsay dont je suis responsable, lors de son stage effectué en 2005 au CEA-LETI avec Sylvain Barraud.

II.2. En dehors de la roadmap ?

Si le travail en perspective ne manque pas pour ce qui est de la filière CMOS "classique", il nous faut bien évidemment nous intéresser aux composants susceptibles de constituer des alternatives crédibles aux MOSFET pour des applications en électronique numérique rapide, ou bien capables de coexister avec la technologie CMOS pour certaines applications spécifiques.

Comme nous l'avons déjà évoqué, les transistors à nanotubes de carbone apparaissent comme un lien naturel entre les MOSFET Si et la future nanoélectronique. Pour finir de s'en convaincre, on peut consulter les présentations évoquant ce sujet qui se multiplient sur le site web du département de technologie et recherche en filière Si d'Intel (cf. http://www.intel.com/technology/silicon/). Les activités de notre équipe sur ce sujet tendent également à foisonner, avec des participations au projet NANOSYS de l'AC Nanosciences 2004, à la thématique "Electronique Moléculaire et Quantique" du Centre de Compétences en Nanosciences d'Ile-de-France qui se met en place actuellement et le projet ANR/PNANO HF-CNT (coordonné par le Laboratoire d'Electronique Moléculaire du CEA Saclay) qui vient de démarrer. Sylvie Galdin-Retailleau, qui co-encadre la thèse d'Hugues Cazin d'Honincthun dirigée par Jean-Philippe Bourgoin du CEA Saclay, se charge de coordonner nos travaux sur les nanotubes. Je dois participer à ces activités en poursuivant l'étude entamée sur les contacts Schottky entre métaux et nanotubes, sujet qui reste toujours d'actualité même si d'autres types de contacts sont considérés dans la littérature [APP05,AUV05,JAV05]. L'utilisation du formalisme de Wigner pour modéliser de tels phénomènes est en particulier séduisante.

Les nanotubes de carbone pourraient constituer également pour moi une occasion d'étudier à nouveau les effets relatifs au spin électronique (je me suis du reste intéressé à nouveau et très récemment au spin-FET sur sollicitation d'un jeune docteur du LAAS, Pascal Gallo [CIa16]). Quelques groupes ont déjà observé expérimentalement des effets de magnétorésistance significatifs dans des systèmes où deux contacts en Co sont connectés par un nanotube [ALP01,ZHA02]. Très récemment, des résultats reportant le contrôle possible de la magnétorésistance par une électrode de grille ont été publiés [NAG06]. Nous avons déjà discuté de travaux sur ce sujet avec l'équipe d'Anne-Marie Haghiri, du département MMS de l'IEF, qui s'intéresse également à de telles études. L'objet à simuler (par nous) et réaliser (par le groupe d'Anne-Marie Haghiri dans la CTU IEF/MINERVE) pourrait être un CNTFET incluant des électrodes de source-drain constituées par des matériaux très fortement polarisés en spin comme les oxydes de manganèse à valence mixte, ou manganites, du type LaSrMnO3 [HAG03]. Hueso et al. ont récemment soumis un article prouvant la viabilité de l'injection polarisée en spin par une électrode en La0,67Sr0,33MnO3 dans un nanotube métallique (6,6) [HUE05]. Là encore, le travail initié sur les Schottky métal/nanotube sera le point de départ de nos activités sur ce sujet (du reste nous y pensions déjà lors du stage de Carine Chapus). Le spin-FET pourrait donc être finalement un transistor à nanotube semiconducteur, même si dans ce type de matériau les effets de couplage spin-orbite comme le terme de Rashba risquent bien d'être faibles voire inobservables d'après des travaux théoriques récents [DEM05].


80

Enfin, j'ai été sollicité par Thibaut Devolder du département NST (NanoSpinTronique) de l'IEF pour apporter un soutien théorique aux travaux de Julien Vigroux. Ce dernier prépare actuellement une thèse dans le groupe de Günther Bayreuther à l'Université de Regensburg en Allemagne, dans le cadre du réseau européen Marie Curie (Research Training Network) Ultrasmooth auquel participe Thibaut Devolder. Julien Vigroux travaille sur la réalisation d'un transistor à base perméable, constitué d'un émetteur métallique, d'une base également métallique comprenant un empilement ferromagnétique/paramagnétique/ferromagnétique séparé de l'émetteur par une couche isolante ultra-mince en alumine et d'un collecteur en GaAs. Cette structure est équivalente à celle présentée par le groupe de Stuart Parkin d'IBM Almaden en 2003 et dans laquelle les variations du courant collecteur en fonction du champ magnétique appliqué peuvent atteindre 3400% [VAN03]. Julien Vigroux tâche actuellement d'optimiser la technologie de fabrication d'un tel composant (couches métalliques cristallines et non plus polycristallines) afin de réduire les courants de fuite la traversant. D'après une première discussion avec Günther Bayreuther, je pourrais intervenir dans cette étude en évaluant le temps de relaxation de spin des électrons injectés par la base dans le collecteur en GaAs à travers la barrière Schottky formée à l'interface entre métal et semiconducteur. L'expérience acquise pendant ma thèse et les années qui ont suivi sur la dynamique de spin dans les semiconducteurs III-V devrait effectivement me permettre de réaliser rapidement ce type de calculs. Néanmoins, le groupe de Günther Bayreuther serait en premier lieu intéressé par une modélisation plus globale de la structure, de l'émetteur métallique jusqu'au collecteur en GaAs, en passant par l'isolant tunnel entre émetteur et base métallique. Une telle étude nécessite une réflexion préalable importante sur les modèles qui doivent être mis en œuvre dans ce but.

81

Chapitre III – Sélection de publications

Les publications représentatives de mes travaux sont regroupées dans un recueil séparé (elles figurent sur fond gris dans la liste à la fin du chapitre I). Les versions électroniques de mes articles peuvent de plus être téléchargées à l'adresse :

http://www.ief.u-psud.fr/~bournel

Chapitre III Sélection de publications

82

83

Annexe I – Références bibliographiques [ABA98] S. Ababou, B. Lépine, R. Pingel, A. Godefroy, A. Quémerais, A. Guivarc'h, G. Jézéquel

"Growth on cobalt on GaAs(001) studied by photoemission and photoelectron diffraction", Surface Review Letters 5 (1), 285-288 (1998).

[ALP01] B. W. Alphenaar, K. Tsukagoshi, M. Wagner "Spin transport in nanotubes", Journal of Applied Physics 89 (11), 6863-6867 (2001).

[AND05] T. W. Andre, J. J. Nahas, C. K. Subramanian, B. J. Garni, H. S. Lin, A. Omair, W. L. Martino "A 4-Mb 0.18-µm 1T1MTJ toggle MRAM with balanced three input sensing scheme and locally mirrored unidirectional write drivers", IEEE Journal of Solid-State Circuits 40 (1), 301-309 (2005).

[APP05] J. Appenzeller, Y.-M. Lin, J. Knoch, Z. Chen, Ph. Avouris "Comparing carbon nanotube transistors - the ideal choice: a novel tunneling device design", IEEE Transaction on Electron Devices 52 (12), 2568-2576 (2005).

[ASE98] A. Asenov "Random dopant-induced threshold voltage lowering and fluctuations in sub-0.1-µm MOSFET", IEEE Transaction on Electron Devices 45 (12), 2505–2513 (1998).

[AUB05] V. Aubry-Fortuna, P. Dollfus, S. Galdin-Retailleau "Electron effective mobility in strained Si/ Si1-xGex MOS devices using Monte Carlo simulation", Solid-State Electronics 49 (8), 1320-1329 (2005).

[AUV05] S. Auvray, V. Derycke, M. Goffman, A. Filoramo, O. Jost, J.-P. Bourgoin "Chemical Optimization of Self-Assembled Carbon Nanotube Transistors", Nano Letters 5 (3), 451-455 (2005).

[BAC01] A. Bachtold, P. Hadley, T. Nakanishi, C. Dekker "Logic circuits with carbon nanotube transistors", Science 294 (5545), 1317 (2001)

[BAI88] M. N. Baibich, J. M. Broto, A. Fert, F. Nguyen van Dau, F. Petroff, P. Etienne, G. Creuzet, A. Friederich, J. Chazeles "Giant magnetoresistance of (001) Fe/(001) Cr magnetic superlattices", Physical Review Letters 61 (21), 2472-2475 (1988).

[BAL87] F. Balestra, S. Cristoloveanu, M. Benachir, J. Brini, T. Elewa "Double-Gate Silicon-on-Insulator Transistor with Volume Inversion: A new Device with Greatly Enhanced Performance", IEEE Electron Device Letters 8 (9), 410-412 (1987)

[BAR01] S. Barraud "Effet d'une répartition discrète et aléatoire des impuretés dans le canal des MOSFET sub-100 nm : Etude théorique par simulation Monte Carlo 3D", Thèse de Doctorat en Sciences, Université Paris-Sud 11, 28 septembre 2001.

[BAR02] S. Barraud, P. Dollfus, S. Galdin, P. Hesto "Short-range and long-range Coulomb interactions for 3D Monte Carlo device simulation with discrete impurity distribution", Solid-State Electronics 46 (7), 1061-1067 (2002).

[BAR05] S. Barraud, L. Clavelier, T. Ernst "Electron transport in thin SOI, strained-SOI and GeOI MOSFET by Monte-Carlo simulation", Solid-State Electronics 49 (7), 1090-1097 (2005)

[BOU04a] J.-P. Bourgoin, A. Loiseau, J.-F. Nierengarten "Fullerènes et nanotubes de carbone", dans "Les nanosciences : Nanotechnologies et nanophysique", sous la direction de Marcel Lahmani, Claire Dupas et Philippe Houdy, Belin (collection Echelles), chapitre 8, pp. 255-294 (2004).

[BOU04b] J.-P. Bourgoin, D. Vuillaume, M. F. Goffman, A. Filoramo "L'électronique moléculaire", dans "Les nanosciences : Nanotechnologies et nanophysique", sous la direction de Marcel Lahmani, Claire Dupas et Philippe Houdy, Belin (collection Echelles), chapitre 13, pp. 400-449 (2004).

Annexe I Références bibliographiques

84

[BRI98] R. S. Britton, T. Grevatt, A. Malinowski, R. T. Harley, P. Perozzo, A. R. Cameron, A. Miller "Room temperature spin relaxation in GaAs/AlGaAs multiple quantum wells", Applied Physics Letters 73 (15), 2140- (1998).

[BUR01] G. Burkard, D. Loss "Coherent dynamics and manipulation of electron spins in nanostructures", Physica E 9 (1), 175-184 (2001).

[BYC84] Yu. A. Bychkov, E. I. Rashba "Properties of a 2D electron gas with lifted spectral degeneracy", Soviet Physics JETP Letters 39 (2), 78-81 (1984).

[CAZ05] H. Cazin d'Honincthun, S. Galdin-Retailleau, J. Sée, P. Dollfus "Electron-phonon scattering and ballistic behaviour in semiconducting carbon nanotubes", Applied Physics Letters 87 (17), 172112 (2005).

[CHA88] C. Chappert, P. Bruno "Magnetic anisotropy in metallic ultrathin films and related experiments on cobalt films", Journal of Applied Physics 64 (10), 5736-5741 (1988).

[CHA03] R. Chau, B. Boyanov, B. S. Doyle, M. Doczy, S. Datta, S. Hareland, B. Jin, J. Kavalieros, M. Metz "Silicon nano-transistors for logic applications", Physica E 19 (1-2), 1-5 (2003).

[CHE02a] Q. Chen, B. Agrawal, J. D. Meindl "A comprehensive analytical subthreshold swing (S) model for double-gate MOSFETs", IEEE Transaction on Electron Devices 49 (6), 1086-1090 (2002).

[CHE02b] M. J. Chen, H.-T. Huang, K.-C. Huang, P.-N. Chen, C.-S. Chang, C. H. Diaz "Temperature dependent channel backscattering coefficients in nanoscale MOSFETs", Technical Digest of IEDM'02, 39-42 (2002).

[COL04] J.-P.Colinge "Multiple-gate SOI MOSFET", Solid-State Electronics 48 (6), 897-905 (2004).

[DAS90] B. Das, S. Datta, R. Reifenberger "Zero-field spin splitting in a two-dimensional electron gas", Physical Review B 41 (12), 8278-8287 (1990).

[DAT90] S. Datta, B. Das "Electronic analog of the electro-optic modulator", Applied Physics Letters 56 (7), 665-667 (1990).

[DAT95] S. Datta "Electronic transport in mesocopic systems", Cambridge University Press (1995).

[DEL00] V. Delmouly "Réalisation et caractérisation de contacts Co/GaAs pour l'étude de la collection d'électrons polarisés en spin", Thèse de Doctorat en Sciences, Université Paris-Sud 11, 27 septembre 2000.

[DEM05] A. De Martino, R. Egger "Rashba spin–orbit coupling and spin precession in carbon nanotubes", Journal of Physics: Condensed Matter 17 (36), 5523-5532 (2005).

[DRE55] G. Dresselhaus "Spin-orbit coupling effects in zinc blende structures", Physical Review 100 (2), 580-586 (1955).

[DUB04] E. Dubois, G. Larrieu "Measurement of low Schottky barrier heights applied to metallic source-drain metal–oxide–semiconductor field effect transistors", Journal of Applied Physics 96 (1), 729-737 (2004).

[DUR04] T. Dürkop, S. A. Getty, E. Cobas, M. S. Fuhrer "Extraordinary mobility in semiconducting carbon nanotubes", Nano Letters 4 (1), 35-39 (2004).

[DYA72] M. I. D'yakonov, V. I. Perel' "Spin relaxation of conduction electrons in non centrosymmetric semiconductors ", Soviet Physics-Solid State 13 (12), 3023-3026 (1972).


85

[DYA86] M. I. D'yakonov, V. Yu. Kachorovskii "Spin relaxation of two-dimensional electrons in noncentrosymmetric semiconductors", Soviet Physics Semiconductors 20 (1), 110-112 (1986).

[ELL54] R. J. Elliott "Theory of the effect of spin-orbit coupling on magnetic resonance in some semiconductors", Physical Review 96 (2), 266-279 (1954).

[FEN04] C. Fenouillet-Beranger, T. Skotnicki, S. Monfray, N. Carriere, F. Boeuf "Requirement for ultra-thin-film devices and new materials for the CMOS roadmap", Solid-State Electronics 48 (6), 961-967 (2004).

[FER00] D. K. Ferry, R. Akis, D. Vasileska "Quantum effects in MOSFETs: Use of an effective potential in 3D Monte Carlo simulation of ultra-short channel devices", Technical Digest of IEDM'00, 287-290 (2000).

[FER01] A. Fert, H. Jaffrès "Conditions for efficient spin injection from a ferromagnetic metal into a semiconductor", Physical Review B 64 (18), 184420 (2001).

[FIE99] R. Fiederling, M. Keim, G. Reuscher, W. Ossau, G. Schmidt, A. Waag, L. W. Molenkamp "Injection and detection of a spin-polarized current in a light-emitting diode", Nature 402 (6763), 787-790 (1999).

[FIL97a] A. Filipe, A. Schuhl "Magnetism of Fe thin layers on GaAs (001)", Journal of Applied Physics 81 (8), 4359-4361 (1997).

[FIL97b] A. Filipe "Jonction métal/semiconducteur : structure et magnétisme d'interface, transport électronique et dépendance en spin", Thèse de Doctorat en Sciences, Ecole Polytechnique, 19 septembre 1997.

[FIL00] A. T. Filip, B. H. Hoving, F. J. Jedema, B. J. van Wees, B. Dutta, S. Borghs "Experimental search for electrical spin-injection in a semiconductor", Physical Review B 62 (15), 9996-9999 (2000).

[FIS77] G. Fishman, G. Lampel "Spin relaxation of conduction electrons in p-type gallium arsenide", Physical Review B 16 (2), 820-831 (1977).

[FIS03] M. V. Fischetti, "Scaling the MOSFETs to the limit: A physicist's perspective", Journal of Computational Electronics 2 (3), 73-79 (2003).

[FUC05] E. Fuchs, P. Dollfus, G. Le Carval, S. Barraud, D. Villanueva, F. Salvetti, H. Jaouen, T. Skotnicki "A new backscattering model giving a description of the quasi ballistic transport in nano-MOSFET," IEEE Transaction on Electron Devices 52 (10), 2280-2289 (2005).

[GAM04] F. Gamiz, J. B. Roldan, A. Godoy, J. E. Carceller, P. Cartujo "Double gate silicon on insulator transistors. A Monte Carlo study", Solid-State Electronics 48 (6), 937-945 (2004).

[GAR99] S. Gardelis, C. G. Smith, C. H. W. Barnes, E. H. Linfield, D. A. Ritchie "Spin-valve effects in a semiconductor field effect transistor: a spintronic device", Physical Review B 60 (11), 7764-7767 (1999).

[GUI04] T. Guillaume, M. Mouis, S. Maîtrejean, A. Poncet, M. Vinet, S. Deleonibus "Evaluation of strain-induced mobility variation in TiN metal gate SOI n-MOSFETs", Proceedings ESSDERC'04, 393-396 (2004).

[GUP93] S. Gupta, S. Sethi, P. K. Bhattacharya "Picosecond carrier lifetime in Erbium-doped-GaAs", Applied Physics Letters 62 (10), 1128-1130 (1993).

[HAG03] A.-M. Haghiri-Gosnet, J.-P. Renard "CMR manganites: physics, thin films and devices", Journal of Physics D: Applied Physics 36 (8), R127–R150 (2003).

[HAM86] M. F. Hamer "First-order parameter extraction on enhancement silicon MOS transistors," IEE Proceedings 133 pt. I (2), 49-54 (1986).


86

[HAM00] P. R. Hammar, B. R. Bennett, M. J. Yang, M. Johnson "Observation of spin polarized transport across a ferromagnet-two-dimensional electron gas interface", Journal of Applied Physics 87 (9), 4665-4669 (2000).

[HAN03] A. T. Hanbicki, O. M. J. van ’t Erve, R. Magno, G. Kioseoglou, C. H. Li, B. T. Jonker, G. Itskos, R. Mallory, M. Yasar, A. Petrou "Analysis of the transport process providing spin injection through an Fe/AlGaAs Schottky barrier", Applied Physics Letters 82 (23), 4092-4094 (2003).

[HAR03] S. Harrison, P. Coronel, F. Leverd, R. Cerutti, R. Palla, D. Delille, S. Borel, S. Jullian, R. Pantel, S. Descombes, D. Dutartre, Y. Morand, M. P. Samson, D. Lenoble, A. Talbot, A. Villaret, S. Monfray, P. Mazoyer, J. Bustos, H. Brut, A. Cros, D. Munteanu, J.-L. Autran, T. Skotnicki "Highly performant double gate MOSFET realized with SON process", Technical Digest of IEDM'03, 449-452 (2003).

[HES84] P. Hesto, "Simulation Monte-Carlo du transport non stationnnaire dans les dispositifs submicroniques : importance du phénomène balistique dans GaAs à 77K", Thèse d’Etat, Université Paris-Sud 11, février 1984.

[HIR99] A. Hirohata, Y. B. Xu, C. M. Guertler, J. A. C. Bland "Spin-dependent electron transport at the ferromagnet/semiconductor interface", Journal of Applied Physics 85 (8), 5804-5806 (1999).

[HOL06] A. W. Holleitner, V. Sih, R. C. Myers, A. C. Gossard, D. D. Awschalom "Suppression of spin relaxation in submicron InGaAs wires", cond-mat/0602155.

[HU01] C. M. Hu, J. Nitta, A. Jensen, J. B. Hansen, H. Takayanagi "Spin-polarized transport in a two-dimensional electron gas with interdigital-ferromagnetic contacts", Physical Review B 63 (12), 125333 (2001).

[HUE05] L. E. Hueso, J. M. Pruneda, V. Ferrari, G. Burnell, J. P. Valdes-Herrera, B. D. Simons, P. B. Littlewood, E. Artacho, N. D. Mathur "Efficient spin polarised injection from manganites into carbon nanotubes", cond-mat/0511697.

[HYL99] J. T. Hyland, G. T. Kennedy, A. Miller, C. C. Button "Spin relaxation and all optical polarization switching at 1.52 micrometres in InGaAs(P)/InGaAsP multiple quantum wells", Semiconductor Science and Technology 14 (3), 215-221 (1999).

[IIJ91] S. Iijima "Helical microtubules of graphitic carbon", Nature 354 (6348), 56-58 (1991).

[ITRS] International Technology Roadmap for Semiconductors, http://public.itrs.net/.

[JAC01] C. Jacoboni, R. Brunetti, P. Bordone, A. Bertoni "Quantum transport and its simulation with the Wigner-function approach", International Journal of High Speed Electronics and Systems 11 (2), 387-423 (2001).

[JAU05] M.-A. Jaud, S. Barraud, P. Dollfus, H. Jaouen, F. De Crecy, G. Le Carval "Quantum-corrected Monte-Carlo simulation of double-Gate nMOSFET", 15th Workshop on the Modeling and Simulation of Electron Devices (MSED 2005), Pise, Italie, 4-5 juillet 2005, à paraître dans Journal of Computational Electronics.

[JAV05] A. Javey, R. Tu, D. B. Farmer, J. Guo, R. G. Gordon, H. Dai "High performance n-type carbon nanotube field-effect transistors with chemically doped contacts", Nano Letters 5 (2), 345-348 (2005).

[JUL75] M. Jullière "Tunneling between ferromagnetic films", Physics Letters 54A (3), 225-226 (1975).

[KAR03] O. Z. Karimov, G. H. John, R. T. Harley, W. H. Lau, M. E. Flatté, M. Henini, R. Airey "High temperature gate control of quantumwell spin memory", Physical Review Letters 91 (24), 246601 (2003).


87

[KIS00] A. A. Kiselev, K. W. Kim "Progressive suppression of spin relaxation in two-dimensional channels of finite width", Physical Review B 61 (19), 13115-13120 (2000).

[LAM98] G. Lampel "Effet de filtre à spin dans le transport entre semiconducteur et matériaux magnétiques", Journée "Semiconducteurs et ferromagnétisme", Paris, 28 octobre 1998.

[LAU04] I. Lauer, T. A. Langdo, Z.-Y. Cheng, J. G. Fiorenza, G. Braithwaite, M. T. Currie, C. W. Leitz, A. Lochtefeld, H. Badawi, M. T. Bulsara, M. Somerville, D. A. Antoniadis "Fully depleted n-MOSFETs on supercritical thickness strained SOI ", IEEE Electron Device Letters 25 (2), 83–85 (2004).

[LOM88] G. Lommer, F. Malcher, U. Rössler "Spin splitting in semiconductor heterostructures for B→0", Physical Review Letters 60 (8), 728-731 (1988).

[LUN02] M. Lundstrom and Z. Ren, "Essential physics of carrier transport in nanoscale MOSFETs", IEEE Transaction on Electron Devices 49 (1), 133-141 (2002).

[LUR90] S. Luryi, P. M. Mensz, M. R. Pinto, P. A. Garbinski, A. Y. Cho, D. L. Sivko "Charge injection logic", Applied Physics Letters 57 (17), 1787-1789 (1990).

[LUS05] J. Lusakowski, W. Knap, Y. Meziani, J.-P. Cesso, A. El Fatimy, R. Tauk, N. Dyakonova, G. Ghibaudo, F. Boeuf, T. Skotnicki "Ballistic and pocket limitations of mobility in nanometer Si metal-oxide semiconductor field-effect transistors", Applied Physics Letters 87 (5), 053507 (2005).

[MAL00] A. Malinowski, R. S. Britton, T. Grevatt, R. T. Harley, D. A. Ritchie, M. Y. Simmons "Spin relaxation in GaAs/AlxGa1-xAs quantum wells", Physical Review B 62 (19), 13034-13039 (2000).

[MAN99] M. A. Mangan, G. Spanos, T. Ambrose, G. A. Prinz "Transmission electron microscopy investigation of Co thin films on GaAs(001)", Applied Physics Letters 75 (3), 346-348 (1999).

[MEI02] G. Meier, T. Matsuyama, U. Merkt "Field effect in InAs/permalloy hybrid transistors", Physical Review B 65 (12), 125327 (2002).

[MON02] F. Monsef "Etude par simulation Monte Carlo des effets de quantification sur le transport dans les structures à effet de champ", Thèse de Doctorat en Sciences, Université Paris-Sud 11, 17 octobre 2002.

[MON04] F. Monsef, P. Dollfus, S. Galdin-Retailleau, H.-J. Herzog, T. Hackbarth " Electron transport in Si/SiGe modulation-doped heterostructures using Monte Carlo simulation", Journal of Applied Physics 95 (7), 3587-3593 (2004).

[MOO65] G. Moore "Cramming more components onto integrated circuits", Electronics 38 (8), 114-117 (1965).

[MOO96] J. S. Moodera, L. R. Kinder "Ferromagnetic-insulator-ferromagnetic tunneling: Spin-dependent tunneling and large magnetoresistance in trilayers junctions", Journal of Applied Physics 79 (8), 4724-4729 (1996).

[MOT02] V. F. Motsnyi, J. De Boeck, J. Das, W. Van Roy, G. Borghs, E. Goovaerts, V. I. Safarov "Electrical spin injection in a ferromagnetic/tunnel barrier/semiconductor heterostructure", Applied Physics Letters 81 (2), 265-267 (2002).

[NAG06] B. Nagabhirava, T. Bansal, G. U. Sumanasekera, B. W. Alphenaar, L. Liu "Gated spin transport through an individual single wall carbon nanotube", Applied Physics Letters 88 (2), 023503 (2006).

[NAK98] K. Nakajima, S. Okuno N., K. Inomata "Spin-dependent electron tunneling in ferromagnetic metal/insulator/semiconductor junctions using optical orientation", Japanese Journal of Applied Physics 37 (Part. 2, n°8A), L919-L922 (1998).


88

[OHN99] Y. Ohno, D. K. Young, G. Beschoten, F. Matsukura, H. Ohno, D. D. Awschalom "Electrical spin injection in a ferromagnetic semiconductor heterostructure", Nature 402 (6763), 790-792 (1999).

[OLS02] S. H. Olsen, A. G. O'Neill, L. S. Driscoll, K. S. K. Kwa, S. Chattopadhyay, A. M. Waite, Y. T. Tang, A. G. R. Evans, D. J. Norris, A. G. Cullis, D. J. Paul, D. J. Robbins "High-performance nMOSFETs using a novel strained Si/SiGe CMOS architecture", IEEE Transaction on Electron Devices 50 (9), 1961-1968 (2002).

[ORT04] C. Ortolland, S. Orain, J. Rosa, P. Morin, F. Arnaud, M. Woo, A. Poncet, P. Stolk "Electrical characterization and modeling of process induced strain in 65 nm CMOS technology", Proceedings ESSDERC'04, 137-140 (2004).

[OSB02] C.M. Osburn, I. Kim, S.K. Han, I. De, K.F. Yee, S. Gannavaram, S.J. Lee, C.-H. Lee, Z.J. Luo, W. Zhu, J.R. Hauser, D.-L. Kwong, G. Lucovsky, T.P. Ma, M. C. Öztürk "Vertically scaled MOSFET gate stacks and junctions: How far are we likely to go?", IBM Journal of Research and Development 46 (2/3), 299-315 (2002).

[PAR99] S. S. P. Parkin, K. P. Roche, M. G. Samant, P. M. Rice, R. B. Beyers, R. E. Scheuerlein, E. J. O'Sullivan, S. L. Brown, J. Bucchigano, D. W. Abraham, Y. Lu, M. Rooks, P. L. Trouilloud, R. A. Wanner, W. J. Gallagher "Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory", Journal of Applied Physics 85 (8), 5828-5833 (1999).

[PAR02] J.-T. Park, J.-P. Colinge "Mutiple-gate SOI MOSFETs: device design guidelines", IEEE Transaction on Electron Devices 49 (12), 2222-2229 (2002).

[PEN03] G. Pennington, N. Goldsman "Semiclassical transport and phonon scattering of electrons in semiconducting carbon nanotubes", Physical Review B 68 (4), 045426 (2003).

[PIE80] D. T. Pierce, R. J. Celotta, G.-C. Wang, W. N. Unertl, A. Galejs, C. E. Kuyatt, S. R. Mielczarek "GaAs spin polarized electron source", Review of Scientific Instruments 51 (4), 478-499 (1980).

[PON86] J. F. Pône, "Un ensemble de logiciels dédiés à la conception de dispositifs III-V et de cellules élémentaires de circuits intégrés", Thèse d’Etat, Université Paris-Sud 11, mai 1986.

[PRA03] S. Pramanik, S. Bandyopadhyay, M. Cahay "Spin dephasing in quantum wires", Physical Review B 68 (7), 075313 (2003).

[RAS60] E.I. Rashba "Properties of semiconductor with extremum loop. I/ Cyclotron and combinational resonance in a magnetic field perpendicular to the plane of the loop", Soviet Physics-Solid State 2 (), 1109-1122 (1960).

[RAS00] E.I. Rashba "Theory of electrical spin-injection: tunnel contact as a solution of the conductivity mismatch problem ", Physical Review B 62 (24), 16267-16270 (2000).

[RAS02] E. I. Rashba "Diffusion theory of spin injection through resistive contacts", European Physical Journal B 29 (4), 513-527 (2002).

[RIC03] S. Richard, F. Aniel, G. Fishman, N. Cavassilas "Energy-band structure in strained silicon: A 20 band k.p and Bir-Pikus Hamiltonian model", Journal of Applied Physics 94 (3), 1795-1799 (2003).

[RIM03] K. Rim, R. Anderson, D. Boyd, F. Cardone, K. Chan, H. Chen, S. Christansen, J. Chu, K. Jenkins, T. Kanarsky, S. Koester, B.H. Lee, K. Lee, V. Mazzeo, A. Mocuta, D. Mocuta, P. M. Mooney, P. Oldiges, J. Ott, P. Ronsheim, R. Roy, A. Steegen, M. Yang, H. Zhu, M. Ieong, H.-S. P. Wong "Strained Si CMOS (SS CMOS) technology: opportunities and challenges" Solid-State Electronics 47 (7), 1133-1139 (2003).


89

[SAI03] S. Saikin, M. Shen, M.-C. Cheng, V. Privman "Semiclassical Monte Carlo Model for in-plane transport of spin-polarized electrons in III-V heterostructures", Journal of Applied Physics 94 (3), 1769-1775 (2003).

[SAK87] H. Sakaki, T. Noda, K. Hirakawa, M. Tanaka, T. Matsusue "Interface roughness scattering in GaAs/AlAs quantum wells", Applied Physics Letters 51 (23), 1934-1936 (1987).

[SCH98] Th. Schäpers, G. Engels, J. Lange, Th. Klocke, M. Hollfelder, H. Lüth "Effect of the heterinterface on the spin splitting in modulated-doped InxGa1-xAs/InP quantum wells for B→0", Journal of Applied Physics 83 (8), 4324-4333 (1998).

[SCH00] G. Schmidt, D. Ferrand, L. W. Molenkamp, A. T. Filip, B. J. van Wees "Fundamental obstacle for electrical spin-injection from a ferromagnetic metal into a diffusive semiconductor", Physical Review B 62 (8), 4790-4793 (2000).

[SCH03] J. Schliemann, J. C. Egues, D. Loss "Non-ballistic spin field-effect transistor", Physical Review Letters 90 (14), 146801 (2003).

[SEE03] J. Sée "Théorie du blocage de Coulomb appliquée aux nanostructures semi conductrices : modélisation des dispositifs à nanocristaux de silicium", Thèse de Doctorat en Sciences, Université Paris-Sud 11, 16 décembre 2003.

[SHE04] M. Shen, S. Saikin, M.-C. Cheng "Monte Carlo modeling of spin injection through a Schottky barrier and spin transport in a semiconductor quantum well", Journal of Applied Physics 96 (8), 4319-4325 (2004).

[SHI03] L. Shifren, C. Ringhofer, D. K. Ferry "A Wigner function-based quantum ensemble Monte Carlo study of a resonant tunneling diode", IEEE Transaction on Electron Devices 50 (3), 769-773 (2003).

[SHU02] M. S. Shur "Low ballistic mobility in submicron HEMTs," IEEE Electron Device Letters 23 (9), 511-513 (2002).

[STM05] J. Saint-Martin "Etude par simulation Monte Carlo d'architectures de MOSFET ultracourts à grille multiple sur SOI", Thèse de Doctorat en Sciences, Université Paris-Sud 11, 2 décembre 2005.

[SUZ96] K. Suzuki, Y. Tosaka, T. Sugii "Analytical threshold voltage model for short channel double-gate SOI MOSFET's", IEEE Transaction on Electron Devices 43 (7), 1166-1168 (1996).

[SVI03] A. Svizhenko, M. P. Anantram, "Role of scattering in nanotransistors", IEEE Transaction on Electron Devices 50 (6), 1459-1466 (2003).

[TAK96] A. Tackeuchi, Y. Nishikawa, O. Wada "Room temperature spin dynamics in GaAs/AlGaAs quantum wells", Applied Physics Letters 68 (6), 797-799 (1996).

[TAK99] A. Tackeuchi, T. Kuroda, S. Muto, Y. Nishikawa, O. Wada "Electron spin-relaxation dynamics in GaAs/AlGaAs quantum wells and InGaAs/InP quantum wells", Japanese Journal of Applied Physics 38 (8, Part 1), 4480-4487 (1999).

[TED73] P. M. Tedrow, R. Meservey "Spin polarization of electrons tunneling from films of Fe, Co, Ni, and Gd", Physical Review B 7 (1), 318-326 (1973).

[TER99] R. Terauchi, Y. Ohno, T. Adachi, A. Sato, F. Matsukura, A. Tackeuchi, H. Ohno "Carrier mobility dependence of electron spin relaxation in GaAs quantum wells", Japanese Journal of Applied Physics 38 (Part 1., No. 4B), 2549-2551 (1999).

[THO00] D. A. Thompson, J. S. Best "The future of magnetic data storage technology", IBM Journal of Research and Development 44 (3), 311-322 (2000).

[TRI05] V. Trivedi, J. G. Fossum, M. M. Chowdury "Nanoscale FinFETs with gate-source/drain underlap", IEEE Transaction on Electron Devices 52 (1), 56-62 (2005).


90

[VAN03] S. van Dijken, X. Jiang, S. S. P. Parkin "Giant magnetocurrent exceeding 3400% in magnetic tunnel transistors with spin-valve base layers", Applied Physics Letters 83 (5), 951-953 (2003).

[VEN02] R. Venugopal, Z. Ren, S. Datta, M. S. Lundstrom, D. Jovanovic "Simulating quantum transport in nanoscale MOSFETs: real vs. mode space approaches", Journal of Applied Physics 92 (7), 3730-3739 (2002).

[VIN05] M. Vinet, T. Poiroux, J. Widiez, J. Lolivier, B. Previtali, C. Vizioz, B. Guillaumot, Y. Le Tiec, P. Besson, B. Biasse, F. Allain, M. Cassé, D. Lafond, J.-M. Hartmann, Y. Morand, J. Chiaroni, S. Deleonibus "Bonded Planar Double-Metal-Gate NMOS transistors down to 10 nm", IEEE Electron Device Letters 26 (5), 317-319 (2005).

[VIS95] Š. Višnovský, M. Nývlt, V. Prosser, R. Lopušník, R. Urban, J. Ferré, G. Pénissard, D. Renard, R. Krishnan "Polar magneto-optics in ultrathin-magnetic-film structures", Physical Review B 52 (2), 1090-1106 (1995).

[WIL01] G.D. Wilk, R.M. Wallace, J.M. Anthony "High-k gate dielectrics: current status and materials properties considerations", Journal of Applied Physics 89 (10), 5243-5275 (2001).

[WAN05] Y. Y. Wang, M. W. Wu, "Schottky-barrier induced spin dephasing in spin injection", Physical Review B 72 (15), 153301 (2005).

[WOL01] S. A. Wolf, D. D. Awschalom, R. A. Buhrman, J. M. Daughton, S. von Molnar, M. L. Roukes, A. Y. Chtchelkanova, D. M. Treger "Spintronics: A Spin-Based Electronics Vision for the Future", Science 294 (5546), 1488-1495 (2001).

[WU99] Y. Z. Wu, H. F. Ding, C. Jing, D. Wu, G. S. Dong, X. F. Jin, K. Sun, S. Zhu "Epitaxy and magnetism of Co on GaAs(001)", Journal of Magnetism and Magnetic Materials 198-199 (1), 297-299 (1999).

[YAM04] S. Yamada "Spin-related transport in one-dimensional conductors made at high-in content InGaAs/InAlAs hetero-junctions", Science and Technology of Advanced Materials 5 (3), 301-304 (2004).

[YAN92] R.-H. Yan, A. Ourmazd, K. F. Lee "Scaling the Si MOSFET: from bulk to SOI to bulk", IEEE Transaction on Electron Devices 39 (7), 1704-1710 (1992).

[YAN04] F. L. Yang, D. H. Lee, H. Y. Chen, C. Y. Chang, S. D. Liu, C. C. Huang et al. "5 nm-gate nanowire FinFET", VLSI Technology Symposium, 196–197 (2004).

[ZER88] K. Zerrouati, F. Fabre, G. Bacquet, J. Bandet, J. Frandon, G. Lampel, G. Paget "Spin-lattice relaxation in p-type gallium arsenide single crystals", Physical Review B 37 (3), 1334-1341 (1988).

[ZHA02] B. Zhao, I. Mönch, T. Mühl, H. Vinzelberg, C. M. Schneider "Spin-dependent transport in multiwalled carbon nanotubes", Journal of Applied Physics 91 (10), 7026-7028 (2002).

[ZOU04] J. P. Zou, L. J. Wang, L. L. Tian, Z. P. Yu "Modeling of gate-induced spin precession in a Ge 2DHG channel", Physics Letters A 322 (3-4), 179-185 (2004).

[ZUT04] I. Zutic, J. Fabian, S. Das Sarma "Spintronics: Fundamentals and applications", Review of Modern Physics 76 (2), 323-410 (2004).

91

Annexe II – Modèle analytique pour la collection polarisée en spin

En appliquant le modèle de transport de dérive-diffusion au cas d'un substrat semiconducteur éclairé suivant l'axe x (avec x > 0 dans le semiconducteur) par un flux lumineux à polarisation circulaire, on peut écrire l'équation suivante [PIE80] :

0)xexp(.DL

)x(n)x(n

L

2n)x(n

xd

)x(nd )(2

s

)()(2

n

0)(2)(

2

=α−Φ

+−

−−

− ↓↑↑↓↓↑↓↑↓↑ [21]

où n↑(↓) est la densité d'électrons à spin up (down), nn DL τ= la longueur de diffusion des

électrons et sn DTL = leur longueur de relaxation de spin, n0 la concentration en électrons dans le semiconducteur non éclairé (fixée par le dopage), D le coefficient de diffusion des électrons, τn leur durée de vie et Ts leur temps de relaxation de spin, α le coefficient d'absorption du flux lumineux incident dans le semiconducteur, enfin Φ↑(↓) est la vitesse de génération d'électrons à spin up (down). On a de plus pour un semiconducteur comme GaAs éclairé par un flux à polarisation circulaire constitué de photons d'énergie Eph supérieure à la bande interdite EG mais inférieure à EG + ∆so, où ∆so est le clivage spin-orbite de la bande valence : Φ↑ = 3Φ0/4 et Φ↓ = Φ0/4, avec Φ0 = αP0/Eph où P0 est la puissance lumineuse incidente par unité de surface. La polarisation de spin photogénérée est en effet égale à 50% dans ces conditions.

A l'interface avec l'électrode ferromagnétique, le courant collecté peut s'écrire sour la forme :

)(rth)()( fTvnqJ ↓↑↓↑↓↑ = [22]

où )m2/(Tkv *Bth π= est la vitesse thermique de collection, Tr la transparence "moyenne" de

l'interface et f↑(↓) des coefficients représentatifs de la dépendance en spin de la collection. La

sélectivité en spin intrinsèque du contact est ↓↑

↓↑

+=

fff-f

PFM .

On résout les équations [21] et [22] pour obtenir notamment le courant total collecté :

( ) ⎟⎟⎟⎟

⎠

⎞

⎜⎜⎜⎜

⎝

⎛

+αΛ

++α

−Λ

+

−⎟⎠⎞

⎜⎝⎛ Λ

+⎟⎠⎞

⎜⎝⎛ Λ

+

Φ=

1LL2PL

1L

PL

1

PL

1L

1

LqJ 2n

FM

n

2FM

2FM

n0 [23]

où 1/L2 = 1/Ln2 + 2/Ls

2 et 1/Λ = vthTr/(2D). Il ne reste plus qu'à en déduire l'asymétrie en spin du courant collecté quand l'aimantation de l'électrode ferromagnétique change de sens (et donc PFM de signe) :

( ) ( )

( ) ( ) FMFMn2

FM2

n

FMnFM2

FM2

n

FMFM

FMFM

P1LLPL

11LL4

P1LLPL

11LL2

)P(J)P(J)P(J)P(J

α∆+αΛ+⎟⎠⎞

⎜⎝⎛ −

Λ++α

⎟⎟⎠

⎞⎜⎜⎝

⎛+αΛ+α∆⎟

⎠⎞

⎜⎝⎛ −

Λ++α

=−++−−+ [24]

Le terme ∆αFM est représentatif du dichroïsme circulaire de la couche ferromagnétique : quand l'aimantation change de signe, l'absorption du flux lumineux incident par l'électrode ferromagnétique qui recouvre le substrat semiconducteur varie et donc la vitesse de génération Φ0 est modifiée en relatif de ∆αFM.


92

Pour ∆αFM = 0, on a ( )( )1LL2

1LL%)100(J%)100(J%)100(J%)100(J

2n

n2

+α+α

=−+−− , l'asymétrie en spin est alors

maximale (et égale à 1/2) pour L = Ln c'est-à-dire quand la longueur de relaxation de spin Ls est très grande devant la longueur de diffusion.

93

Annexe III – Description de MONACO Le développement de MONACO a été initié par Patrice Hesto au début des années 80. Depuis,

de nombreuses personnes ont contribué à l'évolution de ce code à des degrés divers : V. Aubry-Fortuna, P. Bonjour, A. Bournel, S. Barraud, C. Brisset, E. Cassan, H. Cazin d'Honincthun, C. Chapus, C. Chassat, R. Castagné, J.-P. Courat, P. Dollfus, S. Galdin-Retailleau, P. Hesto, K. Huet, F. Monsef, M. Mouis, F.-X. Musalem, J.-L. Pélouard, J.-F. Pône, D. Querlioz, J. Saint-Martin. Depuis 1989, Philippe Dollfus est responsable de la maintenance et de l'évolution de MONACO.

MONACO utilise la méthode Monte Carlo particulaire pour calculer le mouvement des porteurs dans le semi-conducteur, c'est-à-dire qu’il résout l'équation de transport de Boltzmann statistiquement, en considérant chaque porteur individuellement. Au lieu de calculer de façon déterministe l'évolution des fonctions de distribution dans les espaces réel et réciproque, on calcule le mouvement de chaque porteur dans ces mêmes espaces avec le même niveau de description physique. Les fonctions de distribution peuvent être calculées a posteriori avec une précision uniquement limitée par le nombre de particules considérées. En fait, cette méthode ramène un calcul général complexe à la prise en compte d’un grand nombre de cas particuliers "simples", un cas particulier correspondant dans MONACO à la "vie" d’un électron dans le composant. Une telle approche stochastique est en principe aussi précise qu’une approche déterministe et est beaucoup moins lourde à mettre en œuvre pour la simulation de composants dans un espace réel à plus d'une dimension. Son principal inconvénient vient du fait qu'elle rend compte de façon imprécise des événements rares. Il est donc difficile ou coûteux d’extraire les queues de distributions de porteurs ou d'obtenir des résultats fiables en régime de très faible courant (par exemple le courant sous le seuil dans les MOSFET), nous y reviendrons plus loin.

Le calcul du mouvement des porteurs (méthode particulaire Monte Carlo) et la résolution de l'équation de Poisson (méthode des différences finies en 2D et des éléments finis en 3D) sont découplés temporellement par un pas de temps ∆t de l'ordre de la femtoseconde ou moins. A la fin de chaque pas de temps la distribution de champ électrique dans la structure est mise à jour après résolution de l'équation de Poisson dans un maillage rectangulaire de l'espace réel. Cette distribution de champ est utilisée pour calculer le mouvement des porteurs durant ∆t. Le choix de la discrétisation spatiale et temporelle obéit à des critères physiques liés aux longueurs et temps de relaxation caractéristiques, dépendant essentiellement de la nature des matériaux et de leur dopage. Le mouvement d’un porteur est décrit comme une succession de vols libres, régis par les équations de la dynamique, entrecoupés d’interactions instantanées avec les phonons et les défauts du cristal (impuretés, alliage, …). La durée des vols libres, la nature des interactions subies et leurs effets sur la vitesse du porteur sont tirés au sort sur la base de lois de probabilités d’interactions calculées au préalable par application de la règle d'or de Fermi. Ce processus de tirage au sort est le cœur de la méthode Monte Carlo.

Les grandeux calculées par MONACO sont de deux types. On a d'une part les grandeurs macroscopiques, courants aux électrodes, charges dans la structure simulée, et d'autre part les grandeurs microscopiques, distribution de champ et de potentiel, énergie, vitesse, et concentration des porteurs…

Les courants "instantanés" aux contacts sont calculés pour chaque ∆t comme la somme du courant dû au flux de porteurs ayant traversé le contact durant le pas de temps précédent et du courant de déplacement dû aux variations temporelles du champ électrique à la surface du contact. Les charges totales d'électrons et de trous contenues dans la structure sont également réactualisées en permanence, ou plus exactement à chaque fois qu’une particule entre dans le dispositif ou en sort.

Annexe III Description de MONACO

94

Par principe de la méthode, la position de chaque particule est connue à chaque instant, aussi bien dans l'espace réel que dans l'espace réciproque. On peut donc en déduire la distribution de toutes les grandeurs transportées par les porteurs (énergie, vitesse, concentration). Pour atténuer les effets du bruit particulaire, les quantités "instantanées" de ces grandeurs sont obtenues par lissage spatial : durant ∆t, chaque porteur contribue à l'énergie, la vitesse, ou la concentration d'une maille en proportion du temps qu'elle y passe. Ce lissage est surtout important pour le calcul des concentrations instantanées qui sont utilisées à chaque pas de temps pour la résolution de l'équation de Poisson. Les distributions de potentiel et de champ électrostatiques sont donc également connues en permanence.

Revenons enfin sur le problème de la détermination des faibles courants. Le nombre de particules utilisées pour la simulation d'un composant varie entre quelques dizaines de milliers et une centaine de milliers, ce qui introduit un bruit particulaire très important sur les grandeurs physiques instantanées. Le phénomène est aggravé par le fait qu’une forte proportion (environ 90%) de ces particules est consommée par les zones dopées nécessaires à la prise des contacts ohmiques. Les zones actives, celles où le comportement des porteurs est décisif pour le fonctionnement du composant, ne contiennent donc en général qu’un faible nombre de particules. On peut s’affranchir, dans une certaine mesure, du bruit particulaire en moyennant sur un temps suffisamment long les grandeurs que l'on cherche à obtenir, ou en utilisant des techniques de filtrage pour extraire des valeurs instantanées. Mais pour des cas extrêmes où le nombre de particules "actives" est vraiment très faible (régime sous le seuil d'un MOSFET par exemple), ces méthodes ne sont d’aucun secours. Nous utilisons alors une procédure de multiplication de porteurs dans les zones cruciales d’un composant afin d'y augmenter le nombre d’événements et d'améliorer la statistique. Une particule entrant dans une telle zone est dupliquée en N "sous-particules" identiques d’un poids statistique N fois plus faible que la particule initiale. Chacune de ces nouvelles particules vit alors sa propre histoire. Lorsqu'elle sort de la zone de multiplication, elle a une chance sur N de survivre et, le cas échéant, retrouve son poids statistique initial. Cette technique est très efficace et permet d'étudier les composants sur une grande plage de fonctionnement, en particulier les MOSFET sous le seuil.

UNIVERSITÉ DE PARIS-SUD U.F.R. SCIENTIFIQUE …bournel/PDF/Bournel_HDR2006.pdf · - TD (1996-1999)...

Documents

Transcript of UNIVERSITÉ DE PARIS-SUD U.F.R. SCIENTIFIQUE …bournel/PDF/Bournel_HDR2006.pdf · - TD (1996-1999)...