TP Compteurs - logique combinatoire

download TP Compteurs - logique combinatoire

of 13

  • date post

    03-Jul-2015
  • Category

    Education

  • view

    3.572
  • download

    7

Embed Size (px)

Transcript of TP Compteurs - logique combinatoire

  • 1. LES CIRCUIT ARITHMEITIQUE 1 I. Introduction Dans un circuit combinatoire ltat des sorties est uniquement fonction de ltat des variables dente. Cet tat reste stable tant que ltat des variables dente nest pas modifi. La sortie dun circuit combinatoire est une fonction boolenne de ses entres Objectif de TP Apprendre les circuits combinatoires arithmtiques Apprendre la structure de quelques circuits combinatoires souvent utiliss. Apprendre comment utiliser des circuits combinatoires pour concevoir dautres circuits plus complexes raliser des oprations arithmtiques de base (addition, comparaison, soustraction,..), et cela avec limplantation dans le digital traner Et pour ce TP on utilise : Logique simulateur Crocodile Physic Symboles du logiciel : Port Symboles Entres logique Sorties logique AND XOR OR NOT

2. LES CIRCUIT ARITHMEITIQUE 2 II. Manipulation 1. Comparateurs Le comparateur est un circuit arithmtique permettant de comparer deux nombres binaires A et B. A et B doivent avoir la mme longueur (nombre de bits). On cherche savoir Si A > B, A < B ou A = B. On comprend donc que le circuit rpond une question trois choix. Ralisation dun comparateur de 2 nombres de 1 bit (a, b) : Soit 2 entres a et b, et 3 sorties {S0, S1, S2} . : Avec : { 0 = 1, = 1 = 1, > 2 = 1, < On peut dresser la table de vrit de ce circuit. On a 2 entes alors est possibilit { 22 } des rsultats, rsum on table ci-dessous. A partir cette table de vrit on peut dduire les expressions de ces circuits logique : { 0 = = + = 1+2 1 = 2 = Schma de circuit comparateur : Figure 1 Schma de circuit logique comparateur 2 bits a b 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 3. LES CIRCUIT ARITHMEITIQUE 3 Ralisation dun Comparateur de 2 nombres de 2 bit (A, B) : 1ere . On a quelques conditions en ce circuit { = 0 , 1 = 0 , 1 . { 0 = 1, = 1 = 1, 1 > 1 1 = 1 0 > 0 2 = 1, 1 < 1 1 = 1 0 < 0 On va dresser la table de vrit Donc on peut dduire les expressions logiques 1 (A > B): { 1 > 1 0 > 0 1 = 1 danc soit la fonction :1 = 1 1 + (1 1)(0 0) 2 (A < B):{ 1 < 1 0 < 0 1 = 1 On, a la fonction :2 = 1 1 + (1 1)(0 0) A B 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 0 0 1 1 1 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 0 0 1 4. LES CIRCUIT ARITHMEITIQUE 4 0 (A = B): { 1 = 1 0 = 0 On a soit la fonction :0 = (1 1)(0 0) Alors le schma logigramme de ce circuit sera en la figure 2 ci-dessous : .Figure 2 Schma de circuit logique comparateur 2 mots 2 bits 1 1 0 0 0 1 2 5. LES CIRCUIT ARITHMEITIQUE 5 2. Additionner : Un additionneur est un circuit capable de faire laddition de deux nombre de n bits. Une addition gnre deux rsultats : la somme et la retenue Commenons par demi-additionner. Demi-additionner Ce circuit, qui permettrait d'effectuer l'addition des deux bits de plus bas poids est appel demi-additionneur. Ralisation dun Demi additionneur de 2 nombres de 1 bit (a, b) Ecrivons la table de vrit de celui-ci : S R 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 On dduire alors les expressions du {S, R} { = 0 0 + 0 0 = 0 0 = 0 0 Ce qui peut tre ralis par le circuit schmatis sur le logigramme de la figure_3 celui-ci : Figure_3. Schma de circuit semi-additionner 6. LES CIRCUIT ARITHMEITIQUE 6 Ralisation dun additionneur de 2 bits de mme poids en tenant compte de la retenue prcdente. Ecrivons la table de vrit de celui-ci : Il y a deux mthodes pour obtenir les quations de ce circuit Mthode I Analytique : Alors lexpression de la somme i est : Et lexpression de la retenue : 1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Additionneur lmentaire 1 7. LES CIRCUIT ARITHMEITIQUE 7 Mthode II Tables de Karnough : Pour : 1 00 01 11 10 0 0 1 0 1 1 1 0 1 0 Pour : 1 00 01 11 10 0 0 0 1 0 1 0 1 1 1 Alors on a directement aprs simplification les fonctions suivant : = 1 . = + 1( ) logigramme Maintenu peut raliser logigramme de circuit additionneur-lmentaire en la figure_4 : Figure_4 .schma de circuit additionn lmentaire 1 2 ADD 1 2 ADD 1 1 2 ADD 8. LES CIRCUIT ARITHMEITIQUE 8 3. Le Soustracteur Il n'y a pas de circuit soustracteur dans un processeur parce que l'on peut implmenter la soustraction l'aide de l'additionneur avec des modifications mineures. Pour ce faire, on exploite les proprits du complment 2 et le fait que le bit de poids faible de l'additionneur n'a pas de retenue d'entre Ralisation dun Demi-soustracteur de deux bits : Ecrivons la table de vrit de celui-ci : Alors on peut facilement dduire lquation du cette circuit : { = 0 . 0 + 0 0 = 0 0 = 0 0 Ce qui peut tre ralis par le circuit schmatis sur le logigramme de figure_5 ci- dessous : Figure_5.schma de circuit soustracteur 0 0 D R 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 0 D 0 R 9. LES CIRCUIT ARITHMEITIQUE 9 Ralisation dun soustracteur de deux mots de mme poids en tenant compte de la retenue prcdente : Table de vrit 1 Ecrivons la table de vrit de celui-ci : 0 0 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 1 1 1 1 1 Les quations : { = ( ) 1 = . + 1 ( + ) le logigramme de circuit dans la figure_6 : Figure_6 schma de circuit soustracteur lmentaire 1 10. LES CIRCUIT ARITHMEITIQUE 10 4. Le circuit V.A : Table de vrit : soit les entres , , et les sorties 1 , 2 Comme nous avons vu et essay dans laboratoire, nous obtenu le table suivant : On remarque que est le mme table de circuit additionner-lmentaire. Alors le rle de ce circuit V.A est le mme de circuit additionner-lmentaire. Raliser un circuit capable de faire la somme de 2 mots de pois 2 bits avec 2 circuits V.A : Soit 2 mots de pois 2 bits. { 0 1 0 1 . Et en utilisons 2 circuit logique V.A pour a .comme le schma dans la figure suivant : Figure_7.schma de 2 circuits logique V.A 1 2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 1 . 2 . 1 0 0 0 1 1 2 11. LES CIRCUIT ARITHMEITIQUE 11 5. Travail thorique Additionner de 2 mots avec 3 bits : Un additionneur sur 3 bits est un circuit qui permet de faire laddition de deux nombres A et B de 3 bits chacun : { = 0 1 2 = 0 1 2 . Et bien sr en plus il tient en compte de la retenu entrante. Alors on ici 6 entres plus retenu donc on a 7 entres en total. Et en sorties on va avoir le rsultat sur 3 bits ainsi que la retenu 4 bits de sorties Alors on an un circuit de 7 entres et 4 sorties. Pour obtenir lquation de ce circuit en peut utiliser autre facile mthode (pas table de vrit par ce que on a 27 = 128 !!!) Il faut trouver une solution plus facile et plus efficace pour concevoir ce circuit. Solution Lorsque on fait laddition en binaire, on additionne bit par bit en commenant partir du poids fiable (LSB) et chaque fois on propage la retenue sortante au bit du rang suprieur Laddition sur un bit peut se faire par un additionneur complet sur 1 bit. Et partir des Additionneurs Complets ou bien lmentaire (AC), il Est facile d'effectuer l'ajout de deux de Nombres binaires n bits. Comme le Montre le montage de la mthode ci-Dessous . 12. LES CIRCUIT ARITHMEITIQUE 12 Circuit dimplantation du additionner 2 mots de 3 bits figure_8 Exemple utilis : A = 1 0 0, B = 1 0 1 S = A + B= 1 0 0 1 dans ce case 3 = 3 4 Nous remarquant que il y a 3 additionner ou bien {. } dans ce circuit donc en peut obtenir un additionner de 2 mots de 3 bits avec 2 VA circuit. 0 0 0 10 1 1 1 2 2 2 2 3 13. LES CIRCUIT ARITHMEITIQUE 13 Soustracteur de 2 mots avec 3 bits : Dans ce circuit en peut utiliser la mme mthode dadditionner et simplement en va obtenir le circuit dans la figure_9 ci-dessous : Figure_9 Exemple utilis : A = 1 0 0, B = 0 1 1, S = A - B. S = 0 0 1 0 1 0 0 1 1 1 2 1 2 2 2 3