substrat SOI

download substrat SOI

of 18

Transcript of substrat SOI

  • 7/21/2019 substrat SOI

    1/18

  • 7/21/2019 substrat SOI

    2/18

    Table des matires :

    Introduction

    I. Prsentation gnrale du SOI

    II. Applications actuelles et nouvelles

    motivationsIII. Difrentes technologies permettant la

    abrication de !aers SOI :A. "es premires mthodes dveloppes :

    Silicium sur saphir - SOS :

    Isolation dilectrique - DI :#. "es techni$ues actuelles et les plus rpandues :

    %. Techni$ues de collage& dites ' de bonding ( :

    )aer #onding

    BESOI (Bonded and Etchback SOI) Eltran (Epitaxial a!er "rans#er)

    Smart$ut (%nibond)

    *. Techni$ues de conversion du matriau :

    +alisation de la couche enterre par

    implantation :

    SI,O- Separation b/ Implantation o O0/gen1:

    2. Techni$ues d3pita0ie :4pita0ie latrale& 4"O et ,4"O :

    5onclusion

  • 7/21/2019 substrat SOI

    3/18

    Introduction

    Le domaine de llectronique de puissance se focalise plusparticulirement sur lintgration des fonctionnalits de

    commande et de puissance moindre cot, avec desdimensions rduites. Le problme, quant la coexistence deces deux types de composants, provient des forts courantset/ou fortes tensions rsultant du fonctionnement des modulesde puissance, qui peuvent dgrader le fonctionnement descomposants de commande petit signaux, voire les dtruire.

    lusieurs pistes disolations entre ces deux types de

    composants ont t envisages au travers de di!rentesapplications de " puissance intelligente #. La piste la plus $able,que nous allons prsenter dans ce rapport, est la tec%niquedisolation gr&ce des substrats de '() *'ilicon (n )nsulator+.

    $n de faire coexister des composants de commande et depuissance sur une m-me puce, il est ncessaire de dvelopperun procd permettant la ralisation des afers '() partiel faible cot.

    n e!et, les motifs doxyde enterrs permettent de procurerune isolation dilectrique verticale parfaite, qui peut -trecouple avec une isolation latrale par tranc%es prsentant unoxyde de silicium sur leurs 0ancs et remplies de poly1silicium.2es " caissons # '() parfaitement isols du reste du substratpeuvent alors accueillir des modules logiques faible puissance,tandis que les 3ones de silicium massif accueillent des

    composants de puissance, susceptibles de gnrer de fortesnergies pouvant -tre dissipes travers tout le substrat. 4netelle structure '() partielle est donc particulirement adapte ce type dapplications, puisquelle permet dliminer lesproblmes de courants parasites tels que la di!usion deporteurs minoritaires, tout en permettant une dissipationt%ermique par le substrat pour les applications de puissancecomprenant des modules logiques sur '(). lle assure une

    isolation dilectrique parfaite, et une rduction de la taille desstructures disolation par rapport aux isolations par 5onction.

  • 7/21/2019 substrat SOI

    4/18

    Le rapport prsent ici sintresse plus particulirement unprocd permettant dobtenir des substrats '() partiel faiblecot, compltement compatibles avec ce type dapplications.

    I. Prsentation gnrale du SOI :Le terme '() *'ilicon (n )nsulator+ identi$e une structure "

    substrat / $lm isolant / couc%e mince de silicium monocristallin#. Le substrat peut -tre constitu par des matriaux divers, lecas dun afer de silicium est le plus courant. La couc%eisolante enterre est souvent une couc%e doxyde de silicium*6(7 8 6uried (7ide+ dont lpaisseur peut aller de 9::nm

    ;t ne permet dlaborer des couc%esmonocristallines sans avoir un " germe #, c?est11dire unmatriau support prsentant le m-me rseau cristallin que celuisou%ait pour la couc%e dpose.

    @epuis les annes 9AB:19AC:, de nombreux travaux ont tmens a$n dlaborer ce type de structures. Le premier besoinpour ces structures '() tait le durcissement des circuitsintgrs aux irradiations ionisantes pour des applicationsmilitaires et spatiales.

    n e!et, les forts 0ux de particules c%arges engendrentdes " p%oto1courants # dans les circuits intgrs. ar ailleurs,une particule unique trs ionisante *proton ou ion+ produit lelong de sa trace un plasma conducteur

    *$g. ).9 D a+ responsable de!ets isols 8 claquages ou courts1circuits, tous deux destructifs E basculement dun pointmmoire ou erreur dans un circuit logique, non destructifs maisentraFnant des erreurs graves au niveau systme.

    Le durcissement vis11vis de ces e!ets est obtenuprincipalement par la rduction du volume de siliciumcontenant les composants. Lutilisation de $nes couc%es actives

  • 7/21/2019 substrat SOI

    5/18

    de silicium minimise limpact des radiations ionisantes sur lesperformances des composants.

    La rduction de volume est obtenue par lemploi dun substrat

    '() dans lequel une mince couc%e doxyde isole la couc%e desilicium de surface contenant les transistors du reste dusilicium.

    insi, la ma5orit des c%arges gnres en profondeur parexemple par une particule alp%a %eurtant un substrat desilicium sera stoppe *$g. ).9 D b+ par la couc%e doxydeenterre, le volume de silicium actif " contamin # par cetteparticule est rduit, ce qui permet de diminuer le pic de courantgnr dans la couc%e active.

    Le '() est fortement susceptible d-tre utilis pour la ralisationdes derniers reprsentants des transistors sur silicium. 2essubstrats permettent en e!et de suivre plus $dlement la loi deGoore *$g. ).H+ et de passer aux performances de la gnrationsuivante avec la m-me gomtrie.

  • 7/21/2019 substrat SOI

    6/18

    II.

    Applications actuelles et nouvelles

    motivations

    @e nos 5ours, cette tec%nologie est de plus en plus adoptepar les industriels du domaine de la microlectronique.

    @e manire gnrale, le '() est prsent sur de nombreuxmarc%s8 rincipalement pour des applications 2G(' car ilpermet une augmentation de la vitesse de fonctionnement etune rduction de la puissance consomme, mais galementpour les circuits %aute tension *pour une meilleure isolation+, lesmicrosystmes et applications p%otoniques *pour d$nirfacilement les parties mobiles ou les guides optiques+, le

    transfert de couc%es minces de silicium IILes matriaux '() ont %istoriquement t dvelopps pour troisraisons 8

    @ans les annes C:, la motivation principale tait laprotection des circuits aux irradiations ionisantes.

    La seconde motivation part de lobservation que lestransistors G(' utilisent seulement la surface du afer *en

    moyenne les :,9 :,H

  • 7/21/2019 substrat SOI

    7/18

    lment parasite. Les structures '() peuvent donc -treutilises pour sparer et isoler les surfaces actives descomposants de lin0uence parasite du substrat. Lespaisseurs des couc%es '() peuvent -tre adaptes

    spci$quement pour c%aque application *couc%es mincesou ultra minces+.

    ctuellement, lamlioration des performances destransistors faible puissance / faible tension de type G(' poussede nombreuses compagnies fabricantes de circuits intgrs utiliser des afers '(). insi, pour la m-me tension decommande, les circuits logiques digitaux fonctionnent beaucoup

    plus vite sur '() que sur substrat massif. )l est galementpossible de rduire la consommation en puissance de ces puces'() en utilisant des tensions de fonctionnement plus faibles,tout en assurant des performances quivalentes des circuitssur substrat massif beaucoup plus gourmands en puissance.

    n rsum, un circuit sur '() de gnration n prsente lesm-mes caractristiques lectriques quun circuit sur substrat

    massif de gnration nJ9. 2et argument est asse3 fort pourque la ma5eure partie des compagnies fabricant des circuitsincluent le '() dans leur stratgie. lors que lon approc%e deslimites tec%nologiques pour les transistors logiques sur silicium,lutilisation du '() semble devenir invitable. Les substrats '()permettent en e!et de rsoudre certains des problmesrencontrs au cours de la rduction de la taille des structures.

    Les couc%es '() les plus utilises sont les couc%es minces ou

    ultra minces. lles permettent la ralisation de composants dedeux sortes *$g. ).;+ 8

    @es composants de type @ pour artially @epleted, oK lacouc%e de '() est mince *de :: M::N+, les 3onesdpeuples autour du drain et de la source touc%ent doncla couc%e doxyde enterre mais il subsiste tou5ours unergion quasi neutre quel que soit le rgime de

    fonctionnement.

  • 7/21/2019 substrat SOI

    8/18

    @es composants de type O@ pour Oully @epleted , oK lacouc%e '() est si mince *de 9: :: N+ quelle estentirement dpeuple pour crer le canal.

    )l nexiste alors plus de rgion quasi neutre. 2es deux types detransistors participent le!ort pour un gain en vitesse et en

    puissance consomme.

  • 7/21/2019 substrat SOI

    9/18

    2eci concerne les applications faible puissance faible tension.Lutilisation dune couc%e mince '() permet de rduire laquantit de c%arges lectriques dplacer durant une

    commutation, ce qui augmente la vitesse de commutation5usqu 9P, et rduit lnergie ncessaire pour ce c%angementdtat 5usqu H:P pour les puces de type 2G('. Le tableausuivant donnera les avantages et les inconvnients desdi!rentes structures transistor G(' sur 6ulQ et '()

    partiellement et totalement dpeupls 8

    2omme nous lavons d5 prcis dans lintroduction, il existedes afers '() "pleine plaque# oK la couc%e doxyde enterr sesitue sur tout le afer, dsigns dans ce texte par O'() pourOull '(), et des afers "'() partiel# oK la couc%e doxydeenterre est localise, dsigns par '() pour artial ou

    atterned '() *Oig. ).R+.

  • 7/21/2019 substrat SOI

    10/18

    III. Difrentes technologies permettant la

    abrication de !aers SOI :A. "es premires mthodes dveloppes :

    Silicium sur saphir 6 SOS :Le premier procd '() dvelopp est le procd de'ilicium sur 'ap%ir *'ilicon (n 'app%ire+, qui consiste raliserune %tro1pitaxie dune $ne couc%e de silicium dorientationS9::T sur un substrat massif de sap%ir.

    Les avantages de ce procd proviennent du fait que le sap%irest un excellent isolant lectrique, emp-c%ant les courantsparasites issus de radiations de se propager. insi, ces

    structures '(' taient principalement ddies desapplications militaires et spatiales dans les annes C: et M:.

    Les inconvnients de ce procd sont les nombreux dfautsaccumuls dans la couc%e de silicium partir de linterface. ne!et, la di!rence entre les paramtres cristallograp%iques dusilicium et du sap%ir entraFne la cration de nombreusesdislocations et fautes dempilement, leur nombre tant

    inversement proportionnel la distance linterface. @e plus, cause des di!rences entre les coe=cients t%ermiques dusilicium et du sap%ir, des stress rsiduels ont tendance saccumuler dans la couc%e de silicium. Uous ces dfautsrduisent ainsi la mobilit des porteurs.

  • 7/21/2019 substrat SOI

    11/18

    Isolation dilectri$ue 6 DI :

    4ne autre des plus anciennes tec%niques de ralisation de $lmsde silicium sur isolant est base sur une isolation entirementdilectrique. 2ette tec%nique a vu le 5our au milieu des annesB: et tait d5 cette poque le sige dintgration de circuitspetits signaux mais aussi disolation de circuits intgrs depuissance.

    Les di!rentes tapes pour obtenir des afers partir de ce

    procd @) sont listes ci1dessous 8

    (n ralise une attaque c%imique V(W anisotropique surdes afers *9::+, crant ainsi dessillons en forme de Xdans le silicium, 5usqu environ :

  • 7/21/2019 substrat SOI

    12/18

    #. "es techni$ues actuelles et les plus rpandues :

    )l existe di!rentes mt%odes pour raliser des afers '().

    (n peut classer ces di!rents procds en ; grands groupes*$g. ).M+ 8 Les tec%niques de collage de H afers, les tec%niquesde conversion du matriau, et les tec%niques dpitaxie et%tropitaxie.

  • 7/21/2019 substrat SOI

    13/18

    %. Techni$ues de collage& dites ' de bonding ( :

    )aer #onding

    #4SOI #onded and 4tchbac7 SOI1:

    Le BESOI consiste coller deux afers de siliciumpralablement parfaitement nettoys et dont lun comporte unesurface oxyde. Le collage est initi par des forces de Xan derYaals ou liaisons %ydrop%iles entre les deux surfaces, et $nalisavec un recuit 99::Z2. La structure subit ensuite un rodagepuis un polissage 5usqu ce que lon atteigne lpaisseur decouc%e '() dsire. our dterminer avec prcision la $n de

    ltape de polissage et donc lpaisseur de couc%e '(), unecouc%e darr-t peut -tre forme par un dopage slectif*implantation dune forte dose de bore ou pitaxie de siliciumsur une surface dope au boreI+ incorpor dans le afer avant collage. (n e!ectue alors une attaque slective qui cesselorsque la couc%e darr-t est atteinte, et en$n on limine cettecouc%e darr-t *$g. ).99+.

    Les inconvnients ma5eurs de ce procd sont lutilisation de

    deux afers pour en obtenir un seul, et la contamination de lacouc%e $nale de silicium sur oxyde par la couc%e darr-t dope.

    4ltran 4pita0ial "a/er Transer1 :

    Le procd E"&', galement bas sur le collage de deuxafers, fait intervenir des couc%es de silicium poreux a$n de

  • 7/21/2019 substrat SOI

    14/18

    faciliter la sparation du afer support et de la couc%e '() *$g.).9H+. @eux couc%es de silicium poreux sont labores par uneraction lectroc%imique en surface du afer support. 2es deuxcouc%es prsentent une porosit di!rente, la couc%e 'i p9 est

    trs peu poreuse pour permettre une pitaxie de silicium debonne qualit cristalline par dessus, et la couc%e 'i pH est troisfois plus poreuse. 4ne pitaxie de silicium est alors e!ectuesur la couc%e 'i p9 et la croissance monocristalline est assurepar le fait que le silicium poreux conserve le rseau cristallin dusubstrat. La surface est ensuite oxyde, puis colle sur undeuxime afer. La di!rence de porosit entre les deuxcouc%es de silicium poreux cre un stress mcanique

    linterface entre ces deux couc%es. insi, les couc%es poreusesde silicium peuvent -tre spares facilement par une actionmcanique *5et deau, ultrasonsI $g. ).9;+. La couc%e desilicium poreux restant en surface est limine par attaquec%imique et la planit est rtablie par un recuit sous WH 99::Z2.

    Smart5ut 8nibond1

  • 7/21/2019 substrat SOI

    15/18

    Le Smart$ut*ou 4nibond+ est bas sur le m-me principe decollage de deux afers. 'a spci$cit est lutilisation dions%ydrognes implants dans le afer suprieur comme un "scalpel atomique #.

    Le afer subit tout dabord une oxydation t%ermique qui vapermettre de constituer la couc%e doxyde enterre. nsuite,des ions %ydrognes sont implants une dose et une nergiedtermine dans le afer, ils vont provoquer la cration demicrocavits dans le substrat de silicium, une profondeur$xe par lnergie dimplantation *$g. ).9R19+.

    uis le collage est ralis par liaisons %ydrop%iles entre les deuxafers, aprs que ceux1ci aient t pralablement nettoys par[2 *$g. ).9R1H+.

    4n recuit est alors e!ectu 8 La premire p%ase de ce recuit, deR:: B::Z2, permet de faire coalescer les microcavits dues

    limplantation, et permettent ainsi la propagation dune $ssure travers toute la couc%e implante dions %ydrognes *$g. ).9R1;+. La seconde p%ase du recuit, au dessus de 9:::Z2, aide consolider les liaisons c%imiques entre les deux surfacescolles.

    prs sparation, la rugosit de surface du silicium sur oxydeest recti$e par un polissage *$g. ).9R1R+.

  • 7/21/2019 substrat SOI

    16/18

    *. Techni$ues de conversion du matriau :

    +alisation de la couche enterre par

    implantation :

    SI,O- Separation b/ Implantation o O0/gen1:

    Le SIO* est une tec%nique qui permet de raliser la couc%edoxyde enterr par implantation doxygne dans un afer desilicium. La dose et lnergie dimplantation permettent dedterminer la profondeur et lpaisseur de la future couc%edoxyde *$g. ).9B+.

    prs implantation, de nombreux dfauts *dislocations et fautesdempilement+ sont accumuls dans la couc%e suprieure desilicium. 4n recuit trs %aute temprature *9;H:Z2 pendant B%eures ou 9R:Z2 pendant ;: minutes+ est donc ncessairepour rtablir une qualit cristalline acceptable de la couc%e '()ainsi que pour lier les atomes doxygne avec les atomes desilicium en une couc%e bien dlimite de 'i(H enterr *$g. ).9B1H+.

    our raliser du '() partiel partir de ce procd, il su=t defaire un masquage avant limplantation doxygne.

    Les couc%es '() ainsi obtenues sont de bonne qualitcristalline, mais la couc%e doxyde enterr ralise parimplantation na pas les qualits dun oxyde t%ermique enterme disolation, ce qui est pnalisant pour des applications depuissance.

  • 7/21/2019 substrat SOI

    17/18

    2. Techni$ues d3pita0ie :4pita0ie latrale& 4"O et ,4"O :

    La tec%nique de croissance par pitaxie latrale

    *pitaxial Lateral (vergrot% 8 L( ou Gerged pitaxial Lateral(vergrot% 8 GL(+ est intressante pour obtenir une couc%e'() localise *$g. ).9C+.

    partir dun afer de silicium prsentant des motifsdoxyde, on ralise une pitaxie slective de silicium. )l va doncy avoir croissance de silicium uniquement sur les 3ones oK lesubstrat de silicium est nu. La croissance de silicium se feraverticalement au dessus du substrat mais aussi latralement audessus du motif doxyde. 2ette croissance slective par pitaxie*'\ 8 'elective pitaxial \rot%+ est un procd asse3 dlicat raliser. Lpitaxie se poursuit 5usqu atteindre unedimension latrale su=sante au1dessus de loxyde.

    Les rcents travaux de ]eudecQ l4niversit de urdue dansl)ndiana, traitent de lapplication de la tec%nique L( laralisation de transistors G(' double grille totalementdpeupls sur '(). n e!et, le procd L( peut permettre lafabrication de couc%es minces de silicium. (n part alors dunsubstrat de silicium sur lequel on dpose une premire couc%edoxyde. uis gr&ce une gravure [) *[eactive )on tc%ing+ etune deuxime oxydation, on dtermine la profondeur de lavalle doxyde *$g. ).9M+, doK lpaisseur de '(). (n ralise

  • 7/21/2019 substrat SOI

    18/18

    ensuite les ouvertures de germe, partir desquelles sinitie lacroissance par pitaxie de silicium. (n arr-te lpitaxie lorsquela valle doxyde est remplie.

    our terminer, le surplus de silicium est enlev par polissage

    mcano1c%imique.

    5onclusion :

    @e nos 5ours, la motivation la plus visible pour lutilisation

    du '() est lapplication aux circuits 2G(' faible tension faiblepuissance tout en amliorant la vitesse de fonctionnement.insi, les couc%es '() les plus utilises sont les couc%es minces*voir paragrap%e ).6+ 8 La ralisation de composantspartiellement ou totalement dpeupls sur couc%e '() mincespermet un fonctionnement plus rapide et une consommation enpuissance moindre compar des composants sur substratmassif de silicium.

    @oK on a recourt Lutilisation de couc%es contraintes desilicium permet de repousser encore plus ces limites defonctionnement en vitesse.