Projet OpenSmartCard « Carte à puce libre »

GET / Télécom Paris46, rue Barrault – 75634 Paris Cedex 13 – France

Projet OpenSmartCardProjet OpenSmartCard« Carte à puce libre »« Carte à puce libre »

Séance de restitution des résultats

des projets de la campagne 2004.

Jeudi 31 mars 2005, Brest.

Sylvain GUILLEY, <[email protected]>


Rappels sur le projetRappels sur le projet

Membres : Sylvain GUILLEY Renaud PACALET Yves MATHIEU Philippe HOOGVORST Jean LEROUX-LES-JARDINS Philippe MATHERAT Jean PROVOST Ronan KERYELL Guillaume DUC

Soutien industriel :

CDD / Stagiaires : Nicolas LASCAR Khurram SAJJAD

CHAUDRY Hervé FINE Nicolas PACHER

http://www.st.com http://www.inseal.com

Demandé Dépensé

Fonctionnement

4000 16215

Investissement 3900 2788

Ressources humaines

10 Ho/mois

34289


ContexteContexte La sécurité des systèmes d’informations est sujette aux attaques

« bas niveau » : Usage de débogueurs, etc. Contournement de techniques de protection

Il faut donc des solutions matérielles.

Les systèmes sont de plus en plus ouverts et mobiles : L’utilisateur final est au contact des objets qui assurent la sécurité Les objets sont autonomes et communicants

La sécurité doit être embarquée en début de chaîne.

La preuve des architectures sécurisées s’appuie sur une publication des mesures mises en œuvre.


OpenSmartCard : convergence de deux approchesOpenSmartCard : convergence de deux approches

Durcissement des (crypto)processeurs :

approches architecturales approches algorithmiques (pour les

cryptoprocesseurs dédiés) approches micro-électroniques

Elargissement d’une zone de confiance :

hypothèse : le processeur est une enceinte sécurisée

l’environnement est potentiellement malveillant

continuer à travailler sans crainte de tromperie !

Plateforme sécurisée = socle de la mise en œuvre de solutions de sécurité de « haut-niveau » : grilles de calcul exécution prouvée application aux DRM


Etat de l’artEtat de l’art

Equipes concernées : TIMA (Grenoble) LIRMM (Montpellier) PACA : Académiques / Industriels UCL (Belgique), J.-J. Quisquater Ruhr-Universität, Bochum

(Allemagne), C. Paar Cambridge (Angleterre), R. Anderson UCLA (Etats-Unis), I. Verbauwhede Italiens, Israëliens, Chinois, etc.

Prototypes : ADIDES (TIMA, M. Renaudin) Thumbpod (UCLA / UKL)

Nos compétences : Spécifications abstraites OS embarqués Architectures SoC Conception de circuits Vérification Outils de CAO, backend Micro-électronique Caractérisation Technologie

Notre prototype : SecMat


Solution (1/2) : une briqueSolution (1/2) : une brique

Porte logique universelle = NAND Preuve de sécurité par construction : éliminer les fuites

d’informations exploitables.

Cahier des charges : indistinguabilité des entrées, des sorties = codage dual-rail égalisation des temps de calcul = synchronisation avec C-Elements égalisation de la durée d’évaluation = symétrie des chemins indépendance des calculs = logique RTZ, élimination de la rémanence

capacitive


NAND sécurisée : Dessin des masquesNAND sécurisée : Dessin des masques


NAND sécurisée : SchémaNAND sécurisée : Schéma4 Secure C-Element

6 Secure OR


NAND sécurisée : schémaNAND sécurisée : schéma

4 Secure C-Element 6 Secure OR


Solution (2/2) : du cimentSolution (2/2) : du ciment

Placement et routage différentiels Stratégies propres au backend :

maîtrise des effets de bords, des « dummies », etc.

Une solution automatisable… …indépendante du flot de conception… …simple à mettre en œuvre :

Méthode de « duplication du plan de masse »


Avant duplicationAvant duplication


Après duplicationAprès duplication


Attention à la dualité des portes logiques utilisées !Attention à la dualité des portes logiques utilisées !

Placement / routage réalisé en CORE9GPL.

Les cellules ne sont pas duales !

Courts-circuitssur les lignes duales


DES Sécurisé après placement/routageDES Sécurisé après placement/routage

Les rangées vont par paires !

Placement / routage réalisé en PS15.

Les cellules sont auto-duales.


En résumé : l’ASIC « SecMat »En résumé : l’ASIC « SecMat »

Un bloc DES réalisé en logique sécurisée Intégration dans un ASIC (Application Specific Integrated

Circuit = un circuit) 1 000 000+ transistors Technologie 130 nm STMicroelectronics Dimensions = 4 mm2

Densité d’intégration : 170 000 portes/mm2 (350 000 en full-custom) Architecture SoC à base de processeur 6502 Circuit pouvant en particulier se comporter comme une carte à puce

Principale réalisation de Paris / Sophia Antipolis


Autres réalisationsAutres réalisations

Des analyses de consommation


Retombées du projetRetombées du projet

Lancement d’une ACI « Sécurité Informatique » MARS : Matériel Robuste pour Systèmes Sûrs Avec le TIMA, orientation vers les « injections de fautes »

Projets SecMat, SecBus, SecKer avec Sophia Antipolis 10 publications scientifiques Thèse de Guillaume LECONTE :

« Méthodes de conception pour la sécurité »

Thèse de Laurent SAUVAGE : « Mise en œuvre d’attaques sur les crypto-processeurs »


AnnexesAnnexes


SECMAT under SOC/EncounterSECMAT under SOC/Encounter

Standardcells sea

Macroblocks

1.76

mm

x 1

.76

mm

(2x2

mm

2 w/o

scr

ibin

g an

d al

ignm

ent s

truc

ture

s)


SECMAT under SOC/EncounterSECMAT under SOC/Encounter

With the six routing layers


SECMAT: the 6502SECMAT: the 6502


SECMAT: the interrupt controllerSECMAT: the interrupt controller


SECMAT: the bus controllerSECMAT: the bus controller


SECMAT: the UARTSECMAT: the UART


SECMAT: the AES coprocessorSECMAT: the AES coprocessor


SECMAT chip under CadenceSECMAT chip under Cadence

would be…SDES_WDDL

DES

SDES

AES 64B RAMs

6502 2kB ROM

6502 32kB RAM

DES, SDES andSDES_WDDL

256B RAMs

28 p

ads

Standard cells « sea »

Projet OpenSmartCard « Carte à puce libre »

Documents

Transcript of Projet OpenSmartCard « Carte à puce libre »