Problemes de Synchro Et Solulions

J. Millet Réseaux numériques étendus 1

Réseaux numériques étendus

I) Synchronisation d’un réseau numérique � Réseau numérique

Nécessité de la maîtrise de fréquence : La transmission numérique repose sur des circuits électroniques cadencés par des horloges définissant le rythme de traitement des signaux => Notion de débit.

Nécessité de la maîtrise du temps :

On va utiliser le multiplexage temporel en insérant les bits dans des trames => Notion d’intervalles de temps ( IT ). Il faudra mettre les bons bits au bon moment dans le multiplex. Le débit du multiplex sera la somme des débits plus éventuellement une partie d’information de gestion de la liaison. On aura donc à gérer différentes horloges.

Dans le cas où l’on voudra insérer des informations de gestion lentes, il ne sera pas utile de réserver de la place dans chaque trame, on utilise alors la notion de multitrame : Elle inclut des trames normales sauf une d’elle qui contiendra les informations de gestion lentes.

Ex : En GSM, le canal SACCH qui donne des informations concernant la liaison radio revient dans les multitrames 26 une fois sur 26 trames consécutives.

Ex : En RNIS T2, la signalisation pour un IT est faite de 4 bits dans l’IT16 une fois sur 16 trames.

� Définitions * UN signal est isochrone si la durée des symboles successifs est constante ( au moins en moyenne ).

* DES signaux sont synchrones s’ils sont isochrones et 1) de même débit donc de même fréquence au moins en moyenne (durée bits des 2 égale), 2) avec un décalage de phase constant donc un décalage de temps constant.

Il est alors nécessaire de partager une référence ou de reconstituer l’horloge à partir d’un signal entrant.

* DES signaux sont asynchrones s’ils sont isochrones et non synchrones. S’ils sont isochrones, de débits identiques mais asynchrones car avec une phase variable, on les dit mésochrones. Cela suppose aussi de partager une référence de débit.

* DES signaux sont plésiochrones s’ils sont isochrones, asynchrones mais avec des fréquences très proches d’une même valeur nominale ( dans une tolérance donnée ). Ils donc proches de signaux mésochrones ( mêmes fréquences, déphasage variable ).

Remarque : Lorsque l’on parle de réseau de type asynchrone, en fait il s’agit de plésiochrone sauf que la tolérance sur l’écart par rapport à la fréquence de référence est moins stricte ( ex : Liaison série qui a besoin du même débit sur les 2 équipements reliés ). � Types de synchronisation du réseau La synchronisation du réseau traite de la distribution des références de temps et de fréquence via un sous-réseau d’horloges, sur une large zone géographique.


On distingue différents types de réseaux selon leurs types de synchronisation : N.B : les schémas ne montrent que les liens de synchronisation, pas les entrées et sorties d’informations

Pas de synchronisation =

réseau complètement plésiochrone

Synchrone par

Synchronisation hiérarchique maitre-esclave

( type HMS = hierarchical master slave synchronization )

Synchrone par

Synchronisation mutuelle

Principe : Chaque nœud a sa propre horloge pour écrire les sorties. ( L’horloge de lecture sera soit propre au nœud, soit plutôt reconstituée à partir des entrées par P.L.L. ). Avantages : Simplicité Inconvénients : Dérives trop importantes et donc inacceptables si chacun des nœuds du réseau est trop éloigné d’une référence commune. Utilisation : Premiers réseaux

Principe : La fréquence utilisée pour lire les entrées du nœud et écrire les sorties vient d’une référence externe qui sera la même pour les autres nœuds. Avantages : Bonnes performances pour un coût limité, synchronisation fiable. Inconvénients : Problème en cas de rupture dans la chaîne hiérarchique. Utilisation : Réseaux modernes : S.D.H., Liaisons louées, …

Principe : La fréquence utilisée pour lire les entrées du nœud et écrire les sorties vient de plusieurs « suggestions », pas d’un seul supérieur hiérarchique. Avantages : Bonnes performances même en cas de rupture dans la chaîne, => synchronisation encore plus fiable par le maillage. Inconvénients : Complexité, coût élevé. Utilisation : Cas particuliers ( Militaire )

� Utilisations de ces synchronisations

Le synchrone est la solution souhaitable ( même fréquence, même phase ) pour réaliser des multiplex numériques dont les affluents « s’emboîtent » sans problème ( C’est ce qui est fait en S.D.H. ). Cependant il était trop difficile au début des réseaux numériques ( années 70 ) à obtenir du fait des temps de propagation non maîtrisables, de dérives sur les longues distances.

En asynchrone ( en réalité plésiochrone avec tolérance large ), comme les horloges ne sont pas liées, il y a des dérives sur le long terme. On transmet donc par petits éléments sur lesquels les dérives sont faibles et non sur des trames consécutives ( ex : cellules en ATM, paquets de bits en liaison série )

Sur une transmission par trames consécutives, les dérives seraient trop importantes. Or c’est ce que l’on a commencé à utiliser car on voulait relier des systèmes téléphoniques qui fonctionnent en commutation de circuit : Liaison établie en permanence même s’il y a des silences.

Dans les premiers réseaux, ne disposant pas des moyens de réaliser une synchronisation complète du

réseau, on s’est en fait approché du système synchrone en faisant un asynchrone très précis qui devient presque synchrone : Plésiochrone ( du grec plésio = à peu près ).


On utilise des horloges séparées mais qui sont très proches grâce à des références venant d’horloges de plus en plus précises. On cherche à s’approcher de valeurs nominales => Ce n’est pas synchrone, mais avec les horloges très précises on arrive à diminuer les effets de dérives, pas à les supprimer. II) Problèmes de synchronisation et solution envisagées � Horloges d’un réseau numérique Dans le cas d’un nœud composant un réseau numérique, on a besoin de 2 types d’horloges : - Horloge d’écriture des données entrantes.

- Horloge de lecture des données sortantes. Pour chaque entrée, il faut une horloge d’écriture et de lecture. A cela s’ajoute les horloges pour composer les multiplex sortants ( somme des éléments entrants et d’éléments de gestion de la liaison ajoutés ). FW1 FR1

FM1 FW2 FR2

COMMUTATION

FMj FWi FRi Différents affluents Différents multiplex On peut décrire les différentes opérations :

1) Stockage des entrées Les données sont écrites dans une zone mémoire correspondant à l’entrée : Horloge FWi .

2) Commutation

En commutation de circuits, le commutateur lit les données dans la zone mémoire correspondant à une entrée et les stocke dans la zone mémoire de la sortie correspondant à leur destination définie avant la communication : Horloge FRi .

En commutation de paquets, le commutateur lit les données dans la zone mémoire correspondant à une entrée, analyse l’identifiant du paquet et les stocke dans la zone mémoire de la sortie correspondant à leur destination qu’il calcule : Horloge FRi .

3) Multiplexage Une horloge d’écriture du multiplex lit les données dans sa zone mémoire et les émet : Horloge FMj .

� Problèmes liés à ce fonctionnement On peut imaginer un certain nombre de problèmes qui risquent d’empêcher une bonne transmission, qu’il convient de juguler par la mise en place de différents systèmes :

a) Fluctuation des phases des entrées Supposons 2 entrées sur un nœud qui sont faites de la juxtaposition de différents IT correspondant à des communication. Le temps est une grandeur relative à une origine qu’il faut partager , sinon on a des origines différentes.


0011 1100 0011 1100 0011 1100 0011 1100 Dans le cas précédent on ne peut utiliser le même instant d’origine pour le nœud du réseau. D’emblée, on doit d’abord utiliser l’instant d’origine de chaque entrée pour avoir ensuite une référence de temps commune qui permettra commutation et multiplexage.

=> On utilise pour cela des buffers d’octets : Les bits arrivent par entrée, grâce à la référence de chaque entrée, on stocke des octets dans un buffer = Alignement La lecture des buffers se fera à base d’une horloge du nœud => Même instant de référence.

Remarque : Si les données entrantes à stocker sont de taille importante, il faudrait des buffers de taille suffisante. Dans le cas d’octet, on réalise des multiplexages d’octets, dans le cas de bits, on juxtapose des bits : Entrelacement de bits = bit interleaving utilisé en PDH pour le cœur de réseau.

b) Eloignement de l’horloge d’émission du nœud émetteur et de celle de lecture du nœud récepteur.

On risque de remplir les buffers trop vite ou trop lentement par rapport aux données arrivant donc de rater ou de ré-écrire des bits. => Utilisation de codage de ligne et de reconstitution d’horloge par P.L.L. Les signaux seront émis selon un codage qui permet de récupérer l’horloge. On utilisera alors un système à asservissement de phase ( P.L.L. ) qui permet de créer un signal d’horloge à la fréquence du signal entrant.

On obtient ainsi le principe de fonctionnement d’un nœud numérique : Ecriture des données entrantes dans un buffer selon l’horloge FWi et lecture de ces données pour les traiter selon l’horloge FRi .


c) Eloignement des horloges de lecture FRi et d’écriture FWi d’un affluent reçu: Le principe de fonctionnement du nœud repose donc sur 2 horloges, l’une qui écrit dans un buffer, l’autre qui lit.

Horloge FWi Horloge FRi Si le signal est isochrone, on a 2 cas : FWi < FRi

do d1 d2 d3 d4 d5 d6 d7 d8 d9 d10 d11 d12 d13 d14 d15 d16 d17 d18 d19 d20 d21 d22 d23 d24 d25 d26 Horloge FWi Horloge FRi On lit 2 fois la donnée d15 FWi > FRi

do d1 d2 d3 d4 d5 d6 d7 d8 d9 d10 d11 d12 d13 d14 d15 d16 d17 d18 d19 d20 d21 d22 d23 d24 d25 d26 Horloge FWi Horloge FRi On ne lit pas la donnée d10 Cet effet est le glissement ( slip ). Il provoque

- soit la répétition de la transmission d’une donnée ( on lit plus vite que l’on écrit ). - soit l’omission de la transmission d’une donnée ( on écrit plus vite que l’on lit ).


Evaluation du problème de glissement : On écrit une donnée en mémoire en s , on lit en s On a donc un décalage de seconde pour une donnée traitée. Le temps de glissement est donc ∆t = temps de glissement par donnée × nb de données Au bout d’un temps t de communication : Dans le cas courant du téléphone, on écrit des octets tout les 8 kHz. FWi FRi Il y aura problème quand ∆t = durée d’une donnée = 125 µs donc au bout de Exemples : précision de 10-3 = 1000 ppm, t = 125 ms de 10-6 = 1 ppm, t = 2 mn 5 s de 10-9 = 10-3 ppm, t = 1 jour 10 h 43 mn ≈ 1,45 jour de 10-11 = 10-5ppm, t ≈ 144,7 jours La recommandation G821 de l’UIT définit les exigences pour les réseaux.

=> Synchroniser le réseau pour avoir 2 horloges liées : Réseau synchrone. => S’approcher le plus possible d’une valeur nominale : Réseau plésiochrone

=> Introduction de bits de justification ( justification ou bit stuffing ou pulse stuffing ) Quand le buffer sera trop vide, on ne lit plus donc on ne transmet plus d’information. Cela permet au buffer de se remplir car on continue d’y écrire. Il faudra indiquer cependant que les bits de la trame n’ont pas de signification, qu’ils doivent être abandonnés.

Quand le buffer sera trop plein, on lira plus de données ce qui videra le buffer. Il faudra prévoir une place dans la trame pour ce surplus d’information et indiquer la présence supplémentaire d’information.

Dans le cas du réseau synchrone où l’on partage l’horloge, il n’y aura plus ce problème. En revanche dans le cas plésiochrone où les horloges sont proches mais différentes, on aura encore l’effet de perte ou de réécriture de données. Plus les horloges seront proches et plus on limitera ce phénomène. Il faudra la justification pour l ‘éliminer.

d) Fluctuation des fréquences des affluents.

Le multiplex doit avoir comme fréquence de sortie la somme des entrées plus des informations de

contrôle. Si les fréquences d’entrée varient, il faudra changer le débit de sortie et l’adapter en conséquence.

1

FWi

1

FRi

1 1

FWi FRi−

∆∆

tFWi

FRi

FRi

tF

Ft= − × = ×

1 1

tF

F

t= ×1

∆∆


=> Introduction de bits de justification ( justification ou bit stuffing ou pulse stuffing ) La justification a aussi l’avantage de résoudre le problème de variation d’horloges des affluents d’entrée

d’un multiplex : Le multiplex de sortie inclut une partie de justification qui lui permet de s’adapter. Le débit du multiplex de sortie est donc : ( ΣΣΣΣ débits d’entrée ) + débit d’infos de contrôle + débit de justification = débit sortant constant

même si les débits d’entrée varient

La partie justification permet La justification positive

= surdébit On indique que l’on rajoute des informations et on les place dans la trame dans la partie justification positive. FWi > FRi

La justification négative = sousdébit

On indique que l’on supprime des informations, une partie information de l’affluent dans la trame réservée à la justification négative et la partie justification positive ne seront pas traitées. FWi < FRi

On a des dispositifs de décision de justification par affluents selon le remplissage de buffer qui adaptent le débit. On a un dispositif de multiplexage qui selon les ordres de justification des dispositifs précédents remplit la trame. Exemple de 2 justifications négatives différentes FWi < FRi

e) Perte d’isochronisme

On a vu au chapitre précédent le problème de variation de valeurs entre 2 horloges sensées être identiques. On les a supposées stables mais un problème peut aussi venir de la variation de l’horloge elle-même. - Gigue ( jitter )

La position des impulsions déclenchant les traitements subit des variations => Les intervalles de temps varient => Perte d’isochronisme. L’écart de positionnement est mesuré par l’amplitude de gigue ou une variation de phase ( excursion autour de la fréquence moyenne ). L’amplitude est spécifiée par rapport à l’intervalle unitaire (UI = Unit Interval) qui est l’intervalle de temps T entre 2 impulsions d’un signal de référence sans gigue (dans le cas du système 2 Mbit/s, UI = 1/2048000 = 488 msec ). La gigue est aussi spécifiée en degrés, UI = 360°. Exemple : Gigue de 0,05 UI.

L’amplitude de gigue varie au cours du temps de manière aléatoire. Les variations de gigue vont de 10 Hz jusqu’à quelques Khz. Les régénérations d’horloge et les multiplexeurs/démultiplexeurs sont les principales sources de gigue dans le réseau.

- Dérapage ( wander )

Le dérapage est une gigue lente ( < 10 Hz ) due à des facteurs environnementaux ( différences de température sur la longueur d’un chemin de transmission).

La norme G823 définit les variations acceptables et les méthodes de mesure de ces phénomènes.


P.D.H. ( Plesiochronous Digital Hierarchy = Hiérarchie Numérique Plésiochrone )

I) Hiérarchie numérique plésiochrone. La hiérarchie comprend 4 niveaux :

E1 2 Mbit/s Niveau 1 En fait 2 048 kbit/s




LTE : Line Terminating Equipment

Chaque niveau est un multiplex fait d’affluents et de données de contrôle que l’on détaillera ensuite. Ces trames faites par multiplexage sont définies de manière rigoureuse par les normes de l’UIT ( Union internationale des télécoms ). Ces normes sont décrites page suivante. La plus importante est G704. Remarque : On a tendance à appeler trame G703/G704 la trame E1 alors que G704 couvre les autres trames et que G703 définit l'aspect physique de la liaison. Cette organisation hiérarchique s’explique par sa destination première : L’utilisation pour le réseau téléphonique. Ainsi on retrouve à la base des abonnés dont la communication est numérisée à 64 kbit/s ( 8 bits à 8 kHz ). Ensuite on a les concentrateurs de trafic qui iront vers le cœur de chaîne du commutateur téléphonique par un lien multiplex MIC E1 à 2 Mbit/s.

Puis on relie les commutateurs sur le cœur de réseau par des liens de débits plus élevés.


II) Entrelacements � Entrelacement et niveaux P.D.H. - Principe de l’entrelacement On dispose d’affluents qui amènent des données que l’on veut regrouper dans un multiplex. Par exemple avec 4 affluents : A1 data1 data2 data1 data2 A1 A2 data1 data2 data1 data2 A2 d1

a1 d1a2

d1a3

d1a4

d2a1

d2a2

d2a3

d2a4

d3 a1

A3 data1 data2 data1 data2 A3 A4 data1 data2 data1 data2 A4 On constate un retard au démultiplexage. Entre l’instant où la donnée de A1 est récupérée et celle de A4, il faut nécessairement un temps pour recevoir cette dernière donnée. Si l’on doit traverser plusieurs nœuds du réseau réalisant cette opération, on aura accumulation de retards.

- Entrelacement octet par octet : Les données traitées sont des octets. Niveau 1 de P.D.H.

- Entrelacement bit par bit : Les données traitées sont des bits. Niveaux 2, 3, 4 de P.D.H.

L’entrelacement le plus utilisé en P.D.H. est celui bit à bit. En effet on ne savait pas faire électroniquement l’entrelacement par octet à des débits aussi élevés à l’époque. Cela n’est pas sans conséquence.

� Conséquences de l’entrelacement bit à bit - Retard diminué L’utilisation d’entrelacement bit à bit permet de diminuer le retard. C’est très intéressant pour la

téléphonie qui transmet une information temps réel, la voix. - Complexité électronique diminuée Pour entrelacer à 140 Mbit/s des octets, il aurait fallu des circuits électroniques traitant les bits cadencés

avec des fréquences de l’ordre de 1GHz. A l’époque ( années 70 et début des années 80 ) on ne savait pas faire. Avec l’entrelacement bit à bit, les fréquences sont de l’ordre de 140 MHz. C’est d’ailleurs la raison de

ce choix pour les niveaux P.D.H. supérieurs. - Impossibilité d’extraire un élément d’un niveau élevé

Si l’on souhaite extraire une trame 2 Mbit/s spécifique dans une trame 140 Mbit/s, il faut déjà séparer les 4 de 34 Mbit/s puis les 4 de 8 Mbit/s de l’affluent de 34 Mbit/s concerné puis les 4 de 2 Mbit/s de l’affluent de 8 Mbit/s concerné. En effet il faut analyser à chaque fois les justifications réalisées pour localiser les bits. On a donc un système extrêmement rigide. On est obligé de suivre toutes les étapes de la hiérarchie. Ce système impose des liaisons haut débit point à point. - Pas de flexibilité Il est impossible de modifier les constitutions de trame, les débits ne peuvent s’adapter au volume de données.


III) 2 Mbit/s : Trame de niveau E1 ( 2048 kbit/s ) dite G703/G704 Le niveau 1 est fait du multiplexage de 30 affluents de 64 kbit/s par entrelacement d’octets. La tolérance sur le débit de sortie est 50 ppm. Le multiplex E1 est synchrone ( pas de justification ). La trame est découpée en 32 IT ( intervalle de temps ou TS time slot ), elle dure 125 µs pour 256 bits. Chaque IT contient un octet. Les IT 1 à 15 et 17 à 31 contiennent les données. Ayant des informations qui ne demandent pas un débit important, on utilise le principe de multitrame : Une multitrame est faite de 16 trames ( 2 ms ).

L’IT0 : L’IT 0 de la trame sert dans une trame paire au verrouillage de trame ( FAS Frame Alignement Signal ). CRC 0 0 1 1 0 1 1

Le motif de verrouillage est donc sur 7 bits 0011011 CRC est un bit qui sur une multitrame forme un CRC ( voir plus loin ) L’IT0 de la trame sert dans une trame impaire à un usage défini par l’opérateur ( usage national ).

CRC 1 A X X X X X A Bit d’alarme distante X Réservé pour usage national. Le premier bits de l’IT0 est utilisé pour transmettre un CRC :

En interne, on place une synchronisation de CRC 001011 sur une multitrame,

On fait un CRC C1C2C3C4 sur tous les bits de la ½ multitrame précédente (ses bits de CRC considérés =0). On dispose de bits d’alarme Si .

L’IT16 : L’IT 16 de la trame 0 sert au verrouillage de multitrame ( MFAS Multiframe Frame Alignement Signal ). 0 0 0 0 X A X X

A Bit d’alarme distante X Réservé pour usage national.

L’IT16 des autres trames que 0 sert à la signalisation ( information de contrôle ) ( trames 1 à 15 ). L’IT16 de la trame k ( k = 1 à 15 ) contient les 4 bits de signalisation des IT(k) et IT(k+16). Au bout d’une multitrame, tout IT a eu ses 4 bits de signalisation.

Si,1 Si,2 Si,3 Si,4 Si+16,1 Si+16,2 Si+16,3 Si+16,4

Le système scrute les trames pour se verrouiller ( norme G732 ). Le verrouillage est acquis si :

- le motif de verrouillage est présent 1 trame sur 2 dans l’IT0 - le 2ème bit (b2) alterne de 0 à 1 entre trames dans l’IT0

( on peut aussi utiliser la synchro du CRC ) L'alignement est effectif après 3 trames consécutives où on détecte motif, non-motif, motif, de même

pour la perte d’alignement après 3 trames. Le bit A de l’IT0 signalera cette perte.

Ensuite il y a verrouillage de multitrame en cherchant le motif MFAS de l’IT16.


Remarque : Cette description de l’IT16 correspond à une signalisation CAS ( Channel Associated Signalisation ) ou voie par voie, qui alloue un IT pour la signalisation de toutes les voies même si elles n’ont pas à transmettre de signalisation. On peut aussi avoir la signalisation CCS ( Common Channel Signaling ) ou sémaphore qui alloue aussi un IT à la signalisation en parallèle des communications, mais l’alloue à une voie qui en a besoin. Cela suppose alors l’utilisation de messages étiquetés. Ce sont des signalisations hors bande. Il y aussi la signalisation dans l’octet qui mettrait la signalisation dans l’IT d’information mais cela n’est pas assez performant donc plus utilisé. III) 8 Mbit/s : Trame E2 de niveau 2 ( 8448 kbit/s ) Le niveau 2 est fait du multiplexage de 4 trames de 2048 kbit/s. La tolérance sur le débit de sortie est 30 ppm. On distingue 3 types de multiplexages de niveau 2 par la norme utilisée : - G742 qui utilise une justification positive et un entrelacement bit

- G744 qui ne prévoit pas de justification. Cette norme suppose que les affluents de 2 Mbit/s sont synchrones. En fait cette norme est prévue pour le transport exclusif de la voix. Donc à condition d’avoir des horloges de bonnes qualité qui limitent le glissement, comme on a des communications limitées en durée qui seront moins sensibles à ce problème, comme le cerveau peut compenser les erreurs, on arrive à une communication correcte. En revanche on utilise un entrelacement d’octets. Le système électronique est alors plus simple car n’intégrant pas de système de justification, il est réalisable simplement car à des fréquences accessibles.

- G745 qui utilise une justification positive/nulle/négative et un entrelacement bit

Entrelacement bit Justification positive => la vitesse de sortie peut être légèrement supérieure à la somme des entrées ou => la vitesse d’une entrée peut être inférieure à la vitesse nominale de ¼ de celle de sortie. Nombre de bits de la trame E2 : 848 bits On a donc 4 × 256 bits en entrée avec une récurrence de 125 µs pour 848 bits incluant 4 × 206 bits de données avec une récurrence de 100,378 µs en sortie. Cela entraîne un décalage entre trames des affluents et multiplex résultant. Cela explique la nécessité de l’entrelacement par bit. Il rend le multiplexage complètement transparent, la notion de trame de l’affluent est ignorée

=> Pas de problème de synchronisation pour éviter un décalage de temps, la justification suffit à compenser un décalage d’horloge. C’est l’avantage du multiplexage par bit, l’inconvénient étant la nécessité de démultiplexer une trame d’un niveau supérieur pour en extraire celle de niveau inférieur à cause des justifications éventuelles.

Constitution de la trame

Groupe I de 212 bits ( SET I )

Groupe II de 212 bits ( SET II )

Groupe III de 212 bits ( SET III )

Groupe IV de 212 bits ( SET IV )

B1 à 10 : verrouillage de Trame 111101000 B11 : Bit d’alarme distante B12 : Réservé usage national B13 à 212 : 200 bits pour les 4 affluents

B1 à 4 : Bits de contrôle de Justification Cj1. B5 à 212 : 208 bits pour les 4 affluents


B1 à 4 : Bits de contrôle de Justification Cj3. B5 à 8 : Bits pour la Justification ( affluent 1, 2, 3, 4 ) B9 à 212 : 204 bits pour les 4 affluents

G742

La justification est proche de +10 kbit/s par affluent ( 1 bit en 100,378 µs ). Loi de justification L’émetteur envoie 111 pour une justification, 000 sinon. Des erreurs peuvent survenir en ligne. Si les premiers bits ( j=1 ) de Cj1 Cj2 Cj3 reçus comportent plus de 1 que de 0 en réception, il y a justification sur l’affluent 1.

Si les deuxièmes bits ( j=2 ) de Cj1 Cj2 Cj3 reçus comportent plus de 1 que de 0 en réception, il y a justification sur l’affluent 2.

Si les troisièmes bits de Cj1 Cj2 Cj3 reçus comportent plus de 1 que de 0 en réception, il y a justification sur l’affluent 3.

Si les quatrièmes bits de Cj1 Cj2 Cj3 reçus comportent plus de 1 que de 0 en réception, il y a justification sur l’affluent 4.

( 3 bits à 1 ou 2 bits à 1 => Justification = système de vote majoritaire )


Entrelacement octet de trames supposées synchrones = Trame E2 multivoies. Utilisation pour le téléphone seulement car sans justification. Nombre de bits de la trame E2 : 1056 bits On a donc 4 × 256 bits en entrée avec une récurrence de 125 µs pour 1056 bits incluant 4 × 256 bits de données avec une Récurrence de 125 µs en sortie. Constitution de la trame : 132 IT de 8 bits IT0 : Verrouillage de trame 11100110. IT1 à 4 : Contenant les IT0 de verrouillage des 4 affluents 2 Mbit/s : IT0A1IT0A2 IT0A3IT0A4. IT5 à 32 : IT des affluents ( 7 par affluent ) IT1A1IT1A2 IT1A3IT1A4IT2A1… IT33 : IT de rechange IT34 à 65 : IT des affluents ( 8 par affluent ) IT66 : IT contenant 6 derniers bits de verrouillage de trame 100000 et 2 bits de service ( les bits 7 et 8 ) IT67 à 70 : Contenant les IT16 de signalisation des affluents. IT71 à 98 : IT des affluents ( 7 par affluent ). IT99 : IT de rechange IT100 à 131 : IT des affluents ( 8 par affluent ).

G744

Entrelacement bit Justification positive/nulle ou négative

Nombre de bits de la trame E2 : 1056 bits Récurrence de 125 µs en sortie.






B1 à 8 : verrouillage de trame 11100110 B9 à 264 : 256 bits pour les 4 affluents

B1 à 4 : Bits de contrôle de Justification Cj1. B5 à 8 : Bits de services B9 à 264 : 256 bits pour les 4 affluents

B1 à 4 : Bits de contrôle de Justification Cj2. B5 à 8 : Bits de secours B9 à 264 : 256 bits pour les 4 affluents

B1 à 4 : Bits de contrôle de Justification Cj3. B5 à 8 : Bits utilisés en justification négative B9 à 12 : Bits utilisés en justification positive B13 à 264 : 252 bits pour les 4 affluents

G745

La justification par affluent est de +/- 8 kbit/s ( 1 bit en 125µs ) s’ajoutant aux 2048 kbit/s prévus. Loi de justification La commande de justification se fait sur 2 trames successives :

- 2 fois 111 signifie une justification positive : le bit i du groupe IV contient de l’information ( i=5 pour affluent 1, …) comme le bit i+4. - 2 fois 000 signifie une justification négative : les bits i et i+4 du groupe IV ne contiennent pas d’information, ( i=5 pour affluent 1, …) le récepteur n’en tiendra pas compte. - Une alternance de 000 et 111 signifie pas de justification : le bit i du groupe IV contient de l’information ( i=5 pour affluent 1, …), pas le bit i+4 qui sera ignoré..

Des erreurs peuvent survenir en ligne. On utilise le système de vote majoritaire : 3 bits à 1 ou 2 bits à 1 interprétés comme 111. Les premiers bits de Cj1 Cj2 Cj3 reçus définissent le contrôle de l’affluent 1.

Les deuxièmes bits de Cj1 Cj2 Cj3 reçus définissent le contrôle de l’affluent 2.

Les troisièmes bits de Cj1 Cj2 Cj3 reçus définissent le contrôle de l’affluent 3.

Les quatrièmes bits de Cj1 Cj2 Cj3 reçus définissent le contrôle de l’affluent 4.


IV) 34 Mbit/s : Trame E3 de niveau 3 ( 34368 kbit/s ) Le niveau 3 est fait du multiplexage de 4 trames de 8448 kbit/s. La tolérance sur le débit de sortie est 20 ppm. On distingue 2 types de multiplexages de niveau 3 par la norme utilisée : - G751 qui utilise une justification positive et un entrelacement bit. - G753 qui utilise une justification positive, nulle ou négative et un entrelacement bit.

Entrelacement bit Justification positive. Nombre de bits de la trame E3 : 1536 bits Récurrence de 44,7 µs en sortie.






B1 à 10 : verrouillage de trame 1111010000 B11 : Bit d’alarme B12 : Usage national. B13 à 384 : 372 bits pour les 4 affluents



B1 à 4 : Bits de contrôle de Justification Cj3. B5 à 8 : Bits utilisés en justification positive B9 à 384 : 376 bits pour les 4 affluents

G751

La justification par affluent est de + 22,3 kbit/s ( 1 bit en 44,7µs ) s’ajoutant aux 8448 kbit/s prévus. Loi de justification La commande de justification est :

- 111 signifie une justification positive : le bit i du groupe IV contient de l’information ( i=5 pour affluent 1, …) - 000 signifie pas de justification : le bit i du groupe IV ne contient pas d’information ( i=5 pour affluent 1, …).





Entrelacement bit Justification positive, nulle ou négative.

Nombre de bits de la trame E3 : 2148 bits Récurrence de 62,5 µs en sortie.





G753

B1 à 12 : verrouillage de trame 111110100000 B13 à 716 : 704 bits pour les 4 affluents

B1 à 4 : Bits de contrôle de Justification Cj1. B5 à 8 : Bits de services B9 à 12 : Bits de contrôle de Justification Cj2. B13 à 716 : 704 bits pour les 4 affluents

B1 à 4 : Bits de contrôle de Justification Cj3. B5 à 8 : Usage national B9 à 12 : Bits utilisés en justification négative B13 à 16 : Bits utilisés en justification positive B17 à 716 : 700 bits pour les 4 affluents


La justification par affluent est de +/- 16 kbit/s ( 1 bit en 62,5µs ) s’ajoutant aux 8448 kbit/s prévus. Loi de justification La commande de justification se fait sur 2 trames successives :

- 2 fois 111 signifie une justification positive : le bit i du groupe III contient de l’information ( i=9 pour affluent 1, …) comme le bit i+4. - 2 fois 000 signifie une justification négative : les bits i et i+4 du groupe III ne contiennent pas d’information, ( i=9 pour affluent 1, …) le récepteur n’en tiendra pas compte. - Une alternance de 000 et 111 signifie pas de justification : le bit i du groupe III contient de l’information ( i=9 pour affluent 1, …), pas le bit i+4 qui sera ignoré.





V) 140 Mbit/s : Trame E4 de niveau 4 ( 139 264 kbit/s ) Le niveau 3 est fait du multiplexage de 4 trames de 34368 kbit/s. La tolérance sur le débit de sortie est 15 ppm. On distingue 2 types de multiplexages de niveau 4 par la norme utilisée : - G751 qui utilise une justification positive et un entrelacement bit. - G754 qui utilise une justification positive, nulle ou négative et un entrelacement bit.

Entrelacement bit Justification positive. Nombre de bits de la trame E4 : 2928 bits Récurrence de 21 µs en sortie.






Groupe V de 488 bits ( SET V )

Groupe VI de 488 bits ( SET VI )

B1 à 12 : Verrouillage de Trame 1111010000 B13 : Bit d’alarme B14 à 16 : Usage national. B17 à 488 : 472 bits pour les 4 affluents





B1 à 4 : Bits de contrôle de Justification Cj5. B5 à 8 : Bits utilisés en justification positive B9 à 488 : 480 bits pour les 4 affluents

G751

La justification par affluent est de + 47,6 kbit/s ( 1 bit en 21µs ) s’ajoutant aux 34368 kbit/s prévus. Loi de justification La commande de justification est :

- 11111 signifie une justification positive : le bit i du groupe VI contient de l’information ( i=5 pour affluent 1, …) - 00000 signifie pas de justification : le bit i du groupe VI ne contient pas d’information ( i=5 pour affluent 1, …).

Il y a 5 bits de contrôle de justification ce qui autorise 2 erreurs sur la transmission de ces bits. En effet, on utilise le système de vote majoritaire : 5 bits à 1, 4 ou 3 interprétés comme 11111. Les premiers bits de Cj1 Cj2 Cj3 Cj4 Cj5 reçus définissent le contrôle de l’affluent 1.

Les deuxièmes bits de Cj1 Cj2 Cj3 Cj4 Cj5 reçus définissent le contrôle de l’affluent 2.

Les troisièmes bits de Cj1 Cj2 Cj3 Cj4 Cj5 reçus définissent le contrôle de l’affluent 3.

Les quatrièmes bits de Cj1 Cj2 Cj3 Cj4 Cj5 reçus définissent le contrôle de l’affluent 4.


Entrelacement bit Justification positive, nulle ou négative.

Nombre de bits de la trame E4 : 2176 bits Récurrence de 15,625 µs en sortie.






B1 à 10 : verrouillage de trame 1111010000 B11 à 12 : Bits de service B13 à 544 : 532 bits pour les 4 affluents



B1 à 4 : Bits de contrôle de Justification Cj3. B5 à 8 : Bits utilisés en justification négative B9 à 12 : Bits utilisés en justification positive B13 à 544 : 532 bits pour les 4 affluents

G754

La justification par affluent est de +/- 64 kbit/s ( 1 bit en 15,625µs ) s’ajoutant aux 34368 kbit/s prévus. Loi de justification La commande de justification se fait sur 2 trames successives :

- 2 fois 111 signifie une justification positive : le bit i du groupe IV contient de l’information ( i=5 pour affluent 1, …) comme le bit i+4. - 2 fois 000 signifie une justification négative : les bits i et i+4 du groupe IV ne contiennent pas d’information, ( i=5 pour affluent 1, …) le récepteur n’en tiendra pas compte. - Une alternance de 000 et 111 signifie pas de justification : le bit i du groupe IV contient de l’information ( i=5 pour affluent 1, …), pas le bit i+4 qui sera ignoré.






VI) Synchronisation du réseau P.D.H. On a vu qu’en P.D.H. les données étaient à la base un multiplex de 2,048 Mbit/s. Grâce aux systèmes de justification qui s’adapte aux débits, la liaison P.D.H. est transparente. Ainsi pour un multiplex E1 entrant, on retrouvera un multiplex E1 en sortie de même fréquence moyenne. Bien sûr il subira de la gigue selon les conditions de ligne et selon les retards de démultiplexage ( waiting time jitter ).

On a vu le cas de la transmission par des multiplex ( multiplexage et démultiplexage ) qui s’adaptent aux variations d’horloge par justification. Mais il y a un autre élément dans le réseau : Le commutateur. Or il ne dispose pas de système de justification. Ainsi on retrouve le problème énoncé au chapitre précédent « Réseau numérique étendu ». La figure du II�a) permet de comprendre la nécessité de synchroniser les entrées si l’on veut commuter les IT au bon rythme ( On trouve le bon moment par le système d’alignement de trame ). FW1 FR1

FW2 FR2 Sortie i

FWi FRi

Sortie j COMMUTATION En entrée on dispose des buffers. On lit les trames entrantes grâce à l’horloge reconstituée. On les stocke au bon moment grâce à l’alignement de trame. En sortie, on doit lire les données et les placer dans la trame de sortie vers leur destination. On retrouve le problème évoqué auparavant : Si FWi ≠ FRi alors on aura un buffer soit trop rempli soit pas assez : Glissement.


Au début de l’utilisation de ces réseaux, on a utilisé la solution consistant à améliorer la précision des horloges pour rapprocher écriture et lecture. Cela permet d’étaler le problème de glissement ( slip ). Mais avec l’introduction de réseau téléphonique numérique utilisé aussi pour les données, cela n’était plus acceptable. On a donc synchronisé l’ensemble des commutateurs par les liens E1 G703/G704. On utilise le fait que l’on retrouve le lien de 2 Mbit/s en moyenne.

Pour cela chaque nœud du réseau ( commutateur ) s’est vu adjoindre une USRN ( unité de synchronisation du réseau numérique ) ou SSU ( Synchronization Supply Unit ) ou SASE ( Standalone Synchronization Equipment ). Leur fonction est de récupérer l’horloge 2,048 MHz et de la distribuer aux circuits électroniques du nœud. Ainsi elle sera à la base de toute trame émise par ce nœud.

On arrive ainsi au schéma du réseau France Télécom des années 80 ( sans boucle optique et S.D.H. ).

On a ainsi un réseau de synchronisation national via des liens G703/G704 à partir d’une horloge de référence ( en fait 2 horloges atomiques sur le réseau français ).


VII) Récapitulatif On dispose de signaux numériques, on veut les multiplexer temporellement. Emis à l’horloge Fi FWi FR locale Emis à l’horloge Fj FWj FR

MULTIPLEXEUR Problème 1 : Trouver la durée d’un bit de la trame qui arrive avec l’horloge de son émetteur distant Fi .

=> Utilisation de P.L.L. pour reconstruire l’horloge distante ( clock recovery ) FWi locale = Fi distante.

Problème 2 : Trouver le début de la trame

=> Utilisation de bit de verrouillage dans la trame qui permettent de s’aligner.

Connaissant le temps ( instant de référence ) et la fréquence ( durée d’un bit ), on peut lire la trame. Problème 3 : Les trames ne sont pas synchrones : Déphasage entre elles.

=> Utilisation de buffer de stockage. Problème 4 : Lecture des buffers avec une horloge du nœud local FR ,

indépendante de celles des nœuds émettant les trames reçues Fi , reconstituée en local par FWi : Réseau non synchrone. Si FWi > FR , la lecture est trop lente, le buffer se remplit trop. Si FWi < FR , la lecture est trop rapide, le buffer se vide trop.

Ce phénomène est le glissement ( slip ). => On s’approche le plus possible d’une valeur référence connue : Système plésiochrone.

Mais cela ne suffit pas donc on utilise une autre solution : => Justification : On inclut dans la trame des indications via des bits de contrôle de justification

concernant certains bits de données dits bits de justification. Justification Négative

Dès que le buffer est trop vide, on ne lit pas donc on n’émet pas de donnée pour cet affluent. Le buffer se remplit. Les bits de contrôle de justification indiquent de ne pas tenir compte des bits de justification négative de cet affluent. Le débit d’information diminue, pas celui de la trame.

Justification positive

Dès que le buffer est trop plein, on lit plus que prévu donc on émet plus de données pour cet affluent. Le buffer se vide. Les bits de contrôle de justification indiquent de tenir compte des bits de justification positive de cet affluent en plus des bits habituels. Le débit d’information augmente, pas celui de la trame.

La hiérarchie plésiochrone P.D.H. a les caractéristiques :

Ordre de la trame

Débit Affluents Débit d’informations

de contrôle

Débit de justification par affluent

Niveau 1 E1

2048 kbit/s 30 × 64 kbit/s = 1920 kbit/s

2 × 64 kbit/s 0

Niveau 2 E2

8 448 kbit/s 4 × 2048 kbit/s = 8192 kbit/s

216 kbit/s 256 kbit/s 224 kbit/s

G742 + 10 kbit/s G744 0 G745 +/- 8 kbit/s

Niveau 3

E3 34 368 kbit/s 4 × 8448 kbit/s

= 33792 kbit/s

486,8 kbit/s 512 kbit/s

G751 + 22,3 kbit/s G753 +/- 16 kbit/s

Niveau 4 E4

139 264 kbit/s 4 × 34 368 kbit/s = 137872 kbit/s

1201,6 kbit/s 1136 kbit/s

G751 + 47,6 kbit/s G754 +/- 64 kbit/s


Bits constituants les trames E4 selon G751, E3 selon G751, E2 selon G742 ( justification positive ): ( 1 case = 1 bit )

Les bits de signalisation abcd sont numérotés par numéro de canal de 1 à 30 ( et non par IT qui donnerait 1 à 15 puis 17 à 31 ). T bits d’infos des affluents, R bits de justification, J bits de contrôle de justification ( 1er affluent, 2ème, 3ème, 4ème ) S bits de service, A bit d’alarme, C bits de CRC trame E1


P.D.H. est un moyen simple de transmettre sans synchronisation globale grâce à la justification. Mais à cause de l’entrelacement bit et de la justification qui change les places des bits dans la trame, on ne peut extraire une information dans un multiplex sans revenir à l’affluent E1 de 2 Mbit/s :

=> Pas d’accès direct aux données car on n’a pas d’adressage implicite par la place dans la trame comme dans une trame E1 ( on tolère et on s’adapte aux dérives du fonctionnement plésiochrone ).

Comme on ne peut commuter que des octets qui seront sortis de trame E1, cela signifie que la topologie du réseau P.D.H. qui relie les commutateurs du réseau est faite de liaison point à point qui demandent beaucoup de multiplexages. On a très peu de flexibilité dans la liaison. Il y a surtout peu de données de services permettant de gérer la liaison : Pour E1 : b3 de IT0 et IT16 pour des alarmes, 4 bits dans l’IT16 Pour E2 : b11 , b12 en G742, b7 et b8 de l’IT66 en G744 Pour E3 : b11 , b12 en G751 Pour E4 : b13 , b14 , b15 et b16 en G751 Le développement des réseaux demande d’autres topologies que les liaisons rigides P.D.H. En outre la demande de débit élevé et la nécessité de manipuler des données de trame E1 imposent la cascade de multiplexages/démultiplexages pour faire des insertion/extraction de données d’une trame.

( voir réseau routier avec les rocades et périphériques, ou les métros nouveaux en anneau type Séoul ).

De plus les réseaux s’internationalisent, or P.D.H. n’a pas la même définition en Europe et aux U.S.A. Il faudra donc des convertisseurs. La demande de débit élevés au delà de 140 Mbit/s a amené à développer un niveau supérieur de P.D.H. à 565 Mbit/s ( 564992 kbit/s ) mais il n’est pas aisé à mettre en œuvre. De plus on ne peut augmenter les débits vers le Gbit/s. Le type de données a changé : On est passé du transport d’un unique service, la voix, qui est un flux continu temps réel à débit constant, qui accepte quelques erreurs, à des transferts de données en rafales discontinus qui doivent être fiables. Ces limitations expliquent le passage aux réseaux synchrones : S.D.H.


S.D.H. ( Synchronous Digital Hierarchy = Hiérarchie Numérique Synchrone )

P.D.H. n’apporte pas de solution adaptée aux besoins des cœurs de réseau modernes, à haut débit et flexibles donc demandant des informations de contrôle, une extraction rapide des données.

En 1984 Bellcore, structure de recherche de Bell développa SONET ( Synchronous Optical Network ). L’UIT normalisa une technique issue de Sonet sous le nom de S.D.H. à partir de 1986 : G707. I) Hiérarchie numérique synchrone : Principe et définitions. P.D.H. nécessite le système de justification pour “emboiter” les affluents dans le multiplex. Les fluctuations des horloges sont absorbées par ces bits de réserve qui permettent de s’adapter. Cela implique qu’il n’y a pas d’accès direct aux niveaux inférieurs du multiplex, il faut à chaque étape analyser s’il y a eu justification. S.D.H. doit permettre au contraire l’insertion et l’extraction d’informations de débits variés dans des multiplex de niveaux supérieurs. Comme son nom l’indique S.D.H. repose sur un réseau synchronisé.

Toutefois la synchronisation ne concerne que la partie supérieure à haut débit. Les affluents ne sont pas synchrones. On doit donc s’intéresser à 2 parties de réseaux distinctes et voir comment on les relie. � Niveaux supérieurs : STM La partie synchrone du réseau est faite à la base de modules de transport synchrone STM1 ( Synchronous Transport Module ) : Trames de 19440 bits de période 125µs => débit de 155,52 Mbit/s. Grâce à la synchronisation, il est facile de faire des entrelacements de modules STM. On définit alors les STM-n qui sont faits de l’entrelacement d’octets de n trames STM1. Leur période est aussi 125 µs. Contrairement à P.D.H., on a un facteur entier entre les débits des niveaux STM => Pas d’ajout d’informations de contrôle. Les niveaux courants sont :

STM1 155,52 Mbit/s STM4 622,080 Mbit/s STM16 2 488,320 Mbit/s STM64 9 953,280 Mbit/s

On parle aussi du développement de STM128 et STM256 ( développement de l’optronique ).

� Niveaux inférieurs : Affluents

C Conteneur

Opération de projection ( mapping ) des données ( affluent = Tributary ) dans des conteneurs. Le conteneur est un format de données accepté par S.D.H. Il forme la charge utile ( payload ) du VC. La norme définit C1 qui est soit C11 : 1,544 Mbit/s soit C12 : 2,048 Mbit/s C2 : flux à 6,312 Mbit/s C3 : flux à 34,3468 Mbit/s ou 44,736 Mbit/s C4 : flux à 139,264 Mbit/s On retrouve les valeurs de flux P.D.H. européens et américains sauf le flux E2 à 8,448 Mbit/s qui est juste un intermédiaire de multiplexage P.D.H. En fait il est abandonné.

VC Conteneur virtuel ( Virtual container )

- VC de bas niveau ( LO ) = Ajout au conteneur de bas niveau d’un surdébit de conduit (path) POH de VC Les VC de bas niveau ( LO : VC1 ou VC2 ) seront incorporés dans des unités d’affluents TU puis groupes d’unités d’affluents TUG. - VC de haut niveau ( HO ) = Ajout au conteneur de haut niveau ou à un TUG d’un surdébit POH de VC Le VC de haut niveau ( HO : VC3 ou VC4 ) seront directement incorporés à des unités administratives AU puis à des groupes d’unités administratives AUG. La norme définit le VCn pour chaque Cn. En Europe on n’utilise que le VC4 en haut niveau.


TU

Unité d’affluent ( Tributary unit )

Ajout de pointeur de TU au VC LO permettant de situer le VC dans le flux de données du TU = Opération d’alignement ( déterminer le décalage ). Le rôle du TU est l’adaptation entre conduit de bas et de haut niveau. Le pointeur définit le décalage ( offset ) entre la trame de VC et sa place normale dans le TU. => Les VC LO flottent dans un TU. La norme définit TU1 qui est soit TU11 fait de C11 soit TU12 fait de C12 ou de C11 TU2 fait de VC2 TU3 fait de VC3

TUG Groupe d’unités d’affluent

Multiplexage de TU. Il sera inclus par multiplexage dans un VC de haut niveau. La norme définit TUG2 fait de 4 TU11 ou 3 TU12 ou 1 TU2 TUG3 fait de 7 TUG2 ou 1 TU3

AU Unité administrative

( Administrative unit )

A partir d’un VC de haut niveau, ajout de pointeur d’AU permettant de situer le VC dans le flux de données du TU = Opération d’alignement ( Trouver le décalage, le VC HO pouvant flotter dans l’AU ). La norme définit AU3 fait d’un VC3 ( donc non utilisé en Europe ) AU4 fait d’un VC4

AUG Groupe d’unités administratives

Multiplexage d’AU. L’AUG est placé ensuite à un emplacement fixe dans la trame STM. Ainsi on sait où trouver ses informations d’identification, de contenu, d’alignement et justification des VC. La norme définit un seul AUG qui est fait de 1 AU4 ou 3 AU3.

Constitution de module STM à partir d’affluents bas débit

Constitution de module STM à partir d’affluents haut débit

Données ( P.D.H., ATM, IP )

Conteneur Cx bas niveau LO

Projection + Surdébit de conduit POH ( path overhead )

Conteneur Virtuel VCx LO

+ Pointeur de TU et alignement ( trouver le décalage VC/trame TU )

TU

Multiplexage

TUGx puis TUGy par multiplexage Multiplexage + Surdébit de conduit POH

VCx HO

+ Pointeur d’AU et alignement ( trouver le décalage VC/trame AU )

AU

Multiplexage

AUG +Surdébit de section de multiplexage MSOH +Surdébit de section de régénération RSOH

STM1

Données ( P.D.H., ATM, IP )

Conteneur Cx haut niveau HO

Projection + Surdébit de conduit POH ( path overhead )

VCx HO

+ Pointeur d’AU et alignement

AU

Multiplexage

AUG

+Surdébit de section de multiplexage MSOH +Surdébit de section de régénération RSOH

STM1


On constate que TU et TUG ont le même rôle que AU et AUG mais pour des VC de bas niveaux. Ils doivent former des données de haut niveau par le TUG3. Concernant la première étape de projection de données dans un conteneur ( mapping ), elle peut être :

- Asynchrone : C’est le plus simple car cela n’impose pas de contrainte à l’affluent. En particulier cela correspond

à un affluent P.D.H. avec justification. Le VC intègrera des éléments de justification.

- Synchrone par bit : Le débit est synchronisé ( horloge commune ) mais on n’utilise pas de verrouillage de trame pour situer le début de la trame. L’affluent peut ne pas être constitué sous forme de trame. Il n’est pas utilisé au niveau international.

- Synchrone par octet : L’affluent est synchronisé en fréquence ( débit ) mais aussi en temps ( trame ). On peut alors avoir un accès direct aux octets à 64 kbit/s constituant l’affluent.

� Hiérarchie S.D.H.

La norme S.D.H. ( G707 ) définit les liens suivants :

T1517950-95

× 1× N

× 3

× 3× 1

× 1

× 3

× 4

× 7× 7

STM-N AUG AU-4 VC-4

AU-3 VC-3

C-4

C-3

C-2

C-12

C-11

VC-3

VC-2

VC-12

VC-11

TU-3

TU-2

TU-12

TU-11

TUG-2

TUG-3

AU-4

139 264 kbit/s(Note)

44 736 kbit/s34 368 kbit/s(Note)

6312 kbit/s(Note)

2048 kbit/s(Note)

Pointer processing

Multiplexing

Aligning

Mapping

NOTE – G.702 tributaries associated with containers C-x are shown. Other signals, e.g. ATM, can also be accommodated (see 10.2).

C-n Container-n

1544 kbit/s(Note)

En pratique en Europe, on n’utilise que VC4 et les affluents de débit européens C4, C3, C12 :

Un module STM1 transporte donc - 1 C4

ou - 3 C3 ou - 2 C3 et 21 C12 ou - 1 C3 et 42 C12 ou - 63 C12


II) Composants d’un réseau S.D.H. et topologie � Composants d’un réseau S.D.H.

MULTIPLEXEURS D’EXTREMITE ( TM ) ou TERMINAISON DE CONDUIT

Ces multiplexeurs réalisent la projection dans les VC et le multiplexage des affluents PDH, ATM, FDDI, … Ils peuvent aussi multiplexer des trames STM pour constituer des trames d’ordre supérieur.

MIE ou ADM

MULTIPLEXEURS A INSERTION/EXTRACTION ( Add and Drop Multiplexer )

Tout flux est répéré dans les trames S.D.H. par un système de pointeur. On peut ainsi extraire ou injecter directement un affluent dans un multiplex.

BRASSEURS : DXC ou DACS ou DCS

( Digital Cross Connect )

La fonction de brassage ( cross connect ) permet de déplacer les affluents dans des trames STM-n, et de commuter ( = brasser ) des VC d’une trame d’entrée vers une trame de sortie.

Les 2 types de brasseurs courants sont : DXC 4/4 et DXC 4/1 ( 1er chiffre = niveau maxi de VC en entrée, 2nd

chiffre = niveau le plus bas de VC manipulé et donc commuté ). Le DXC 4/4 commutant les VC4 est un équipement du cœur du réseau de transmission ( core ). Le DXC 4/1 commute les VC1 ( VC11 ou 12 ). Il peut avoir comme entrée des trames E1. Souvent il peut aussi commuter des VC4. C’est aussi un équipement d’accès au réseau.

REGENERATEURS

Avant de dépasser une distance qui donnerait un signal trop dégradé, on place des régénérateurs de signal. Ils remettent en forme le signal en fréquence et en amplitude.


� Terminologie S.D.H. Le réseau S.D.H. est divisé en différents niveaux qui ont un lien direct avec la topologie du réseau.

- Le niveau le plus bas est physique ( le plus souvent fibre, sinon câble, lien radio, satellite ). On parle de section de régénération entre un appareil et un régénérateur. La partie RSOH du surdébit SOH d’une trame STM1 traite des caractéristiques d’un telle

section de régénération. - Niveau de multiplexage entre appareils de multiplexage ou de commutation.

On parle de section de multiplexage La partie MSOH du surdébit SOH d’une trame STM1 traite des caractéristiques d’un telle

section de multiplexage. - Niveau de conduit entre terminaux d’entrée et de sortie du réseau S.D.H. On parle de conduit ( path ), c’est le trajet complet dans le réseau S.D.H. de l’information. La partie POH d’un VC traite des caractéristiques d’un conduit.

En = type d’affluent PDH européen, DSn = type d’affluent PDH américain Un flux de donnée sera caractérisé

- par un surdébit de conduit POH sur toute la longueur du conduit suivi. - par des surdébits de section :

+ section de multiplexage MSOH sur toute la section de multiplexage en cours. + section de régénération RSOH sur toute la section de régénération en cours.

� Identification d’une communication

Dans la transmission, l’octet J0 du surdébit RSOH pour la section, J1 du surdébit POH de VC HO pour le conduit (path) et J2 pour le surdébit POH de VC LO est utilisé pour transmettre un identifiant de l’émetteur de conduit ou de section.

La norme G831 renvoie à une numérotation E164 : Code d’adressage international téléphonique sur 15 caractères avec 1 octet de surdébit. Ainsi un élément du réseau S.D.H. sera identifié par un code sur 15 octets et un octet de CRC7 pour contrôler la qualité de transmission de l’identifiant (calcul sur 7 bits, le MSB est réservé):

- Le CRC7 calculé sur les 15 octets d’information est envoyé en premier. Son MSB est 1 - Les 15 octets d’information sont envoyés, le MSB est à 0.


Exemple : Routeur Cisco 12000 utilisant une interface S.D.H. identifiée par le texte �metro_SF� : Router(config-controller)# au-4 1 overhead j1 length 16 Router(config-controller)# au-4 1 overhead j1 message metro_SF Router(config-controller)# � Topologie de réseau S.D.H.

Point à point

NE ( Network Equipment )

En étoile ( HUB )

Maillé ( mesh ) En anneau

NE

Exemple de l’Alcatel 1641SX :

The Alcatel OPTINEX 1641 SX receives the incoming synchronous signals STM-N (STM-16, STM-4, STM-1) and processes them according to ITU-T and ETSI. The plesiochronous signals (140, 45/34, 2 Mbit/s) are mapped into the corresponding containers VC-4, VC-3, and VC-12 complying with ITU-T Recommendation G.707 and ETSI/SONET requirements. The matrix of the Alcatel OPTINEX 1641 SX provides cross connection for all container types mentioned. The Alcatel OPTINEX 1641 SX can be equipped modularly with

STM-16 optical ports complying with G.957. The STM-16 opticalinterfaces are of the short-haul and long-haul types operating at wavelengths of 1300 and 1550 (G.957); all standard types of interface are available. Coloured lasers are provided for direct and cost-effective interconnection with WDM equipment. STM-4 optical ports complying with G.957. The STM-4 optical interfaces are S-4.1, L-4.1, L-4.2 and Joint Engineering (JE) types. STM-1 optical ports complying with G.957. The STM-1 optical interfaces are S-1.1, L-1.1, L-1.2,and JE types. STM-1 electrical ports, complying with G.703. PDH electrical ports (140, 45/34, 2 Mbit/s), complying with G.703.


III) Analyse d’une trame STM1 constituée

1) On a un flux de bits : … 0 … 1 … 2) Grâce à des octets de verrouillage, on trouve le début de trame :

A1 A1 A1 A2 A2 A2 A1 A1 A1 A2 A2 A2

Trame STM1 9 × 270 octets en 125 µs 3) On sépare informations de surdébit ( 9 octets tous les 270 octets : Overhead ) et informations utiles ( Payload )


On aura des surdébits spécifiques à chaque portion pour identifier la communication ( OH Overhead ) et la caractériser ( pointeur, détection d’erreur, … ).

4) On trouve le pointeur d’AU ( rangée 4, colonnes 1 à 9 ). Grâce aux octets Y, on sait que l’on a un VC4, sinon c’est un VC3. En Europe le contenu est un VC4.

5) Avec la valeur de pointeur ( octets Y d’AU4 ) on trouve le début du VC4 : Octet J1 du POH de VC4 qui identifie le VC4.

6) Puis on trouve l’octet C2 du POH de VC4 qui indique le contenu du VC4

Si le contenu est un C4, l’octet C2 du POH de VC4 = 12H Si le contenu est 3 TUG3 contenant des C3, l’octet C2 du POH de VC4 = 04H

Si le contenu est 3 TUG3 contenant des TUG2, l’octet C2 du POH de VC4 = 02H

Dans le cas où le VC4 contient Un C4 Des TUG3 contenant des C3 Des TUG3 contenant des TUG2

contenant des C12 7) On accède aux données

7) On trouve les pointeurs ( VC4 divisé en colonnes, 2 de remplissage, puis alternance des 3 sources avec entrelacement de colonnes, les pointeurs H1H2H3 sont en première colonne respective ). On sait où commence le contenu de chaque C3, on peut lire le POH de chaque VC3. 8) On identifie l’origine du VC3 ( Octet J1 du POH de VC3 ). 9) On accède aux données

.

7) On sait où lire les TUG2 dans le TUG3 dans le VC4 ( démultiplexage selon la norme ) 8) Dans le TUG2 désiré, on sait où lire le TU12 ( démultiplxage selon la norme ). 9) On trouve le pointeur V1 ( 1er octet du TU12 quand H4 du POH de VC4 finit par 00 ). 10) On lit le pointeur V1V2. On en déduit le contenu du TU12 ( bits SS ). 11) On lit le pointeur. On trouve le POH de VC12 12) On identifie l’émetteur du VC12 ( Octet J2 du POH de VC12 ) 13) On connaît le contenu du VC12 par l’octet V5 du POH ( bits 5 à 7 de V5 ). 14) On accède aux données.


On répond en permanence aux questions : quelle est l’information ( contenu et identifiant ) ?

=> Lire les surdébits RSOH, MSOH, POH et les pointeurs où est l’information ?

=> Lire les pointeurs IV) Constitution d’une trame STM1 Le module STM1 est fait de 9 fois 270 octets. Ces 270 octets sont constitués de 9 octets de surdébit et de 261 octets de charge utile.

On parle de surdébit plutôt qu’entête qui est la traduction d’overhead à cause de l’effet de ces octets. La trame sera brouillée ( scrambled ) sur la partie charge utile afin d’éviter une trop longue série de 0 ou de 1.


On retrouve dans les 9 premières colonnes le surdébit de section SOH ( RSOH et MSOH ). Les surdébits de conduit POH sont placés dans la charge utile avec leur VC. Pour interpréter le contenu de la charge utile, on utilise les pointeurs d’unités administratives AU qui sont aussi dans le surdébit ( 9 premières colonnes ).

Octets A1 et A2 : Frame Alignement Word FAW : Octet de verrouillage ( alignement ) de trame. A1 : 11110110 A2 : 001010000

Octet J0 : Regenerator Section Trace : Octet d’adresse pour identifier l’émetteur ( point d’accès ) de la section de régénération. Soit on utilise le système d’adressage sur 16 octets, soit c’est une adresse sur un octet ( réseau national, d’un même opérateur ), soit c’est 00000001 qui signifie que l’on ne l’utilise pas.

Octet B1 : Bits de parité BIP8 (bit interleaved parity) : Il assure un contrôle de qualité par une addition modulo 2 sans retenue ( = ou exclusif ) des bits Bi de chaque octet de la trame précédente. On réalise ainsi huit bits de parité paire, un par bit. Le récepteur réalise aussi ce calcul de parité et le compare à ce qu’il a reçu dans B1 ( calculé par l’émetteur avant transmission ).

Octet E1 : Octet de service qui permet une communication à 64 kbit/s, vocale par exemple, entre 2 installateurs aux extrémités de la section de régénération.

Octet F1 : User channel : Il est réservé aux besoins de l’utilisateur pour des connexions 64 kbit/s temporaires pour des opérations de maintenance ou de transmissions d’alarmes.

RSOH

Surdébit de section de

régénération

Octets D1, D2, D3 : Data communication channel DCC : Ces octets forment un canal 192 kbit/s sur la section de régénération pour le transfert de données. On y trouve les informations de gestion du réseau S.D.H. ( norme G784 ).


Octet B2 : Equivalent du B1 de RSOH, ce sont 3 octets pour réaliser un BIP 24 ( contrôle de parité ). Il est calculé sur les bits de la trame précédente sauf le RSOH : On additione modulo 2 les bits distants de 24 bits (1 bit tout les 3 octets). Il n’est pas traité dans les régénérateurs, mais aux extrémités des sections de multiplexage.

Octet K1, K2 : Pour K1 et les bits 1 à 5 de K2 : Automatic Protection Switching : APS. Ils permettent le transfert d’informations pour gérer la protection de la section de multiplexage et réagir en cas de défaillance. Pour les bits 6 à 8 de K2 : MS-RDI : Multiplex section – Remote defect Indiciation Ils donnent une indication sur le type de défaillance.

Octets D4 à D12 :

Data communication channel DCC : Ces octets forment un canal 576 kbit/s sur la section de multiplexage pour le transfert de données. On y trouve les informations de gestion du réseau S.D.H. ( norme G784 ).

Octet S1 : Synchronization status : Message sur la qualité de synchronisation ( 0000 inconnue, 0010 G811, 0100 G812 transit, 1000 G812 local, 1011 source de signaux de synchro SETS ).

Octet M1 : MS-REI : Multiplex section – Remote Error Indicator Il renvoie le nombre de bits erronés selon la comparaison du BIP24 reçu et recalculé.

MSOH

Surdébit de section de

multiplexage

Octet E2 : Comme E1 pour le section de régénération, E2 est un octet de service qui permet une communication à 64 kbit/s, vocale par exemple, entre 2 installateurs aux extrémités de la section de multiplexage.

V) Incorporer un flux de données de 140 Mbit/s à un module STM1

� Projection ( mapping ) des données dans un contenu C4 La projection est asynchrone. Cela implique un processus de justification ( erreur sur l’affluent autorisée de quelques ppm ). Les bits de données arrivant à 139,264 Mbit/s sont placés dans une trame de 260 octets.

On y trouve : des octets de donnée : Octets dits W et des blocs de 12 octets. des octets de remplissage dits Y : 8 bits RRRRRRRR des octets dits X : CRRRRRROO où C est un bit de contrôle de justification positive,

R bit de remplissage O bit de service des octets dits Z : DDDDDDSR où D est un bit de donnée

S est un bit de justification ( info si C=00000 ) R bit de remplissage


L’organisation de ces 260 octets est faite de 20 blocs de 13 octets : W 96D X 96D Y 96D Y 96D Y 96D

12 octets

X 96D Y 96D Y 96D Y 96D

X 96D Y 96D Y 96D Y 96D X 96D Y 96D Y 96D Y 96D

X 96D Y 96D Z 96D Octet X : CRRRRROO Octet Y : RRRRRRRR bourrage Octet Z : DDDDDDSR où S est le bit de justification contrôlé par les bits C des octets X (vote majoritaire: 00000 S=data, 11111 S à ignorer) Octet W : DDDDDDDD 96D = 12 octets de données

� Création d’un conteneur virtuel : C4 => VC4 par ajout de POH de conteneur VC4

On place un octet du POH puis la trame définie auparavant => 9 fois 261 octets sur 125 µs. Le POH de VC4 est défini par les octets de service J1-B3-C2-G1-F2-H4-F3-K3-N1

( le norme G709 de 1993 remplacée depuis 1996 définissait J1-B3-C2-G1-F2-H4-Z3-Z4-Z5 )

Octet J1 : Path trace : Il porte un identifiant de l’émetteur de 16 octets ( adresse numéro E164 ou chaine de texte en ASCII ) = Transmission périodique de l’identifiant du conduit selon la norme G831. Voir II)�


Octet B3 : Path BIP-8 : Calcul de contrôle BIP-8 ( Bit Interleaved Parity ) effectué à l’émission, s’appliquant sur tous les octets du VC4 précédent. Le BIP-8 est l’addition modulo 2 de tous les octets du VC précédent sans retenue => Ou exclusif => Parité paire. Ce résultat sur 8 bits est placé dans B3. Toutes les entités sur le conduit parcouru recalculent le BIP-8 et le compare à cet octet B3. En cas de différence, le nombre de bits différents, nombre de viols de parité, est considéré comme le nombre d’erreurs ou nombre de désaccords ( il y a d’autres dispositifs au niveau SOH pour recouper la détection ). Ce nombre de désaccords sera transmis à l’émetteur via l’octet G1.

Octet C2 : Signal label = Etiquette de signal : Il indique l’état du conteneur virtuel : 00H : Conduit non équipé = pas d’information transportée. 01H : Conduit équipé, l’usage n’est pas prévu dans les codes de ce tableau. 02H : Structure de TUG ( le VC est le multiplexage de différentes unités administratives ) 03H : Unité d’affluent TU en mode verrouillé : Mode plus utilisé 04H : Projection asynchrone de flux 34,368 ou 44,736 Mbit/s dans des conteneurs C3. 12H : Projection asynchrone de flux 139,264 Mbit/s dans un conteneur C4. 13H : Projection d’un flux ATM. 14H : Projection d’un flux issu d’un MAN en DQDB ( Distributed queue dual bus ) 15H : Projection d’un flux FDDI 16H : Projection de trame PPP embrouillée pour IP sur SDH 18H : Projection de trame PPP non embrouillée pour IP sur SDH FEH : Signal de test O181. FFH : Signal VC-AIS ( indication d’alarme ) pour connexion de réseaux en cascade ( tandem ).

Octet G1 : Path status : Il indique à l’émetteur du VC l’état du conduit ( erreurs détectés dans les VC ).

Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Bit 8

REI Remote error indicator

RDI Remote Defect

Indication

Pas d’erreur : 0000, 1001 à 1111 1 erreur : 0001 … 8 erreurs : 1000

0 si pas de défaut,

1= défaut

Non utilisés

Octet F2, F3 : Path User Channel : Ils permettent des communications 64 kbit/s de l’utilisateur vers différents points du trajet.

Octet H4 : Position Indicator : Cet octet est un repère de multitrame TU pour la charge utile du VC : Si le contenu du VC4 est de 3 TUG3 ou 3×7 TUG2 ( voir octet C2 ), on utilise des MTU, multitrame de TU faites de 4 trames de TU. H4 indique où on en est dans la multitrame de TU. H4 : bits 1 à 6 à 1, bit 7,8 = numéro de trame : 11111110 = trame 2

Octet K3 : Automatic protection switching channel ( APS ) : Il est utilisé en cas de problème de liaison pour transmettre la signalisation qui permettra de basculer automatiquement sur un canal de secours ( protection ).

Octet N1 : Network operator byte : Il permet de réaliser une fonction TCM ( Tandem Connection Monitoring ) pour mettre en œuvre la gestion du mode tandem ( cascade de connexions de sous réseaux ).

On a donc 9×1934 bits d’information et 9 bits de justification en 125µs. Le débit normal est pour

l’information de 139,248 Mbit/s et le débit maxi de 139,320 Mbit/s ( + 72 kbit/s ). La trame a un débit de 9×261×8 bits en 125 µs = 150,336 Mbit/s.

� Passage du VC4 à une unité administrative AU4 avec ajout de pointeur : VC4 => AU4 S.D.H. utilise ici le principe de l’adressage indexé : On va définir la position relative du conteneur dans la trame ( position de l’octet J1 du POH de VC4 par rapport à la fin du pointeur d’AU4 ). Ainsi le VC peut flotter dans la trame. Grâce à ce mécanisme il n’est pas besoin de mettre en phase les trames de VC et STM, il est encore possible toutefois d’accèder directement aux données : Insertion/extraction. Le pointeur d’AU4 est fait de 9 octets :

H1 Y Y H2 11111111 11111111 H3 H3 H3 Octet Y : 1001SS11 où les bits S ne sont pas spécifiés Octets H3 : Octet de justification négative de pointeur ( pas de donnée ). H1, H2 définissent le pointeur


H1 H2 NDF Valeur du pointeur sur 10 bits

N N N N S S I D I D I D I D I D - NDF : Fanion de nouvelles données : 0110 fonctionnement normal 1001 : Fanion mis en œuvre = nouvelle valeur de ptr.

Une autre combinaison est invalide La configuration « fanion mis en œuvre » indique un changement de valeur du pointeur.

- SS : Dibit non spécifié - Valeur du pointeur : I : Incrémentation.

D : Décrémentation. La valeur du pointeur varie entre 0 et 782. Le décalage en octets correspondant est de

3 fois le nombre du pointeur ( compatibilité avec le cas où l’on a 3 AU3, chacun pouvant être décalé d’un octet ). On arrive à un décalage variant de 0 à 3×782=2346 octets sur une trame de 9×261 soit 2349 octets. => On ne compte l’écart que sur les octets de VC4 ( pas de pointeur ou

surdébit RSOH, MSOH )

� Passage à l’AUG : AU4 => AUG Dans ce cas, il n’y a pas de différence entre AU4 et AUG. On place le pointeur d’AU4 avec son AU4

AUG P

Pointeur d’AU4 O C4 H

VC4 Exemple : Pointeur = 0 Exemple : Pointeur = 3 => Décalage de 9 octets VC4 VC4

125 µs Remarque : Si le débit du VC4 est différent de celui de l’AUG, le VC4 va bouger dans la trame. Le pointeur doit donc changer.

Pour cela on inverse les 5 bits I ( système de vote majoritaire : au moins 3 ) si on une justification positive de pointeur : Augmenter le pointeur de 1 ( Incrément ). Le NDF prend la valeur 1001 pour indiquer une modification de pointeur. Quand le NDF reprend sa valeur normale 0110, H1H2 prend la valeur incrémentée.

On utilisera les 3 octets après H3 comme octets de justification : Pas d’information. On inverse les 5 bits D ( système de vote majoritaire : au moins 3 ) si on une justification négative de pointeur : Diminuer le pointeur de 1 ( Décrément ). Le NDF prend la valeur 1001 pour indiquer une modification de pointeur. Quand le NDF reprend sa valeur normale 0110, H1H2 prend la valeur décrémentée.

On utilisera les 3 octets H3 comme octet de justification => Contenant de l’information.


Exemple : Décalage positif du pointeur Exemple : Décalage négatif du pointeur Justification positive du pointeur Justification négative du pointeur

Pointeur P VC4 VC4 Pointeur P NDF=1001 Pointeur P+1 Trame suivante � Passage de l’AUG au module STM1 par ajout de surdébit de section : AUG => STM1 On ajoute les surdébits de section : RSOH concernant la section de régénération

et MSOH concernant la section de multiplexage. RSOH

Pointeur d’AU4 125 µs MSOH VC4 RSOH

Pointeur d’AU4 125 µs MSOH

La trame contient alors les informations de services concernant les différentes portions de trajets :

- POH pour le conduit ( path ), - RSOH sur la section de régénération, - MSOH sur la section de multiplexage.

POH de VC4

T1518350-95

J1

B3

C2

G1

F2

H4

F3

K3

N1

51

3

20 blocks of 13 bytes

270 bytes

261 bytes

VC-4

AU-413 bytes1 byte

SOH

SOH

AU-4 PTR

STM-1

VC-4 POH

PTR Pointer


VI) Incorporer un flux de donnée de 34 Mbit/s à un module STM1 � Projection ( mapping ) des données dans un conteneur C3 La projection est asynchrone. Cela implique un processus de justification. Les bits de données arrivant à 34,368 Mbit/s sont placés dans une trame de 3×84 = 252 octets.

On y trouve : des octets de donnée. des octets de remplissage indiqués : 8bits RRRRRRRR

des octets dits C : RRRRRRC1C2 où C est un bit de contrôle de justification positive,

R bit de remplissage des octets dits A : RRRRRRRS1 où S1 est un bit de justification ( info si C1 = 00000 avec vote majoritaire )

R bit de remplissage des octets dits B : S2DDDDDDD où S2 est un bit de justification ( info si C2 = 00000 avec vote majoritaire )

D bit de donnée

3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct c 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct c 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct c 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct c 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct c 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct 3 oct a b 1 oct Remarque : On pourrait avoir une projection synchrone. Dans ce cas S1 = R, S2 = D, C1 = 1, C2 = 0.

� Création d’un conteneur virtuel par ajout du POH VC3: C3 => VC3 On organise le VC en ajoutant le POH et en plaçant 3 structures précédentes appelées T1, T2, T3. On arrive à 3×3 = 9 lignes par 84 colonnes plus le POH de VC3. Le POH de VC3 est le même que celui de VC4 ( voir IV) � ). Mais cette fois on a 84 colonnes de charge utile.

J1 B3 C2

T1

G1 F2 H4

T2

F3 K3 N1

T3

On a donc 9 × 85 octets en 125 µs d’où un débit de 48,96 Mbit/s. Le débit de données est 4293 bits par 125 µs = 34,344 Mbit/s + 48 kbit/s ( 6 bits de justification par VC3 ).


L’octet C2 indiquera que le contenu est un C3.

� Passage du VC3 à une unité d’affluent TU3 avec ajout de pointeur : VC3 => TU3 Le pointeur de TU3 permet de situer le VC3 dans la trame TU3 ( alignement ). On utilise 3 octets H1, H2, H3. H1, H2 sont définis comme pour l’AU4, H3 joue le rôle de justification. La différence est le fait que l’on n’a pas de coefficient multiplicatif par 3. La valeur du pointeur est directement la valeur de décalage en octet entre H3 et le premier octet de POH J1. Elle varie entre 0 et 764 ( Dans le décalage on ne compte pas les octets de la colonne ajoutée H1H2… Le VC3 fait 9 × 85 = 765 octets ). Exemple : Pointeur = 0 Exemple : Pointeur =3 => Décalage de 3 octets H1 H1 H2 H2 H3 H3 R R R R R R R VC3 R R 125 µs R R R H1 H1 H2 H2 H3 H3 R R 9 R R R R R R R R R R

POH de VC3

86

� Passage d’unité d’affluent TU3 au groupe d’unités d’affluent TUG3 : TU3 => TUG3 Dans ce cas, il n’y a pas de multiplexage : le TUG3 est le TU3.


� Multiplexage de groupes d’unité d’affluents vers un conduit virtuel VC4 : TUG3 => VC4 On ajoute le POH de VC4 et les 3 TUG3 multiplexés par octet. Il reste 2 colonnes, on y place des octets non significatifs de remplissage ( fixed stuff ).

AA B CA B C A B CA B C

74 5 61 2 3 108 9 261

. . . .

1 86 1 86 1 86

TUG-3(A)

TUG-3(B)

TUG-3(C)

T1518080-95FIXED STUFF

VC-4 POH Le POH de VC4 a été présenté au IV) �. La valeur de l’octet C2 indiquera la projection d’un TUG.

� Passage du VC4 à une unité administrative AU4 avec ajout de pointeur : VC4 => AU4 On calcule l’alignement et on code un pointeur H1H2 ce qui permet de constituer le pointeur

d’AU4. idem IV)�

Passage à l’AUG : AU4 => AUG On organise le bloc d’AUG en plaçant le pointeur d’AU4. idem IV)�

Passage de l’AUG au module STM1 par ajout de surdébit de section : AUG => STM1

On place le RSOH et le MSOH. On obtient la trame STM1. idem IV)�

3 RSOH

1 Pointeur d’AU4 125 µs 5 MSOH VC4 RSOH

Pointeur d’AU4 125 µs MSOH 9 octets 261 octets

POH De VC4


VII) Extraction de données dans S.D.H . � Repérage des éléments d’un module STM1

Afin de trouver les données rapidement dans la trame STM1, on utilise un système de numérotation K,L,M :

K repère le TUG3 dans un VC4, L le TUG2 dans le TUG3 et M le TU12 dans le TUG2

Trame STM1 TUG3 TUG2 TU12 K : 1 à 3 L : 1 à 7 M : 1 à 3

Ainsi une communication est définie dans le multiplex VC4 par une combinaison K, L, M.

×1 STM1 AUG AU4 VC4 C4 K=L=M=0

× 3 TUG3 TU3 VC3 C3 K= 1 à 3 L=M=0

× 7 Multiplexage octet par octet TUG2 ( avec parfois octetes de bourrage )

× 3 TU12 VC12 C12 K= 1 à 3 Calcul de pointeur pour aligner le début L= 1 à 7 du contenu M= 1 à 3

Ajout de surdébit de VC ( POH pour VC, SOH pour AUG ) ( informations de services : identification, contenu de VC, mécanisme de surveillance )

Remarque : Cette description donne la recherche les octets d’une communication dans une trame STM1 mais pas la recherche du début de trame qui demande d’analyser les pointeurs comme le fera un élément du réseau S.D.H. Le module STM1 est fait de 9 lignes × 270 colonnes. Le conduit VC4 est fait de 9 lignes × 261 colonnes. 9 Surdébit charge 125 µs

utile 9 261

125 µs STM1

Un VC4 sur 2 modules STM1

a) Contenu = C4

Si on cherche les informations de [K,L,M] = [0,0,0], on est dans le cas du transfert d’un C4. Les données du C4 sont donc dans les colonnes de charge utile : 2 à 261 si le pointeur est nul (ou multiple de 87). b) Contenu = 3 C3

Si la charge utile est faite de 3 TUG3 contenant des C3 : On a des communications [1,0,0], [2,0,0] et [3,0,0]. D’après le multiplexage des TUG3, on sait qu’il y a le POH de VC4 puis 2 colonnes de remplissage. Ensuite le multiplexage est fait par octet : TUG31 , TUG32 , TUG33 , TUG31 ,… Le TUG31 est donc dans les colonnes 4, 7, 10,… : 4 + 3 × ( X-1 ) pour X = 1 à 86 ( car 86 colonnes dans un TUG3 ) Le TUG32 est donc dans les colonnes 5, 8, 11,… : 5 + 3 × ( X-1 ) pour X = 1 à 86 ( car 86 colonnes dans un TUG3 ) Le TUG33 est donc dans les colonnes 6, 9, 12,… : 6 + 3 × ( X-1 ) pour X = 1 à 86 ( car 86 colonnes dans un TUG3 )


Donc l’information [K,0,0] se situe en 3+K+ 3 × ( X-1 ) pour X = 1 à 86. Remarque : Le décalage ne change rien à ce calcul puisque que l’on procède à des décalages de 3 octets. Seul le début est changé de place, un octet appartient à la même communication sauf POH et colonnes de remplissage. b) Contenu = 3 × 7× 3 C12 = 63 C12

TU12 4 colonnes

× 3 TUG2 12 colonnes

× 7

TUG3 … 86 colonnes × 3 VC4 … 261

Si la charge utile est faite de 3 TUG3 contenant 7 TUG2 contenant 3 C12 : On a des communications [K,L,M]. D’après le multiplexage des TUG3, on sait qu’il y a le POH de VC4 puis 2 colonnes de remplissage. Ensuite le multiplexage est fait par octet : TUG31 , TUG32 , TUG33 , TUG31 ,… Dans les TUG3, on a d’abord 2 colonnes de remplissage.

Si Ptr=0 : Colonne 1 : POH de VC4. Colonne 2,3 : Remplissage de VC4. Colonne 4,7,5,8,6,9 : Remplissage des TUG3. Le TUG3K est donc dans les colonnes 3+K + 3 × ( X-1 ) = K +3 × X pour X = 3 à 86 (86 colonnes dans un TUG3, 1,2=bourrage) Le TUG21 correspond à X = 3 + 7 ( Y-1 ) pour Y = 1 à 12 Le TUG22 correspond à X = 4 + 7 ( Y-1 ) pour Y = 1 à 12 …

Le TUG2L correspond à X = 2+L + 7 ( Y-1 ) pour Y = 1 à 12 La place dans la trame STM1 de l’information [K,L,0] se situe en K+ 3 × X pour X = 2+L+ 7 × (Y-1) pour Y = 1 à 12 ( 12 colonnes dans un TUG2). information [K,L,0] en 6 + K + 3 × L + 21 × ( Y-1 ) pour Y = 1 à 12. Le TU12 est fait d’un octet sur 3 d’un TUG2. Le TU121 correspond à Y = 1 + 3 ( Z-1 ) pour Z = 1 à 4. Le TU122 correspond à Y = 2 + 3 ( Z-1 ) pour Y = 1 à 4. …

Le TU12M correspond à Y = M + 3 ( Z-1 ) pour Z = 1 à 4 La place dans la trame STM1 de l’information [K,L,M] se situe en K+ 3 × X pour X = 2+L+ 7 × (Y-1) pour Y = M + 3× (Z-1) pour Z = 1 à 4 ( 4 colonnes dans un TU12). information [K,L,M] en -15 + K + 3×L + 21×M + 63 × ( Z-1 ) pour Z = 1 à 4.


Exemple : Le 2ème VC12 du 2ème TUG2 du 2ème TUG3 [2,2,2] se trouve en 35, 98, 161 et 224. Ces valeurs sont valables sur une rangée. Ensuite on reproduit cela sur les autres rangées :

Col 1 Col 261 Col 1 Col 261 Surdébit Rangée 4 Surdébit Rangée 5 Surdébit Rangée 6 Ptr d’AU … …

1er octet 1er octet décalage dans rangée reste de trame

de N rangées du pointeur selon la valeur de pointeur après décalage de rangée

Le décalage par pointeur ne change rien à ce calcul d’appartenance ( hormis POH et colonnes de remplissage ) : Le pointeur de VC4 décale d’un multiple de 3 un contenu de 3 éléments. Donc même après décalage, une colonne appartient au même élément. Ensuite le pointeur de TU3 ou de TU12 décale d’un multiple de 1 octet un contenu d’un élément ( VC3 ou VC12 respectivement ). Donc la colonne contiendra encore cet élément.

En revanche il change la place du début de trame.


1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

1

100

2

200

3

300

12

34

56

78

910

1112

1314

1516

1718

1920

2122

2324

2526

2728

2930

3132

3334

3536

3738

3940

4142

4344

4546

4748

4950

5152

5354

5556

5758

5960

6162

6364

6566

6768

6970

7172

73

1

100

2

200

3

300

1

100

2

200

3

300

256257

258259

260261

1

100

1 2 3 4 5 6 7 8 9 101112131415161718192021

12

34

56

78

910

1112

1314

1516

1718

1920

2122

2324

2526

2728

2930

3132

3334

3536

3738

3940

4142

4344

4546

4748

4950

5152

5354

5556

5758

5960

6162

6364

6566

6768

6970

7172

73256

257258

259260

261

12

34

56

78

910

1112

1314

1516

1718

1920

2122

2324

2526

2728

2930

3132

3334

3536

3738

3940

4142

4344

4546

4748

4950

5152

5354

5556

5758

5960

6162

6364

6566

6768

6970

7172

73256

257258

259260

261

110

210

310

120

220

320

130

230

330

140

240

340

150

250

350

160

260

360

170

270

370

1 2 3 4 5 6 7 8 9 101112131415161718192021

110

210

310

120

220

320

130

230

330

140

240

340

150

250

350

160

260

360

170

270

370

1 2 3 4 5 6 7 8 9 101112131415161718192021

110

210

310

120

220

320

130

230

330

140

240

340

150

250

350

160

260

360

170

270

370

1

100

161718192021

160

260

360

170

270

370

1 2 3 4 5 6 7 8 9 101112131415161718192021

11

21

31

12

22

32

13

23

33

14

24

34

15

25

35

16

26

36

17

27

37

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

222324252627282930313233343536373839404142

11

21

31

12

22

32

13

23

33

14

24

34

15

25

35

16

26

36

17

27

37

2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2

434445464748495051525354555657585960616263

11

21

31

12

22

32

13

23

33

14

24

34

15

25

35

16

26

36

17

27

37

3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3

1

100

585960616263

16

26

36

17

27

37

3 3 3 3 3 3

T1518140-95

TU-3 numbering scheme



KL AddressM

Time Slot Number

VC-4Column number

VC-4Column number

Time Slot Number

KL AddressM

KL AddressM

Time SlotNumber

VC-4Column number

VC4

POH

VC4

POH

VC4

POH

TUG2 numbering scheme


� Principe d’accès aux données : Utilisation des informations de services ( surdébits, pointeurs )

1) On a un flux de bits : … 0 … 1 … 2) Grâce aux octets de verrouillage, on trouve le début de trame :

A1 A1 A1 A2 A2 A2

Trame STM1 9 × 270 octets en 125 µs

3) On peut trouver le pointeur d’AU ( rangée 4, colonnes 1 à 9 ). Grâce aux octets Y, on sait que l’on a un VC4, sinon c’est un VC3. En Europe le contenu est un VC4.

4) Avec la valeur de pointeur on trouve le début du VC4 : Octet J1 du POH de VC4 qui identifie la communication.

5) Puis on trouve l’octet C2 du POH de VC4 qui indique le contenu du VC4

Si le contenu est un C4, l’octet C2 de POH de VC4 = 12H Si le contenu est 3 TUG3 contenant des C3, l’octet C2 de POH de VC4 = 04H

Si le contenu est 3 TUG3 contenant des TUG2, l’octet C2 de POH de VC4= 02H

Dans le cas où le VC4 contient un C4 : On accède aux données

Dans le cas où le VC4 contient un des TUG3 contenant des C3 : On trouve le VC4, on a 2 colonnes de remplissage, puis 3 TUG3 entrelacés par colonne. La première colonne indique le pointeur H1H2H3 qui définit où est le début du VC3 avec son surdébit de VC3. On accède aux données.


Dans le cas où le VC4 contient un des TUG3 contenant des C3 : On sait où lire le VC4 ( pointeur d’AU de haut niveau ), les TUG3 et les TUG2 ( démultiplexage selon la norme ). Dans le TUG2 désiré, on sait où lire le TU12 ( démultiplexage ) :

On trouve le pointeur V1 ( 1er octet du TU12 quand H4 du POH de VC4 finit par 00 ). On lit le pointeur V1V2. On en déduit le contenu du TU12 ( bits SS ). On lit le pointeur ( pointeur de bas niveau ), on en déduit où trouver le POH de VC12 On identifie l’émetteur du VC12 ( Octet J2 du POH de VC12 ) et on connaît le contenu du VC12 par l’octet V5 du POH ( bits 5 à 7 de V5 ). On accède aux données.

Exemple : Flux E3 P.D.H.


VIII) Configuration d’un réseau S.D.H. Le réseau P.D.H. se configure de façon matérielle. Les liaisons sont point à point. On a donc un système rigide difficilement configurable.

En revanche S.D.H. permet la configuration de ses éléments. Cette configuration est en plus centralisée et standardisée ( G784 ) : Fonctions OAM&P ( Operations, administration, maintenance and provisioning ).

On utilise donc un réseau de configuration et supervision : TMN ( Telecommunications management network normalisé selon M3010 ).

Avec la couche TMN, on définit une couche spécifique au réseau S.D.H. : SMN ( S.D.H. management

network ). Les éléments les constituant sont : Pour le TMN : - un OS ( operating system)

- des MD ( Mediation device )

Pour le SMN : - des NE ( Network Element ) : Les appareils composants le réseau S.D.H. dispose de moyens de gérer la configuration et la supervision. - des GNE : NE qui font passerelles entre TMN et SMN. - des SMS : Le SMN est décomposé en SMS ( S.D.H. management subnetwork ).

Il y a 2 types d’échanges :

- Entre TMN et SMN, le dialogue se fait par le protocole Q. - A l’intérieur du réseau S.D.H., le canal de commande intégré ECC ( embedded control channel ) est transmis via les bits DCC des surdébits de section RSOH et MSOH. Dans le cas de mise en cascade de réseau, les TMN sont aussi reliés par ce biais.

Le TMN utilise des techniques orientés objets : Protocole CMIP ( common management information

protocol ) dont on a dérivé une version simplifiée SNMP. On a un manager qui est inclus dans l’OS et des agents inclus dans les équipements NE. Le manager

forme le centre de contrôle qui échange des informations sur les objets composants les équipements ( objets physiques comme logiques ). Dans les NE sont implantés des agents pour dialoguer avec le TMN au sujet des objets.

Remarque : On parle aussi de l’interface F : Interface Homme/machine.


IX) Synchronisation du réseau S.D.H. S.D.H. étant synchrone au moins pour sa partie supérieure, il faut réaliser la synchronisation. Même pour la partie basse qui dispose de justification, il faut des horloges de bonnes qualités car la justification se faisant par octet introduit de la gigue. On ne peut pas utiliser le signal comme en P.D.H. pour synchroniser. S.D.H. dispose de son propre réseau de synchronisation avec des équipements dédiés. Il est définit par la norme G803 de manière hiérarchique en arbre sur le principe maitre-esclave :

- La première horloge du niveau haut est de type PRC ( Primary Reference Clock ). C’est l’horloge de référence, très stable et fiable ( au césium ). Elle répond à la norme G811. ( Tolérance de 10-11 ). - Le niveau intermédiaire est fait de SSU ( Synchronization Supply Unit ). Basée sur le PRC, l’unité SSU distribue le signal de référence 2,048 Mhz répondant à la norme G812. La norme G812 distingue 2 types de SSU par leur qualité SSU-T dit de transit ( Tolérance 50×10-10 ) SSU-L dit local ( Tolérance 10-8 )

Transit ou local sont des noms associés aux commutateurs téléphoniques utilisant ces qualités. En S.D.H., on n’a pas cette distinction de topologie.

- Le niveau bas est fait de SEC ( S.D.H. Equipment Clock ) répondant à la norme G813. Il peut servir à la synchronisation des appareils connectés au réseau S.D.H. ( Tolérance 5×10-8 ). Chaque équipement S.D.H. en contient un.

La gestion de ces niveaux de synchronisation est assurée par l’octet S1 du MSOH = SSM ( Synchronization Status Marker ). Il aura la valeur 0010 pour PRC 0100 pour SSU-T 1000 pour SSU-L 1011 pour SEC 1111 pour DNU Do Not Use = Horloge interne. Si malgré les redondances, les sources externes de synchronisation sont indisponibles pour un noeud, l’équipement S.D.H. peut fonctionner à partir de source interne ( à quartz ) pour une durée limitée. Remarque : Utilisation du GPS. La structure hiérarchique peut être simplifiée par l’installation de SSU utilisant le GPS. C’est une solution peu chère qui donne la qualité d’une horloge PRC. Mais on dépend d’un fournisseur de service externe, le gouvernement américain.


X) Récapitulatif +RSOH + ptr + POH +MSOH ×1 d’AU4 de VC4 C4 STM1 AUG AU4 VC4 + ptr + POH de TU3 de VC3

× 3 TUG3 TU3 VC3 C3

× 7 TUG2

× 3 TU12 VC12 C12 + ptr + POH de TU12 de VC12 Couche Couche Couche Section Conduit HO Conduit LO

Calcul de pointeur pour aligner le début du contenu sur une référence du pointeur.

Multiplexage octet par octet ( avec parfois des octets de bourrage )

Ajout de surdébit ( POH pour VC = gestion du VC sur tout le Path, SOH pour AUG = gestion sur la Section ) ( informations de services : identification, contenu de VC, mécanisme de surveillance )

On voit sur le schéma précédent les étapes d’une transmission dans un réseau S.D.H. Hormis le multiplexage que l’on avait en P.D.H., S.D.H. se distingue par :

- l’ajout d’information de services dans les surdébits => Quelle est l’information ( contenu et origine ).

- l’utilisation de pointeurs qui permet de laisser flotter une info dans les conteneur ( voire glisser avec justification de pointeur ). Il n’y a donc pas d’alignement forcé des données entrainant un retard et difficile à réaliser.

=> Où est l’information. Conséquences : En P.D.H. le multiplexeur d’ordre N ne peut utiliser que des affluents d’ordre inférieur N-1, alors que S.D.H. peut multiplexer n’importe quel affluent => Possibilité d’insertion/extraction simple à mettre en œuvre. => Possibilité de commuter des flux supérieurs à 64 kbit/s. L’insertion/extraction est d’autant plus simple que S.D.H. permet de localiser les octets d’un affluent dans un multiplex mais en plus de situer le début de la trame d’affluent sans analyser l’affluent grâce aux pointeurs et même pour des VC LO ( contrairement à P.D.H. qui demande un alignement à chaque niveau par verrouillage de trame ). La conséquence de l’insertion/extraction est que les affluents ne sont pas issus du même point => Nécessité de gérer l’identification des communications.


S.D.H. utilise la commutation de circuit qui permet de minimiser les délais de transmission, de garantir le débit. C’est donc un réseau adapté pour la voix. Par le système de projection ( mapping ) intégrant une justification de bit, il est aussi adapté aux données. La synchronisation permet d’obtenir et de traiter des signaux de hauts débits. En outre S.D.H. dispose de fonctions de gestion performantes : - Le TMN permet de gérer le réseau de manière simple, centralisée et standardisée.

- En cas de défaillance, un système de protection est prévu pour assurer le fonctionnement. => Fiabilité et garantie du service.

Les affluents sont des sources variées : - Commutateurs téléphoniques - Sources de flux P.D.H.

- Sources de flux ATM - Sources de flux IP - Stations BTS de réseau G.S.M. …

Exemple : OSMG Optinex multi-service gateway permettant d’utiliser IP/SDH/ATM = ISA

S.D.H. permet des évolutions importantes. Il existe déjà de nombreux domaines non développés ici : Concaténation, connexion mode tandem ( TCM ), gestion très fine du réseau avec un découpage fonctionnel ( AP Access point, TP Timing point, T trail, TCP Point terminal de connexion, … ), S.D.H. pour liaisons satellites, pour liaisons hertziennes, Gigabit ethernet… Avec la demande en haut débit, son utlisation se développe. SDH est prévu pour PDH et ATM, mais la demande croissante de trafic concerne IP. La première solution a été IP sur ATM mais dans ce cas il faut des commutateurs ATM pour faire un réseau IP => Scénario POS ( Packet over S.D.H. ) qui encapsule IP dans PPP.

On pourra se reporter à la fin du chapitre sur le RTC pour voir l’application qui en est déjà faite pour répondre à ces besoins ( boucle locale avec ADSL ) et au chapitre sur ADSL pour voir son utilisation ( ATM sur S.D.H. entre DSLAM et BAS, BAS et routeurs FAI ).

Problemes de Synchro Et Solulions

Documents

Transcript of Problemes de Synchro Et Solulions