Plan Présentation de la Solution. Le Protocole MESI Gestion de la lecture /écriture du processeur...

Plan

• Présentation de la Solution.• Le Protocole MESI• Gestion de la lecture /écriture du processeur

en mémoire.• Gestion de la lecture /écriture d ’un second

maître du Bus en mémoire.

Il faut une solution !!!

• Une solution qui gère les problèmes de cohérence de cache.

• Une solution performante.

Voici la Solution

• La solution est d ’utiliser un protocole pour gérer :

-les écritures en mémoires -les lectures en mémoires

Définition d ’un protocole

• Ensemble de règles établies à l ’avance.• Ces règles définissent le déroulement des

opérations à effectuer.

Où et comment implanter le protocole

• Où :– Dans toutes les parties ou l ’on est susceptible de

modifier la mémoire :• Le cache L1

• Le cache L2 …

• Comment implanter le protocole:– En utilisant une machine d ’état.– Cette machine d ’état est implanter dans le

contrôleur du cache

Plan




Le Protocole MESI

• M: Modified <==> Modifier• E: Exclusif <==> Exclusif• S: Shared <==> Partager• I : Invalid <==> Invalide

L ’État Modifier

• Le bloc du cache a été mis à jour (il contient des données modifiées) suite a un succès en écriture sur le cache

• Cette état informe le cache qu ’il doit espionner le bus système et écrire l ’entrer modifier en mémoire quand un succès d ’espionnage sur ce bloc est détecter.

Exemple de l ’État Modifié :

ProcesseurCache A=9

MémoiresA= 8B= 9C=10D=15E=1..

M

Maîtres Bus

Marque l ’état Modifié

Succès en écriture

Commençons à construire le graphe d ’état.

Modifié

Succès en lecture

réécriture

rééc

ritu

re

Succes d ’espionnage

Lecture /Écriture

Commençons à construire le graphe d ’état.


Modifié

Succès en lecture

rééc

ritu

re

réécriture


Suc

cès

d ’e

spio

nnag

e

L ’État Exclusif

• Indique que ce cache n ’a pas eu connaissance de la possession du bloc par un autre cache

Continuons à construire notre graphe d ’état

ExclusifSuccès en écriture

Succès en lecture

Succès d ’espionnage

sur lectureSuccès d ’espionnage sur écriture



Modifié

Succès en lecture

rééc

ritu

re

réécriture


Suc

cès

d ’e

spio

nnag

e


Succès en lecture

Succès d ’espionnage sur

lecture

Succès d ’espionnage sur écriture

L ’État Partagé

• Indique que ce bloc peut être présent dans plusieurs caches.

Succès en lecture


PartagéSuccès d ’espionnage sur écriture


Succès en lecture


Succès en lecture


Modifié

Succès en lecture

rééc

ritu

re

réécriture


Suc

cès

d ’e

spio

nnag

e



Partagé

Su cc ès d ’ spi onn ag e s ur lec tur e



L ’État Invalide

• Le bloc contenu dans la cache n ’est pas correct.


Invalide

Chargement de bloc

Échec en lecture

Chargement de blocÉchec en lecture

Finissons de construire notre graphe d ’état

Succès en lecture

Succès en lecture


Modifié

Succès en lecture

rééc

ritu

re

réécriture


Suc

cès

d ’e

spio

nnag

e



Partagé

Su cc ès d’e sp ion nag e l ect ure



Invalide

Chargement de bloc

Échec en lecture

Chargement de blocÉchec en lecture

Plan




Opération de chargement de A

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Maître Bus

Cache L1 Cache L2

Cache L2

Processeur MémoireA=8B=9C=10


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2

MémoireA=8B=9C=10 Maître Bus

Processeur

Cache L1 Cache L2

A=8

Explication du Fonctionnement du Protocole MESI

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=8


Processeur

Cache L1 Cache L2

A=8


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=8


Processeur

Cache L1 Cache L2

A=8


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=8


ProcesseurA=8

Cache L1 Cache L2

Opération d ’écriture de A=9

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=8


ProcesseurA=8

Cache L1 Cache L2


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=8


ProcesseurA=9

Cache L1 Cache L2

A=9


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9


ProcesseurA=9

Cache L1 Cache L2

A=9

Opération incrémentation de A et écriture de A

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9


ProcesseurA=9

Cache L1 Cache L2

Opération de réécriture de A=10

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9


ProcesseurA=10

Cache L1 Cache L2

Plan




• Quand il y un maître du bus autres que le processeur qui intervient .comment cela se passe :– Opération de lecture par un maîtres du bus autre

que le processeur .– Opération d ’écriture par un maîtres du bus autre

que le processeur .



• Lors d ’une lecture par un maîtres du bus autre que le processeur il existe plusieurs cas :

• État du bloc L2 invalide => échec d ’espionnage

• État du bloc L2 Exclusif => Peut donner la valeur tout de suite

– Bloc L2 est dans l ’état modifié• État du bloc de donné dans L1 (exclusif ou

partagé )

• État du bloc L1 modifier

Le Maîtres du Bus veut connaître la valeur de A

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

Le Maître du Bus veut connaître la valeur de A

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

Succès d ’espionnage de L2!!!! Donc il reprend le contrôle du Bus.L2 à la donner mais à t ’il la plus récente??


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

L2 interroge L1.L1 lui répond qu ’il est en mode Exclusif


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

L2 sait maintenant que la Valeur de A qu ’il a est la plus récente.L2 va donc réécrire la Valeur de A en mémoire


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

A=9


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

A=9


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

L2 Rend la main au Maître Bus qui va pouvoir lire la Valeur de A


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA?

ProcesseurA=9

Cache L1 Cache L2

A=9


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA=9

ProcesseurA=9

Cache L1 Cache L2

A=9


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA=9

ProcesseurA=9

Cache L1 Cache L2


• Étudions le cas où le bloc de donnée L1 est en mode Modifié


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2

L2 interroge L1.L1 lui répond qu ’il est en mode modifier


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2

A=10


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2

A=10


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2



PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=8B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2

A=10


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=10B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=10B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2

A=10L2 rend la main au maître du Bus pour

qu ’il puisse exécuter la lecture


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=10B=9C=10

Maître BusA?

ProcesseurA=10

Cache L1 Cache L2

A=10


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=10B=9C=10

Maître BusA=10

ProcesseurA=10

Cache L1 Cache L2

A=10


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=10

MémoireA=10B=9C=10

Maître BusA=10

ProcesseurA=10

Cache L1 Cache L2


• Passons maintenant a l ’écriture par le Maître Bus– L1 en mode Partagé ou Exclusif.– L1 en mode modifié.

Le Maître du Bus veut écrire une valeur dans A

PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2



PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2

L2 interroge L1.L1 lui répond qu ’il est en mode Exclusif


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2



PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2

A=9


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2

A=9


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2

L2 Rend la main au maître Bus qui va pouvoir écrire la Valeur de A


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2

A=4


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=4B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2

A=4


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=4B=9C=10

Maître BusA<=4

ProcesseurA=9

Cache L1 Cache L2


• Maintenant voyons le cas ou L1 à été modifier


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

L2 interroge L1.L1 lui répond qu ’il est en mode Modifié


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

L2 sait maintenant que la Valeur de A dans L1 est la plus récente.L2 va donc réécrire la Valeur de A qui est dans L1 en mémoire


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=8B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

A=11


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=11B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

A=11


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=11B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

L2 Rend la main au maître Bus qui va pouvoir écrire la Valeur de A


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=9B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

A=4


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=4B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

A=4


PartagéInvalide

Modifié Exclusif

PartagéInvalide

Modifié Exclusif

cc

Cache L2A=9

MémoireA=4B=9C=10

Maître BusA<=4

ProcesseurA=11

Cache L1 Cache L2

PartagéInvalide

Modifié

Chargement de bloc


Succès en lecture

rééc

ritu

re

Exclusif

Chargement de bloc

Échec en lecture

WB/W

T#=1


Succès en lecture

Succèsd ’espionnage

externeINV.=0

Succès en lecture

Succès en écriture WB/WT#=0

échec en lecture WB/WT# = 0

Succès d ’espionnage externe sur écriture INV.=1Ou espionnage interne , ou FLUSH#, ou INVD,ou WBINVD

Succès en écr itu re (W

B/W

T# =

1)

réécriture

Succès d ’espionnage

externesur lecture (IN

V. =

0 )

Succès d ’espionnage interne

ou succès d ’espionnage externe

sur écriture (INV= 1) ou FLUSH# ,

ou INVD, WBINVD


externe en lecture (INV=0)

INV

D

Suc

cès

d ’e

spio

nnag

e ou

F

LU

SH

#, o

u W

BIN

VD

INV

=1

Une solution est la Gestion MESI (Modified,Exclusive,Invalid,Shared)

Plan Présentation de la Solution. Le Protocole MESI Gestion de la lecture /écriture du processeur...

Documents

Transcript of Plan Présentation de la Solution. Le Protocole MESI Gestion de la lecture /écriture du processeur...