Nouvelles Technologies Le bus PCI et ses évolutions.
-
Upload
franc-payen -
Category
Documents
-
view
117 -
download
3
Transcript of Nouvelles Technologies Le bus PCI et ses évolutions.
Nouvelles TechnologiesLe bus PCI et ses évolutions
Plan
Présentation des bus
LE BUS PCI Historique Présentation Avantages apportés par le bus PCI Fonctionnement Evolutions du bus PCI
CONCLUSION
BIBLIOGRAPHIE ET WEBOGRAPHIE
Présentation des bus
Canaux de communications reliant entre eux différents éléments d'un système éléctronique et informatisé.
Premier bus pour PC : le bus ISA 8 bits, débit de quelques Mo/s
Bus VESA Local bus 32 bits et débit plus important mais non compatible avec ISA
Bus EISA Similaire au bus Vesa Local bus mais compatible ISA USB et FIREWIRE
Historique du bus PCI
Le bus PCI (Peripheral Component Interconnect) Norme développée pat Intel
Norme 1.0 : bus local proche des ressources et du CPU
En 1993, spécification améliorée pour inclure des ressources disposées sur des cartes enfichables donc exploitables sur une carte mère
En 1995, révision 2.1, pour une migration du bus vers une fréquence de 66 Mhz
révision 2.2 : définitions sur la gestion de l'énergie des alimentations
Présentation du bus PCI
Le bus PCI permet de relier entre eux les différents périphériques se trouvant à l'intérieur d'un PC (carte vidéo, carte réseau, carte son, ...)
Bus synchrone Vitesse de l'horloge de 33 Mhz ou 66 Mhz Largeur du bus de 32 bits ou 64 bits d'adresse et de données La bande passante crête va de 123 Mo/s (32 bits à 33 Mhz) à 528 Mo/s (64 bits à
66 Mhz) Principe Maître/esclave (plusieurs maîtres possibles ) Utilisation d'un minimum de signaux de communications interconnexion de 4 cartes maximum Unité de gestion d'accès au bus et gestionnaire d'interruptions
Schéma d'une architecture PCI
Avantages du bus PCI
Bus local (chaque périphérique a directement accès au bus principal)
passerelle PCI-HOST
bus local indépendant du bus système
Fonctionnement
Les différents bus (adresse, donnée, commande, contrôle) composant le PCI Les opérations différées La réservation de ressources La gestion de l'accès bus sur PCI La gestion des interruptions
Fonctionnement
Pour le transfert de données (par paquets), le PCI se compose : D'un bus d'adresses et de données multiplexées (AD[31..00])
32 bits en adressage comme en donnéesespace adressable de 4 GoPhase d'adressage : bus porteur d'adressesPhase suivante : bus porteur de données
D'un bus de commandes et de validation d'octets (C/BE[3..0]*)phase @ : transmet la commande de busphase suivante : bus de validation des octets sur le bus de données
D'un bus de contrôle qui regroupe les signaux gérés par le maîtreFRAME* : Départ et validation de transaction IRDY* : Etat du maître de l'échange
FonctionnementOpérations différées
Le bus PCI permet les opérations différées dans le traitement des transactions : Le maître s'assure d'abord de la disponibilité du bus puis adresse sa requête
à l'esclave concerné L'esclave peut ne pas répondre immédiatement à la requête d'un maître Cela a pour avantage de libérer le bus pour d'autres maîtres
FonctionnementRéservation de ressources
Un maître peut se réserver l'exploitation d'un esclave pour se garantir les résultats d'une tâche, vis à vis de l'intervention d'un autre maître.
Le maître est libre de prolonger ou non son exclusivité sur cette ressource
Fonctionnement
Gestion de l'accès bus sur PCI Gestion par un arbitre de bus des demandes d'accès faites par les différents
maîtres Une requête est émise par le maître qui doit alors recevoir une autorisation
renvoyée par l'arbitre
Gestion des interruptions Optionnelles, elles sont aux nombres de 4 et fonctionnent de manière
asynchrone
Evolutions du bus PCI
De nouveaux bus ont été développés afin d'améliorer le bus PCI que ce soit dans le domaine industriel ou micro-informatique :
Le Compact PCI Le PXI (PCI eXtention for Instrumentation) Le SPCI (Small PCI) Le Pci Hot-Plug Le PCI-X Le 3GIO (Third Generation Input/Output)
Le Compact PCI
Basé sur une spécification du PICMG Adaptation du bus PCI aux besoins industriels
connecteur plus large et peu sensible aux impuretés 64 bits, tension de fonctionnement de 3,3V ou 5V ajout et retrait des cartes à chaud (norme Hot Swap) compatible PCI
Le PXI
PXI : PCI eXtention for Instrumentation Comparable au Compact PCI mais adapté pour le domaine de l'instrumentation
norme plus sévère que celle du Compact PCI les périphériques doivent être compatible Windows 95 et NT
Le SPCI
SPCI : Small PCI Norme éditée par le consortium PCI Sig Integration du PCI dans des ordinateurs de petites tailles (portables,...) Même performance et caractéristique que PCI standard Réduction de la fréquence du bus quand il n'est pas utilisé (économie d'énergie) Périphérique SPCI de la forme d'une carte PCMCIA :
carte type A : deux rangée de connecteurs carte type B : une rangées de connecteurs carte non insérable à chaud
Tension de fonctionnement : 3,3V, 5V et Universal (3,3v et 5V)
Le PCI Hot -Plug
Extension de la norme PCI de base (réalisé par Compaq) Ajout et retrait des cartes PCI à chaud (sans éteindre l'ordinateur)
Hot remplacement retrait et remplacement d'une carte défectueuse
Hot upgrade remplacement d'une carte par une version upgradée Hot ExpansionAjout d'une carte dans un slot libre
Le PCI-X
Développé par IBM, Hewlett-Packard et Compaq Destiné aux serveurs But : assurer à ces 3 sociétés le monopole des serveurs basés sur une architecture
x86 Fréquence de bus de 133 Mhz pour des transferts de 1 Go/s Compatible PCI sauf pour les cartes ne fonctionnant qu'en 5V Logiciels et pilotes perçoivent le PCI-X comme un bus PCI classique Acheminement des interruptions à la fréquence du bus Routage de façon différenciée des données vers des segments PCI et PCI-X
Le 3GIO
3GIO : Third Generation Input/Output Autre dénomination : PCI3.0 Norme développée par Intel Débit allant de 206 Mo/s jusqu'à 6,6 Go suivant les versions
Conclusion
Bus PCI : bus de référence dans le monde PC Non adapté au monde industriel dans la version d'origine Secteur dynamique avec de gros enjeux économiques
Bibliographie et Webographie
PCI Local Bus specification Revision 2.1S
PCI Special Interest Group 06/01/1995 www.pcisig.com
Site officiel de la specification PCI www.enseirb.fr/~kadionik
Informations concernant le bus PCI ainsi que la plupart de ses évolutions www.distributique.com
Informations concernant le bus PCI-X lemouillour.eric.free.fr/lepc/interfac/slots.htm
Informations concernant le bus PCI ainsi que d'autres