IUT de l'IndreDépartement Génie Electrique et Informatique Industrielle

Module EN1 - Composants de base de l’electroniqueTravaux Diriges

Eric PERONNIN

Chateauroux, le 7 octobre 2012

2

Diodes de redressement - Diode Zener

Exercice 1 : Redressement sur charge résistive

Dans cet exercice, on s'intéresse à diérentes congurations de redressement. Dans un premier temps, on considèrela ou les diodes comme parfaites.

Les signaux d'entrée de ces circuits (Ve ou Vp) sont de nature sinusoïdale : Ve(t) = Ve1(t) = Ve2(t) = Veeff.√

2.sin(ω.t)

et Vp(t) = Vpeff.√

2.sin(ω.t)Note : numériquement, on prendra Veeff

= 12v, Vpeff= 240v, R = 15Ω et ω = 2.π.F avec F = 50Hz pour les

applications numériques.

D

RVe Vs

I

VD

D D1

Vp

I

Vs

VD1

R

T12 6

97

104

D2I

VD2

D1

D2

Ve1

Ve2

(c)

(b)(a)

Ip

D1

R

V

Ie

D4

D3

D2

Ve Vs

D1

V

V

VD2D3

D4

I1

I2

I3

I4

Is

Figure 1 Redressement.

1. Pour chacune des 3 gures de la Figure 1 :

(a) Détermination des intervalles de conduction de la ou des diodes du circuit :Pour chacune des alternances du signal d'entrée, déterminer quelle(s) est (sont) la (les) diode(s) passante(s).Conseils :* Chercher un chemin possible pour le courant en considérant que le courant issu du générateur est positiflors de l'alternance positive (puissance fournie positive) et négatif pendant l'alternance négative.* Établir l'équation du courant dans la (les) diode(s).* Vérier que le courant dans la diode est positif sur l'intervalle où elle a été supposée passante.

(b) Etablir les équations des diérentes grandeurs (VD, ID,Vs, Is,Ve, Ie) sur chaque intervalle de conduction.

(c) Représenter les signaux pertinents sur un graphique sur une période du signal d'entrée :

i. Vs et Is au niveau de la charge,

ii. les tension et courant d'entrée,

iii. les couples VD, ID pour chacune des diodes.

(d) Calculer :

3

i. les contraintes sur les diodes (tension inverse maximale notée VRM , courant maximum ID, courantmoyen < ID >, courant ecace IDeff

),Note : la contrainte en puissance ne peut pas être estimée avec un modèle de diode parfaite.

ii. les valeurs ecace et crête du courant de sortie et de la tension de sortie,

iii. idem au niveau de l'entrée.

2. Incidence de la structure sur le facteur de puissance :Pour que cette comparaison ait un intérêt, on suppose que les circuits (a) et (c) sont alimentés par un transfor-mateur possédant un enroulement au primaire et un enroulement au secondaire.

(a) Déterminer les puissances apparentes au niveau du primaire et l'expression de la puissance fournie à lacharge dans les trois cas.

(b) En déduire les facteurs de puissance dans chaque cas.

(c) Conclure.

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

4

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

5

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

0 0.005 0.01 0.015 0.02−20

−15

−10

−5

0

5

10

15

20

Exercice 2 : Redressement avec capacité de ltrage

Dans l'exercice précédent, l'étude du montage de la Figure 1-(a) a montré que la tension de sortie restait nulle lamoitié du temps (plus précisément durant toute la seconde demi-période du signal d'entrée).

En pratique, il est quasiment toujours nécessaire de maintenir la tension de sortie au dessus d'un minimum quenous noterons Vsmin . Pour atteindre cet objectif, on ajoute une capacité à la sortie du circuit précédemment étudié.

Pour nir, on considère :

Ve(t) = Veeff.√

2.sin(ω.t)

Veeff= 12v, R = 15Ω et ω = 2.π.F avec F = 50Hz

Par ailleurs, on réalise l'étude pour trois valeurs de capacités diérentes an de mieux appréhender son inuence :

C = 47µF , C = 470µF ou C = 4700µF

D

R

I

V

D

D

VsVe

Ic Is

C

Figure 2 Redressement avec ltrage.

1. Expliquer l'action de la capacité avec une approche uniquement qualitative.

2. Étude de la première période de fonctionnement.On considère que la capacité C est déchargée en t = 0.Et on suppose que la diode est passante au démarrage.

(a) Phase où la diode est passante :

i. Représenter à nouveau le schéma en remplaçant la diode par son schéma équivalent.

ii. Déterminer l'expression des courants Ic(t) et Is(t). En déduire celle de ID(t).

6

iii. Quelle condition ID(t) doit-il respecter pour que la diode soit passante ? Utiliser cette particularitépour déterminer l'instant t1 où la diode se bloque.Au delà de cet instant t1, la capacité C se décharge dans la charge R. Elle se substitue donc augénérateur Ve.

iv. Déterminer t1 numériquement pour les trois valeurs de capacités proposées.

v. Que peut-on dire de la durée de la décharge lorsque C augmente ?

(b) Phase où la diode est bloquée :

i. Déterminer l'équation diérentielle en Vs pendant la décharge de la capacité C.

ii. Rappeler la condition initiale et déterminer l'évolution de Vs(t).

iii. Quelle condition faut-il respecter pour que la diode D redevienne passante ?

iv. Traduire cette condition sous la forme d'une équation faisant intervenir le temps t2 où la diode Dredevient passante.

v. Déterminer graphiquement t2 et proposer une méthode d'analyse numérique pour résoudre cette équa-tion.

3. Exploitation des résultats : déterminer l'ondulation ∆Vs de la tension de sortie pour les 3 valeurs de C proposées.

4. Estimation de la valeur de la capacité en fonction d'une ondulation imposée.La plupart du temps, la capacité est choisie pour que la tension de sortie reste toujours au dessus d'une valeurminimale (cf. Vsmin

). Il faut par conséquent que C permette d'avoir ∆Vs 6 Vsmax− Vsmin

.Hypothèses de travail :* On considère que la charge est instantanée.* En pratique, C sera généralement telle que la phase de décharge peut être considérée comme linéaire enl'assimilant à sa tangente au début de la décharge.* Partant du fait que ∆Vs est petit, on assimilera Is à une constante : Is =

Vsmax

RNote : de la sorte, Vs est un signal à l'allure triangulaire.

(a) En utilisant la loi de Coulomb au niveau de la capacité, écrire la variation de la charge de la capacitédurant la phase de décharge.

(b) Écrire la variation de la charge dans la capacité durant la phase de charge à l'aide de la relation donnantla charge stockée dans une capacité en fonction de la diérence de potentiels à ses bornes.

(c) Traduire l'égalité de ces deux variations de charge en régime permanent.

(d) En déduire la valeur minimale de la capacité permettant de conserver une tension Vs supérieure à Vsmin .

(e) Déterminer la valeur de C permettant d'avoir ∆Vs = 2v.

7

0 0.0013 0.0025 0.0037 0.005 0.0063 0.0075 0.0088 0.01 0.0113 0.0125 0.0138 0.015 0.0163 0.0175 0.0187 0.02 0.0212 0.0225 0.0238 0.025

−2

−1

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

Exercice 3 : Écrêteur bilatéral à diode Zener

On considère le schéma de la Figure 3.

RLVe Vs

R

D1

D2

Figure 3 Ecrêteur bilatéral.

8

On utilise une caractéristique linéarisée par morceaux pour les diodes Zener.En direct : Tension de seuil de Vo = 0, 6v et résistance de valeur rD = 20ΩEn inverse : Tension de seuil de VZ = 9v et résistance de valeur rz = 8Ω.

1. La branche contenant D1 et D2 étant vue comme une charge, calculer le modèle équivalent de Thévenin ducircuit représenté par le couple Vth, Rth en fonction de E, R et RL.

2. Calculer la relation V = f(E) lorsque les diodes sont bloquées et préciser dans quelles conditions c'est possible.

3. Refaire le même calcul lorsque les diodes sont passantes (on pourra utiliser le générateur équivalent de Thévenin).

4. Tracer la caractéristique V = f(E).

5. Quel peut être l'intérêt d'un tel dispositif ?

6. Calculer V = f(E) pour E = 600v.

Transistor bipolaire en micro-électronique

Les exercices suivants présentent quelques concepts de base de la micro-électronique, c'est à dire des structuresutilisées dans la conception des circuits intégrés.

Exercice 4 : Sources de courant

Cet exercice propose l'étude de deux sources de courant, éléments de base en micro-électronique, dont les schémassont visibles sur la gure 4.

Z

T6

RI

T

-VCC

RZ

T5

(a) (b)

RI

I

-VCC

DV

Figure 4 Sources de courant intégrées.

Note : la diode Zener est considérée comme parfaite et choisie avec un seuil de tension Zener de VZ = 5.1v.

1. Etude en grands signaux (pour les deux sous-gures).

(a) Déterminer l'expression du courant I en fonction des éléments du montage.

(b) Quel est le rôle de RZ ?

(c) La tension de jonction base-émetteur s'établissant à 0.6v , déterminer la valeur à donner à RI pour avoirun courant I de 100µA.

2. Etude en petits signaux pour les deux sous-gures.

(a) Dessiner le schéma équivalent petits signaux du montage.

(b) Déterminer l'expression de la résistance de sortie du montage.

(c) Calculer cette résistance lors de l'utilisation de transistors MAT14 d'Analog-Devices.

9

Figure 5 Extraits de la datasheet du MAT14.

Exercice 5 : Etude d'un miroir de courant élémentaire

Le schéma est présenté sur la gure 6.Les transistors T3 et T4 (notez l'utilisation de transistors pnp) sont strictement identiques et on désigne par β le

coecient d'amplication statique du transistor.

1. Trouver la relation liant les courants d'émetteurs des transistors T3 et T4, IE3 à IE4 .

2. Exprimer alors I2 en fonction de β et I1 (même si β est grand, on ne simpliera pas 1 devant β).

3. Le circuit est utilisé en générateur de courant commandé en courant.Soit I1 le courant d'entrée (ou de commande) issu d'un générateur de courant de résistance interne RI et decourant I1. Soit I2 le courant de sortie.

(a) Donner le schéma équivalent du système en petits signaux (générateur de Norton à l'entrée et miroir decourant).

(b) Donner l'expression de la résistance de sortie du générateur de courant ainsi réalisé (du point de la sortieI2).On souhaite un courant I2 = 0.1mA à la température de 25°C et on utilise un SSM2220 Analog-Devicespour T3 et T4 dont certaines caractéristiques sont visibles sur la gure 7.

(c) Déterminer les paramètres h11, h21 et h22 des transistors au point de fonctionnement choisi.

(d) Calculer la résistance interne du générateur de courant obtenu sachant que la résistance interne du géné-rateur de courant I1 est de RI = 1MΩ.

I

+VCC

I

T3 T4

21

Figure 6 Miroir de courant élémentaire.

10

Figure 7 Documentation du SSM2220 Analog Devices.

Exercice 6 : Paire diérentielle à sortie diérentielle

Le schéma de la gure 8 est celui d'une paire diérentielle élémentaire (une version plus élémentaire remplace legénérateur de courant I par une résistance mais l'étude théorique est plus dicile en grand signal). Une réalisation dugénérateur de courant sera étudiée dans l'exercice suivant. Dans cet exercice, ce générateur de courant sera considérécomme étant parfait.

1. Caractériser la polarisation des transistors T1 et T2.

2. Etude en grands signaux.

(a) Déterminer l'expression de Vs en fonction de Rc, I, aUT et Vd = V2 − V1.(b) Que devient cette expression lorsque Vd est petit devant aUT (approche au premier ordre) ?

11

3. Etude en petits signaux.

(a) Dessiner le schéma équivalent petits signaux de la paire diérentielle.

(b) Déterminer le coecient d'amplication en mode diérentiel Ad = vsvd

lorsque v2 = vd2 = −v1.

(c) Déterminer le coecient d'amplication en mode diérentiel Acm = vsvcm

lorsque v2 = vcm = v1.On prend I = 100µA, Rc = 10kΩ et aUT = 25mV .

(d) Calculer numériquement Ad et Acm.Les résistances de collecteurs ne pouvant être strictement identiques, on associe maintenant RC1

à T1 etRC2

à T2.

(e) Déterminer l'expression du coecient d'amplication en mode commun, noté Acm.

(f) Les résistances étant donnés à 0.1%, calculer Acm dans le pire des cas.

(g) En déduire le taux de réjection de mode commun, noté TRMC = 20. log∣∣∣ Ad

Acm

∣∣∣, du montage dans le pire

des cas (analyse worst case ).

(h) Reprenant le schéma équivalent petits signaux, déterminer l'expression de la résistance d'entrée re et de larésistance de sortie rs de la paire diérentielle.

(i) Calculer ces résistances.

4. Question subsidiaire : calculer les courants d'entrée dans les transistors (courant de base) à la polarisation.

T1

I

-VCC

T2

Rc Rc

+VCC

I

I

V1 V2

Vs

C2C1

I

Figure 8 Paire diérentielle à sortie diérentielle.

Exercice 7 : Paire diérentielle à charges actives, sortie non symétrique

La paire diérentielle vue précédemment possède l'inconvénient d'avoir un gain limité par la résistance relativementfaible de RC (résistance de collecteur). En eet, la réalisation d'une forte résistance sur un substrat au sein d'uncircuit intégré nécessite un espace physique conséquent et ce d'autant plus que la résistance est de valeur importante(R = ρ.LS ). Ce besoin intolérable de surface de silicium conduit à la réalisation de charge dite active par opposition àla résistance qui est une charge passive, se comportant en variations comme une résistance de forte valeur. Le miroirde courant permet une telle réalisation au sein d'une paire diérentielle et nous étudierons donc le schéma de la gure9.

1. Etude en grands signaux.

(a) Exprimer Is en fonction de V1, V2 et I.

(b) Donner le gain du montage en cherchant l'expression de Is au premier ordre lorsque Vd = V2 − V1 est trèspetite.

2. Etude en petits signaux.

(a) Donner le schéma équivalent petits signaux de l'ensemble.

12

(b) Chercher l'expression liant is à v2, v1 et I en petits signaux.Note : on montrera que l'on retrouve l'expression obtenue en grands signaux pour Vd petite.

(c) Quelle est l'expression de la résistance de sortie du circuit ?

(d) Calculez-la numériquement.

T1

I

-VCC

T2

I

I1

V1 V2

C1 C2

I

+VCC

T3 T4

Is

Figure 9 Paire diérentielle à charges actives.

Amplicateur opérationnel parfait en fonctionnement linéaire

Exercice 8 : Conversion Tension-Courant

On considère les schémas présentés en gure 10. La résistance Ru est la charge dans laquelle on cherche à imposerle courant.

1. Exprimer le courant de sortie Iu en fonction de Ve ou V2 − V1 selon la gure.

2. En déduire un schéma équivalent du circuit.

A1

R Ru

Ve

IuA1

R R

Iu

R

R

V1

V2

A2

R1

Ru

(a) (b)

Figure 10 Convertisseurs tension-courant.

13

Exercice 9 : Conversion d'impédance

On cherche à réaliser une résistance négative. On utilise pour cela le schéma de la gure 11.

A1

R1 R2

Ve

R4

R3

Ie

Figure 11 Convertisseur d'impédance.

1. Exprimer la résistance d'entrée du circuit Re = Ve

Ieen fonction des Ri.

2. Choisir les résistances pour que Re = −R.3. Quelle peut être l'utilité d'une telle résistance ?

Exercice 10 : Conversion logarithmique

Dans cet exercice, on étudie deux dispositifs de conversion logarithmique présentés sur la gure 12.

A1

DR

Ve

Vs

A1

Vref

R1

4k

Q1 Q2

R4

2k

C1

330pF

A1

R5

4k

Vin

R3

7k5

R2 500

C2

330pF

Vs

(a)

(b)

Figure 12 Convertisseurs logarithmiques.

Note : le schéma de la gure (b) est extrait de la datasheet du MAT04 d'Analog Devices (réseau de 4 transistorsNPN intégrés sur le même substrat de silicium).

1. Etude de la gure (a)

Rappel : on peut approximer la caractéristique d'une diode à la relation ID = IS .

[e

VDa.UT − 1

].

(a) Quelle est la condition sur Ve pour que la diode soit passante ?

(b) Dans le cas où D est passante, que devient la relation ID = f(VD) ?

(c) Exprimer alors Vs = f(Ve)

(d) Que peut-on dire de la pertinence de la conversion réalisée par ce montage ?

2. Etude de la gure (b)Pour cette étude, on considère que les transistors sont identiques et qu'ils ont un coecient d'amplication encourant β très grand permettant de considérer que IC = IE .

14

De plus, les transistors ayant leurs jonctions Base-Emetteur polarisées en direct, on a : IC = IS .eVBEa.UT = β.IB

On considère également que le courant IB2 dans la base de Q2 est négligeable devant le courant circulant dansla résistance R2.Enn, les capacités seront ignorées.

(a) Exprimer IC1 en fonction de Vin et R5. Exprimer IC2 en fonction de Vref et R1.

(b) Ecrire les expressions de VBE1et VBE2

.

(c) En déduire l'expression de la diérence de potentiels aux bornes de R2 en fonction de Vin, Vref , R1 et R5.

(d) Donner alors l'expression de la sortie VS en fonction de Vin, Vref , R1, R5, R2 et R3.

Exercice 11 : Redressement de précision

La gure 13 propose diérentes structures de redressement issues de notes d'applications Texas Instrument etAnalog Devices..

D2

C2 1nF VsVe

A1

D

VeVsR

A1

Ve

D2

D1

R1

R2

R3

Vs

RL VsVe

(e)

(a) (b)

(c) (d)

A1

D1C110p

D2

A2

R0

2k

R22k

R1

2kR2

1k

R1

1k

R3

1k

R3

1k

Ve

R4

1k

Vs

R5

1k

A1

A2

A1

R3 10k

R2 10k

D1

C1 1nF

R1 10k

A2

D1

Figure 13 Redressement de précision.

Dans les diérents cas de gure :

1. Exprimer Vs = f(Ve)Remarques :- pour les gures (b), (c) et (e), analyser rapidement les diérentes possibilités de conduction des deux diodesan de dégager les solutions possibles.- on prendra un modèle à seuil pour les diodes.

2. En déduire la fonction réaliser par chaque gure.

15

3. Quelle est l'incidence du seuil de la diode ? Que peut-on conclure en ce qui concerne le fonctionnement réel ducircuit ?

Exercice 12 : Bandgap Reference Voltage

Cet exercice propose l'étude d'un circuit de référence de tension proposé par Analog Devices (gure 14) ayant unegrande stabilité en fonction de la température. Le principe général d'une telle source de tension consiste à compenserles variations négatives avec la température de la tension de jonction Base-Emetteur (∂VBE

∂T = −2.2mV/°C) d'untransistor bipolaire par les variations positives avec la température de la température thermique UT = K.T

e . Ceprincipe fut initialement imaginé par D.F. Hilbiber 1. Le schéma proposé ici fut proposé par P. Brokaw 2 et constitueune évolution des travaux de R.J.Widlar qui est à l'origine du premier amplicateur opérationnel intégré et denombreuses avancées 3 en matière de circuits intégrés.

Figure 14 Référence de tension.

Quelques indications pour la résolution du problème : les transistors sont dans un même boitier et donc sur unmême substrat. Ils ont par conséquent des caractéristiques que l'on pourra aisément considérées comme identiquesdans le cadre de cette étude. A noter que les bases sont reliées entre elles sur le schéma. On notera Q1 le transistordont la base est accessible sur la broche 2 et Q2 l'autre transistor.

Pour chacun des transistors dont les jonctions Base-Emetteur sont polarisées en direct par l'intermédiaire des

résistances R1 et R2, on a IC = Is.eVBEa.UT avec a = 1 et UT = K.T

e (constante de Boltzmann K = 1.381.10−23J.K−1

et charge de l'électron e = 1.602.10−19C).Note : UT = 26mV à T = 300K .Pour des simplications d'écriture, on considérera que R5 = 0 . Il sera toujours possible d'en tenir compte

ultérieurement en augmentant la valeur de R4.

1. Exprimer IC1en fonction de V +, VAOP+ et R1. Idem pour IC2

en fonction de V +, VAOP− et R2.

2. L'amplicateur modélisé comme parfait et fonctionnant en régime linéaire, en déduire l'expression du coecientα déni par IC1 = α.IC2 .

3. Exprimer la tension de sortie Vout en fonction de VBE1et IC1

.

4. Ecrire VBE1− VBE2

de deux façons diérentes :

(a) en exploitant la maille faisant intervenir R3 et les VBEi,

(b) à partir de l'expression intrinsèque du transistor donnant VBEien fonction de ICi

appliquée à Q1 et Q2.

1. D.F. Hilbiber, "A new semiconductor voltage standard", International Solid-State Circuits Conference : Digest of Technical Papers

2 : 3233, 1964.

2. P. Brokaw, "A simple three-terminal IC bandgap reference", IEEE Journal of Solid-State Circuits, Déc. 1974.

3. R.J. Wildar, New Developments in IC Voltage Regilators, IEEE Journal of Solid-State Circuits, Volume SC-16, pp.2-7, Feb. 1971.

16

5. Déduire de ce qui précède l'expression de IC1en fonction de UT , α et R3.

6. Ecrire nalement Vout en fonction de VBE1, UT , α, R3 et R4.

7. Le coecient de température de VBE1 étant de KTV BE= −2.2mV/°C, déterminer la relation liant KTV BE

à K,e, α, R3 et R4 an d'annuler l'eet de la température sur la valeur de Vout.

8. Quelle est l'utilité de R5 ?

9. Déterminer la valeur optimale de R5 pour satisfaire à la relation de la question 7 (on suppose que tous les autrescomposants sont parfaits).

10. Cette relation étant satisfaite, donner la valeur de Vout.

Questions subsidiaires :

1. A partir des équations établies précédemment, exprimer la tension aux bornes de R4, notée VR4en fonction de

UT , R3, R4 et α.

2. Quel capteur réalise-t-on en exploitant VR4? Caractérisez-le.

Exercice 13 : Amplicateur à saturations de sortie réglable

Le schéma (gure 15) étudié dans cet exercice est extrait d'un bulletin d'application Burr-Brown 4.

Figure 15 Amplicateur à saturations de sortie réglable.

Dans les questions suivantes, on néglige l'inuence de la capacité C.En inverse, les diodes Z1 et Z2 ont une tension Zener à leurs bornes notée VZ . De la même façon, on note VF la

tension aux bornes de Z1 ou Z2 lorsque celle-ce est polarisée en direct. Avec les diodes choisies, on a VZ + VF = 6.2vet on néglige les résistances internes des diodes.

Note : le choix de la diode 1N4626 avec une tension Zener de 5.6v permet d'annuler l'incidence de la température,les variations en fonction de la température de Z1 annulant celles de Z2.

Observation concernant le potentiomètre de réglage : V représentant la tension aux bornes du groupement desdeux diodes Zener, on note αV la tension à la sortie du potentiomètre où α ∈ [0; 1].

1. On considère les diodes bloquées.

(a) Exprimer Eoen fonction de Ei, R2 et R3.

(b) Quelle est la fonction réalisée ?

(c) Déterminer la tension V aux bornes des deux diodes en fonction de Ei et des résistances du circuit.

(d) En déduire la condition sur Ei pour que les diodes soient passantes.

2. On considère les diodes passantes.

(a) Exprimer αV en fonction de VZ + VF .

(b) Déterminer Eo en fonction de R2, R3, VZ + VF et α.

3. Synthèse : représenter la caractéristique entrée/sortie du montage Eo = f(Ei)

4. J. Graeme, Feedback Circuit clamps precisely, Application Bulletin, Jan. 1994.

17

Remarque :

Il existe des amplicateurs opérationnels possédant des entrées dédiées permettant de spécier les tensions desaturation pour la sortie. C'est le cas de l'OPA698 de Texas Instruments (initialement Burr-Brown) qui possède uneentrée VH , broche 8, pour spécier la tension de saturation positive (VH = 3.1v si non-connectée) et une entrée VLpour xer la tension de saturation négative (broche 5).

1. Le signal VIN étant sinusoïdal, d'amplitude 1v et de fréquence F = 1kHz,

(a) Déterminer Vo en fonction de VIN .

(b) Représenter VIN et Vo sur une période en tenant compte des tensions de saturation de la sortie.

2. Quelle est la fonction réalisée par ce montage ?

Figure 16 Circuit à base d'OPA698.

Exercice 14 : Amplicateur d'instrumentation à 2 amplicateurs opérationnels

L'étude porte sur une version améliorée de l'amplicateur d'instrumentation à base de soustracteur vu en cours.Elle utilise deux amplicateurs opérationnels comme le montre la gure 17.

Ve1

(a)

R3R2R1

A1 A2

R4

Ve2Vs

Ve1

(b)

RRR

A1 A2

R

Ve2Vs

Ro

Figure 17 Amplicateur d'instrumentation à 2 amplicateurs opérationnels.

1. Circuit classique de la gure 17(a).

(a) Étude préliminaire - Détermination des résistances.

i. Déterminer la relation entrées/sortie du circuit Vs = f(Ve1 , Ve2).On note : Vd = Ve2

−Ve1la tension diérentielle d'entrée et Vcm =

Ve1+Ve2

2 la tension de mode commund'entrée.Et on écrit Vs sous la forme Vs = Ad.Vd +Acm.Vcm où Ad est le coecient d'amplication diérentieldu circuit et Acm le coecient d'amplication du mode commun.

ii. En partant des deux écritures de Vs, exprimer Ad et Acm en fonction des Ri.On prend maintenant R = R2 = R3 = 10kΩ et on souhaite imposer Acm = 0 pour n'amplier que lemode diérentiel, ce qui est le rôle d'un amplicateur d'instrumentation.

18

iii. Du fait de l'annulation de Acm donner la relation liant R1 à R4.

iv. Exprimer R1 et R4 en fonction de Ad et R. Calculer les pour Ad = K = 100.

(b) Inuence de la tolérance des résistances sur le CMRR.

i. Rappeler la signication et la dénition du terme CMRR.

ii. Exprimer CMRR en fonction des Ri.On fait maintenant intervenir la tolérance de fabrication α de chacune des résistances de sorte queRireelle = Riparfaite

.(1± α)On aura donc R2 = R.(1± α) et R3 = R.(1± α).

iii. Ecrire la relation donnant R1 et R4 en fonction de Ad, R et α.

iv. A partir du dénominateur présent sous le log du CMRR, indiquer la conguration des erreurs detolérance menant au CMRR le plus défavorable.

v. En déduire l'expression du CMRR dans le pire des cas en fonction de K et α.

vi. Calculer le CMRR dans le pire des cas lorsque α = 1%.

vii. Quelle tolérance doivent respecter les résistances pour garantir un CMRR d'au moins 80dB.

viii. Sur quelle résistance peut-on jouer pour ajuster le CMRR et éliminer le problème induit par latolérance ?Note : préciser ce qu'induit un tel ajustement au niveau des autres paramètres du montage.

2. Variante : Figure 17(b).

(a) Déterminer la relation entrées/sortie du circuit Vs = f(Ve1 , Ve2).

(b) Expliquer en quoi ce circuit constitue une amélioration du montage précédent.