Note de lecture:

Titre du document

Low Cost Surface Mount Power Limiters

Auteur:

Avago technologies

Date apparition:

juillet 2010

rsum

techniques de conception des limitteurs de puissance low cost oprant moins de 2GHZ.

* techniques circuits

* Surfaces Mount Design (SMD)

* Annulation des inductances parasite

* Chainage des diodes limiteurs (espacement de lambda)

I- caractristiques des limitteurs:

La qualit des limitteurs est mesure par les caractristiques suivantes:

Faible pertes dinsertion dans la bande de fonctionnement du circuit protger

haute perte pour les signaux excdant les seuils de puissance tolr par le circuit protger

reponse rapide de lordre de nanoseconde larrive des signaux dpassant le seuil limite de puisasnce.

retour ltat de fonctionnement normal ds que la puissance des signaux arrives est en dessous de seuil accept

II- Principe de base de diode limitteur de type PIN

Les diodes PIN sont constitus de trois couches:

couche dop positive: P+

couche intrinsque faiblement dop et de largeur W trs petite

couche dop ngatif: N+

La diode est aliment par un courant DC dans le sens de polarisation directe.

quand le courant passant par la diode est en dessous dune valeur seuil, la diode acte comme une capacit de faible valeur et une rsistance trs grande; par consquent la puissance dissip est trs faible.

Quand le courant dpasse le seuil (le seuil de la diode est dfini par la largeur de la zone intrinsque et le dopage des couches P+ et N+, les charges lectriques (lectrons et trous) sont pousss vers la zone intrinsque et par consquent la diode devient quivalent une rsistance de faible valeur et permet ainsi de dissiper la puissance lectrique.

Schma dun limitteur de puissance base de diode PIN

La largeur typique de la zone intrinsque est de 2m 15 m. si la largeur est petite, le seuil de la diode est rduit et la rponse de la diode est rapide, par contre la tension de claquage serait tre rduite. Si la largeur est plus grande, la rponse de la diode est lente.

Le document prsente un schma de paramtre dattnuation en fonction de la largeur de la couche intrinsque.

III- prise en compte du package

Les caractristiques finales de la diode dpendent aussi de packaging de la diode dans le circuit.

La temprature maximal de la jonction et la rsistance thermique entre la jonction et laire ambiant impacte les performances de la diode.

La puissance dessip (Pd) par la diode peut tre estim en fonction de la rsistance thermique du package , la temprature maximale de la jonction (Tjmax) et la temprature ambiante (Ta) comme suit:

Pd= (Tjmax-Ta)/(resistance thermique du package)

Les inductances induites par les connexions et jonctions influencent les performances de la diode: perte dinsertion, frquence de fonctionnement et temps de rponse.

Le packaging ideal doit respecter les performances suivantes:

- broadband

- resistance thermique faible

- assemblage facile

- cot rduit

Le fournisseur Avago technologies propose le bolt channel package prsentant les perfromances suivantes:

- bande passe basse avec un fc suprieure 12Ghz.

- faible perte dinsertion (donn dans le data sheet une frquence de 9.4 Ghz).

- possibilit dintgrer ce package dans une ligne microstrip de 50ohm.

The Avago Technologies bolt channel limiter 5082-3071 est implment dans des applications militaires et civiles mais son cot limite son utilisation dans des applications publique grande chelle comme les recepteurs GPS 1.5Ghz. Cest pourquoi Avago propose des packaging SOT23 (Surfaces outline Transistor).

Ces packages sont adapts aux diffrents types de soudures (wave soldering, infrared reflow soldering, vapor phase reflow soldering).

Linconvnient principal du packages SOT23 est la longueur des connexions des composants lctroniques. haute frquence, ces connexions constituent des inductances parasites qui limitent la bande de frquence de limitteur.

Une autre parasite importante est cause par les capacits des pieds opposs des connexions de la diode (0.008 pF)

La mise en circuit et le layout de la carte PCB augmentera la rsistance thermique des jonctions de la diode. Cependant, dans les tests formels, la diode HSMP-4820 a pu supporter une puisssance de 8w 10w 25C.

Pour estimer la tenue en puissance haute temprature, il faut rduire la puissance de 10w ( 25c) liniairement 0 watts (150C).

Pour calculer la capacit de la diode manipuler des pulsations, il faut multiplier le signal incident par le facteur montr sur le schma

IV- comment tendre la frquence limite de fonctionnement de la diode

Afin dtndre la frquence limite de fonctionnement de la diode, il faut rduire au maximum les inductances parasites causs par

la connectique et le packaging interne de la diode.

La connectique de la carte PCB sur laquelle la diode sera monte

Inductance du packaging de la diode:

La mthode propose par Avago est lutilisation dune diode PIN stitch bonded voir figure ci-dessous:

Ce produit est une diode mont sur surface avec deux fil de liaison la partie non connect du package.

Avec lutilisation de deux fils opposs, les inductances sannulent mutuellement (LB=0), en plus avec deux inductances en parralle, limpdance quivalente est divis par deux (Lquivalente=LL/2).

Linductance total du circuit est rduite de 2nH 0.75nH.

Inducatnce induite par la carte PCB

Linductance de la carte PCB dpend de plusieurs paramtres tels que: les trous, les fils, lpaisseur de la carte, le type de mettalisation...

Limpact de ces inducatnces est plus important que le packaging de la diode (ordre de 19 ohm 2Ghz). ce comportement est illustr sur la figure 4.

Avec ces inductances parasites d aux cartes PCB, la diode PIN HSMP-3820 peut tre recommand pour des limitteurs de puissances de 500 Mhz.

Prise en considration de la ligne de transmission dans des microstrip coplanaire

Quand une device de type SMD est mont sur une microstrip, lutilisation des trous pour shunts le device avec la masse de lautre face de microstrip introduit des complications causs par les inductances parasites de ces trous.

Lutilisation des ligne coplanaire (guide donde coplanaire: CPW pour coplanar waveguide) rduit ces impacts (la plaque de la masse est sur la mme surface que la ligne de transmission du signal)

Afin de permettre le montage dune diode SOT23 comme le montre la figure 7, il faut garder le dimensionnement 2b=0.055 inch

Limpdance de la ligne de transmission peut tre calcul via un logiciel appCAD ou MWTLC (Microwave Transmission Line Calculator).

Comme le microstrip, CPW est sensible aux effets des couvertures suprieures et infrieures du botier dans lequel la carte est monte, ainsi que le couplage entre les lignes de transmission. Voir la figure 10.

Quelques bonnes rgles suivre lors de lutilisation du CPW sont les suivantes: Si D> 2b, Zo est indpendant de lpaisseur du substrat. Gardez S1> 3b. Si H1> 4b et H2> 3b, les couvertures peuvent tre ignors dans tous les calculs de Zo. Maintenir S2> 5b pour viter le couplage entre les lignes adjacentes.

Pour obtenir des meilleures performances du circuit, il faut maintenir en galit le potentiel des deux zones de la masse en tout point. Cette condition est ralise par lajout des jonctions (bridge conductrice) entre les deux couches de la masse chaque lambda/4 et lambda/2.

Aussi pour garder la phase des courants lctriques en galit, des bridges conductrices peuvent tre implmentes entre les deux plans de la masse. Pour viter un couplage entre le plan de la ligne de trasmission et les bridges, ces bridges peuvent tre implments dans le dos du circuit et connects aux plans des masses via des trous.

Les bridges conductrices peuvent tre utiliss dans les courbures de lignes de transmission (figure 14)

La transition entre un CPW et un microstrip peut tre ralise comme montr sur la figure 15:

Avago Technologie propose un materiel dielectrique HT-2 bas sur cyanate ester resin chemestry et prsentant des performances meilleures par rapport Fr4. Les pertes 6GHZ sont 0.6/lambda . la figure ci-aprs prsente les performances de HT-2 et FR-4

V- Circuits de tests avec une seule diode

Les implmentations de la diode sont tudies dans 4 scnarii : deux en microstrip et deux en Coplanar guideWave (CPW)

microstrip

Circuit 1: montage de la diode sur la ligne conductrice et la masse

Microstrip

Circuit 2: montage de la diode sur la ligne conductrice spare par petit gap

CPW

Circuit 3: montage de la diode sur la ligne conductrice spare par petit gap et deux bridges

CPW

Circuit 4: montage de la diode avec deux pattes sur les lignes masse et la cathode sur la ligne de transmission

Etude des caractristiques lctriques des circuits prcdents

Ltude des circuits prcdents portes sur la perte dinsertion (loss insertion) et sur lisolation (attnuation en haute puissance.

Circuit Microstrip:

Le circuit 1 est quivalent un circuit RLC en srie comme suit:

Il sagit dun circuit LC :L=0.3 (connexion la masse)+ 0.5 (connexion interne du package)+ 0.25 (connexion de deux pattes en parallles du package).

La rsonnance de ce circuit est de lordre de 5.4 Ghz (w= (1/LC)0.5

En frquence GPS (1.5 Ghz), les pertes dinsertions causs par ce circuits sont importants .

En plus en haute puissance, ce circuit ne permet quune attnuation de 9dB (voir schma ci-dessous). Valeur gnralement insuufisante par plusieurs applications.

Figure: Attnuation en fonction de la frquence et de linductance

Dans le Circuit 2, on lmine les inductances parasites de la connexion la ligne en les mettant dos--dos (voir schma quivalent):

Dans ce cas, linductance quivalente est rduite de 1.05 nH du cicuit 1 vers 0.8 nH dans ce circuit amlior. En haute frquence, cette rduction des inductances parasites permet damliorer lattnuation de 2dB.

Les pertes dinsertion mesurs pour ce cicuits sont de 0.1 dB en moins de 1.7Ghz et 0.35 moins de 2.5GhZ.

Pour latnuation, la diode est polaris en direct par un courant DC afin de rduire au maximum la valeur de Rj . lisolation mesure 1.5 Ghz est de lordre de 11dB. Limpact des inducatnces parasites se manifeste par la rduction de lisolation de 21db en frq de 500 Mhz 9dB en frquance de 2.5Ghz.

La puissance de seuil est 8dbm. Le montage atteint son isolation maximale 35dBm

Circuit CPW

Circuit 3:

Ce circuit est mont sur un guide donde coplanaire (CPW), ceci permet de surpasser les inductances parasites causs par les trous de connexion. Les bridges connectiques permettent de garder les plaques de la masse en phase.

Circuit 4:

Dans ce circuit, le package de la diode est mont sur les lignes de la masse et la ligne de transmission, liminant ainsi le besoin des deux bridges ncessaires pour galiser la phase des deux masses. Avec ce montage, les inductances parasites sont les inductances internes de la diode 0.75nH.

Les pertes dinsertion de ce circuit sont minimales en frquence infrieure 1 Ghz. Au-del de 1.3Ghz, ce circuit prsente des pertes dinsertion importants

A 1 GHz , lisolation maximale obtenu est autour de 17db. A 1.5 Ghz, lisolation maximale est voisine de 13db, meilleur rsultat obtenu avec une seule diode PIN.

Le circuit peut limiter la puissance des signaux entrants jusquau 35dbm

V- chainage des diodes limiteurs

Normalement, si une diode limitteur produit une isolation de X db, Le chainage de deux diodes PIN implments lun cot de lautre peut introduire une amlioration de limitation de 3db, soit une attnuation de X+3db.

Si les deux diodes limitteurs sont espacs dune distance de lambda, lattnuation rsultante est de 2X+6db