Etude de FP2 et FP1 Multivibrateur astable à portes logiques...

6
Etude de FP2 et FP1 Multivibrateur astable à portes logiques Le montage oscillateur génère un signal de période T fonction de la constante de temps RC. On utilise un circuit intégré logique CMOS 4011 alimenté sous la tensio n continue V DD = +5 V. R = 10 k C = 100 nF Attention : Pas de générateur BF pour alimenter le dispositif, il oscille de manière autonome. Seul un générateur continu (V DD ) assure la polarisation du circuit. montage N.B. La tension u 2 peut être négative ou supérieure à V DD . Dans ce cas la porte 2 consomme un courant important (qq. mA). La résistance R p = 1 M limite ce courant et la porte fonctionne alors comme un inverseur idéal (i = 0). Oscillations 1 Câbler le montage " multivibrateur " à ‘l’aide d’un circuit CMOS et alimenter le circuit sous la tension continue V DD = 5 V. 2 Observer les tensions u 1 (t) et u 2 (t) à l'oscilloscope. 3 Mesurer la période T des oscillations et la durée t H du niveau haut du signal u 1 (t). En déduire son rapport cyclique . 4 Observer la tension u c (t) superposée aux précédentes en utilisant la fonction "1 - 2" de l'oscilloscope. 5 Relever l'oscillogramme des trois tensions en concordance de temps avec les précédentes. E1 S1 E2 S2 H

Transcript of Etude de FP2 et FP1 Multivibrateur astable à portes logiques...

Page 1: Etude de FP2 et FP1 Multivibrateur astable à portes logiques ...ressource.electron.free.fr/pre_bac/theme/de/etape1_FP2...Etude de FP2 et FP1 Multivibrateur astable à portes logiques

Etude de FP2 et FP1

Multivibrateur astable à portes logiques

Le montage oscillateur génère un signal de période T fonction de la constante de temps RC. On utilise un circuit intégré logique CMOS 4011 alimenté sous la tension continue VDD = +5 V.

R = 10 k C = 100 nF

Attention : Pas de générateur BF pour alimenter le dispositif, il oscille de manière autonome. Seul un générateur continu (VDD) assure la polarisation du circuit.

montageN.B. La tension u2 peut être négative ou supérieure à VDD. Dans ce cas la porte 2 consomme un courant important (qq. mA). La résistance Rp = 1 M limite ce courant et la porte fonctionne alors comme un inverseur idéal (i = 0).

Oscillations

1 Câbler le montage " multivibrateur " à ‘l’aide d’un circuit CMOS et alimenter le circuit sous la tension continue VDD = 5 V.

2 Observer les tensions u1(t) et u2(t) à l'oscilloscope.

3 Mesurer la période T des oscillations et la durée tH du niveau haut du signal u1(t). En

déduire son rapport cyclique .

4 Observer la tension uc(t) superposée aux précédentes en utilisant la fonction "1 - 2" de l'oscilloscope.

5 Relever l'oscillogramme des trois tensions en concordance de temps avec les précédentes.

E1 S1E2

S2 H

Page 2: Etude de FP2 et FP1 Multivibrateur astable à portes logiques ...ressource.electron.free.fr/pre_bac/theme/de/etape1_FP2...Etude de FP2 et FP1 Multivibrateur astable à portes logiques

Période

6 Faire varier la résistance R de 10 k à 100 k et mesurer, pour chaque valeur de R, la période T des oscillations.

7 Tracer la courbe T = f(R).

8 Vérifier qu'elle peut être assimilée à une droite d’équation T = a R. Déterminer son équation.

9 La valeur théorique de la période, pour un circuit idéal, est T = RC ln 9. Comparer ce résultat aux valeurs expérimentales.

10 Conclure en donnant une interprétation sommaire des phénomènes observés.

11 A l’aide d’une simulation paramétrique sous Orcad (voir en annexe du document) vérifier vos résultats expérimentaux T = f(R). Vous devez éditer les paramètres de simulation(« Edit Simulation Settings »), onglet « Option », catégorie « Gate-level Simulation », Default I/O level for A/D interfaces : mettre sur 2.

12 Dans notre dé électronique, vous devez calculer R pour avoir une fréquence de 940 Hz

Modification

Pour notre projet, nous voulons pouvoir bloquer le signal d’horloge.Afin de réaliser ceci, vous avez la possibilité de modifier le montage. Il vous est proposé de modifier le câblage de la deuxième porte NAND : vous laisserez une entrée reliée à la résistance Rp, et la deuxième entrée sera la commande (venant de FP1).

13 Quel état logique permet de bloquer l’astable ?

14 Que vaut alors la sortie H .

Page 3: Etude de FP2 et FP1 Multivibrateur astable à portes logiques ...ressource.electron.free.fr/pre_bac/theme/de/etape1_FP2...Etude de FP2 et FP1 Multivibrateur astable à portes logiques

Intégration dans le GAL

Nous voulons intégrer cet oscillateur dans un GAL.

15 Est-il possible d’intégrer tous les composants dans le GAL ? Si c’est impossible, quels sont les composants externes ?

Dans un premier temps, vous avez à votre disposition une platine GAL type « ISP », c'est-à-dire programmable « in situ ». Les composants externes sont déjà câblés.

Le schéma que vous avez à saisir (ou le fichier abel) est le suivant :

16 Vous devez identifier les numéros de broche correspondants aux différentes entrée-sortie et programmer votre GAL (méthode de votre choix, ABEL ou graphique). Vous programmez ensuite le GAL et vous vérifiez le bon fonctionnement. Cf schéma structurel en annexe.

Création de FP1

Vous venez de valider le fonctionnement de FP2. Vous en avez déduit l’état logique qui permettait de bloquer l’astable.

Ce qui amène le caractère aléatoire à votre dé, c’est le temps que vous allez appuyer sur un bouton poussoir, temps durant lequel un compteur va compteur, donc temps durant lequel l’horloge doit être générée. Dés que l’appui sur le bouton cesse, l’horloge ne doit plus être générée.

17 Vous devez proposer un montage composé d’un poussoir et d’une résistance (de tirage), qui permette de générer le signal « BP » selon le cahier des charges. Vous pouvez vous inspirer (inspirer sous entendant l’analyser, le comprendre et peut-être l’adapter, mais ne veut en aucun cas dire recopier sans réfléchir) du montage à interrupteur du feu tricolore de croisement.

Page 4: Etude de FP2 et FP1 Multivibrateur astable à portes logiques ...ressource.electron.free.fr/pre_bac/theme/de/etape1_FP2...Etude de FP2 et FP1 Multivibrateur astable à portes logiques

Orcad simulation paramétrique

Dans une simulation paramétrique un élément du montage (le paramètre) voit sa valeur varier. On obtiendra autant de courbes de résultats qu’il y a de valeurs pour le paramètre.

Pour effectuer une simulation paramétrique il faut :

• donner à l’élément qui doit varier une valeur écrite entre accolade : ici on veut faire varier la valeur de la résistance donc on donne à la valeur de la résistance un nom entre {}.

• placer sur le schéma l’instrument « PARAM » (de la bibliothèque SPECIAL) éditer ses propriétés et créer une nouvelle ligne en indiquant le nom du paramètre ainsi qu’une valeur par défaut.C’est cette valeur qui sera utilisée par le simulateur si par la suite on ne demande pas d’analyse paramétrique.

• éditer le profil de simulation et cocher « Parametric Sweep » pour valider l’analyse paramétrique.

• cocher « Global parameter » si le paramètre est une valeur de composant et indiquer le nom du paramètre (ici rvar).

• choisir le type de variation du paramètre (soit dans une liste soit dans une série à progression linéaire ou logarithmique).

PARAMETERS:rvar = 10k

N o m d u paramètre

Valeur par défaut

R1

{rvar}

Page 5: Etude de FP2 et FP1 Multivibrateur astable à portes logiques ...ressource.electron.free.fr/pre_bac/theme/de/etape1_FP2...Etude de FP2 et FP1 Multivibrateur astable à portes logiques

Variation dans une liste les valeurs sont séparées par une virgule

Le paramètre s’appelle rvar

Analyse paramétrique

Le paramètre est de type global (c’est une caractéristique d’un composant)

Variation dans une série linéaire

Valeur de début

Valeur de fin

Incrément ou pas de variation

Page 6: Etude de FP2 et FP1 Multivibrateur astable à portes logiques ...ressource.electron.free.fr/pre_bac/theme/de/etape1_FP2...Etude de FP2 et FP1 Multivibrateur astable à portes logiques

Schéma structurel :

Title

Size Document Number Rev

Date: Sheet of

<Doc> <RevCode>

<Title>

A

1 1Sunday, January 13, 2008

R1 100

R2 100

R3 100

R4 270

R5 2,2k

R6 10k

R71k

1 4

2 3

SW1

1

J01

BORNE+

1

J02

BORNE-

GND

IN1 OUT 3U01

LM7812C/TO220

D01

1N4004

D02 1N4004

VCC

C2110u

C2210n

GND

VCC

C0110u

C1

100n

E1

S2H

VCC

Bp

GND

T_E2

E2

D1LED

T_S1

S1

D2LED

VCC

D3LED

D4LED

D5LED

D7LED

T_L1L6

L1L6

T_L2L5

L2L5

T_L3L4

L3L4

T_L7

L7

D6LED

I3

I4

I5

I6

I7

I/O 17

I/O 18

I/O19

I/O20

I/O 23

I/O24

I/O 25

I/O 26

I/O 21

I/O 27

I9

I10

I11

I12

I13

I16

MODE8

SDI15 SD0 22

SCLK1 I/CLK2

U20

ISPGAL22V10/LCC

_TDI/SDIN

_TCK/SCLKH

TDO/SDOUT

_TMS/MODE

L3L4

L2L5L1L6

S1

L7

Bp

E1

_TMS/MODE_TCK/SCLK 2

46810

13579

J3

CONN SOCKET 5x2

_TDI/SDINGND

_RESETTDO/SDOUT GND

VCC

_ISPEN

S2E2

T_Bp

T_H