Effets pris en compte

• Dose cumulée

– Avec effet du faible débit de dose.

• Effets singuliers:

– Latch-up (SEL)

– Upset (SEU)

– Transitoire (SET)

La dose cumulée (1/5): définition

• Effet cumulatif dû aux électrons et protons qui entraîne une dégradation progressive des paramètres du composant pouvant atteindre la perte de fonctionnalité.

• Affecte les performances en fin de mission et la durée de vie du composant.

La dose cumulée (2/5): Spécifications d’essai

• MIL 1019.5, ESA/SCC 22900• Conditions de test proposées dans ces deux normes:

– Débit de dose > 360rad/h

– Annealing (recuit) 24h à 25°C et 168h à 100°C.

• L’annealing est utilisé pour compenser l’effet de l’accélération du débit de dose par rapport au débit réel rencontré dans l’espace (~ 0.01 à 0.1 rad/h) et permet de concilier durée et représentativité de l’essai.

La dose cumulée (3/5): Spécifications d’essai suite

• Problème: Ces deux normes ont été établies dans les années 80/90 à partir de travaux sur les composants CMOS. On sait aujourd’hui qu’elles ne sont pas applicables aux composants BIPOLAIRES.

• Une étude du CNES et le CEM-Université de Montpellier devrait permettre d’établir à moyen terme une méthode de test en dose applicable aux composants bipolaires mais à ce jour, aucune méthode n’est formalisée.

Dose cumulée (4/5): Comment tester?

• CMOS– Source Co60

– MIL 1019.5 ou ESA/SCC 22900.

– ddd<360rad/h peut aussi être utilisé.

• BIPOLAIRE/BiCMOS– Source Co60 – Pas de norme.– ddd<360 rad/h

(plutôt 50-100 rad/h) – pas de recuit.

• Penser à étudier l’impact de la polarisation (ON/OFF)

– Mise OFF: Souvent très favorable dans le cas du CMOS Parfois défavorable pour le bipolaire

Latch-Up (1/4): principe

N P N

Passage d’un ion

P

• Le passage d ’un ion entraîne la mise en conduction d’une structure thyristor parasite.• Nécessite la présence d’une structure PNPN.

• Sans désamorçage, le latch-up entraîne la destruction du composant par effet thermique.

photocourant

mise en conduction

Latch-Up (2/4): Composants sensibles

Plus le circuit CMOS est intégré, plus la charge critique est faible

Risque de latch-up

• CMOS

• Bipolaire complémenté

• Bipolaire non complémenté

Faible intégration

Charge critique élevée

Risque de latch-up quasi-nul

Intérêt: temps de commutation faibles

NPN seulement car PNP pas assez rapide

Pas de latch-up possibleN

NP

P

P

P NN

N

N

NN PP

Ion incident

Avec les technologies actuelles, il n’y a pas de risque de latch-up sur le Bipolaire. Seul le CMOS est sensible.

P

• A ce jour, il n’y a pas de norme.

Latch-Up (3/4): Comment tester?

• Le test latch-up peut être réalisé séparément (statique) ou bien couplé à un test SEU ou SET (dynamique).

• Fonctions d’un test latch-up:– Polarisation

– Détection (courant/tension),

– Comptage

– Protection (coupure d’alimentation) => Test non destructif.

• Caractérisation d’un composant:

Latch-Up (4/4): Comment tester?

1.00E-06

1.00E-05

1.00E-04

1.00E-03

1.00E-02

1.00E-01

0 10 20 30 40 50 60

LET (MeV:(mg/cm²))

Se

cti

on

eff

ica

ce

de

sa

tura

tio

n (

cm

²)

– test sous ions lourds. Courbe de section efficace (cm²)

fonction du LET (MeV/(mg/cm²))

– calcul du taux d’événement par jour pour une orbite donnée grâce à des outils spécifiques tels que SPACERAD.

– Cas particulier: Si LET seuil <15MeV/(mg/cm²) le composant sera aussi sensible aux protons => Si l’orbite comporte un risque protons, il faudra tester la sensibilité aux protons ou l’estimer à partir des données ions lourds puis calculer le taux d’événement protons à cumuler à celui des ions lourds.

UPSET (1/2): Principe

• Le passage d’un ion fait commuter le transistor d’un point mémoire et change le contenu de celui ci.

• Tous les composants qui contiennent des points mémoires sont sensibles à priori qu’ils soient CMOS ou Bipolaires.

UPSET (2/2): Comment tester?

• Fonctions d’un test SEU:– Activation du composant avec des vecteurs de test

permettant une couverture maximum et le test des deux valeurs possibles: 0 et 1

– Détection des erreurs

– Comptage

• Caractérisation d’un composant:– test sous ions lourds (idem SEL)

– si LET seuil <15MeV/(mg/cm²) test aux protons.

Transitoire (1/2): Principe

• Le passage d’un ion entraîne la perturbation transitoire d’un signal analogique.

• Tous les composants sont sensibles à priori qu’ils soient CMOS ou Bipolaires, numériques ou analogiques.

• Sur un composant numérique séquentiel, un transitoire s’il est mémorisé aura la même conséquence qu’un SEU. On ne fait pas d’analyse SET sur les composants numériques séquentiels. Seuls les composants analogiques ou numériques purement combinatoires sont concernés.

Transitoire (2/2): Comment tester?

• Fonctions d’un test SET:– Activation du composant avec des vecteurs de test

permettant une couverture maximum et le test des différents niveaux possibles.

– Détection et mémorisation des erreurs

– Comptage

• Caractérisation d’un composant:– test sous ions lourds (idem SEL)

– si LET seuil <15MeV/(mg/cm²) test aux protons.

En résumé un CAN est potentiellement sensible:

• A la dose cumulée (consommation, précision, vitesse, variation de Vref).

• Au SEL s’il est en technologie CMOS ou BiCMOS.• Aux SEU sur la chaine numérique.• Aux transitoires sur Vref.

Avec la complexité croissante des CAN, on observe désormais des SEU ou SET qui ont pour conséquence des pertes de fonctionnalité ou des reconfigurations.

Nécessité de réaliser des essais

Problèmes rencontrés lors des essais

• Test en dose: – test à fréquence élevée (précision de mesure, bruit)

• Test sous ions lourds:– Ouverture des composants– Vitesse d’exécution à distance et en ambiance

bruitée (gamelle de test sous vide avec pompes)– Choix de la méthode de test pour le SEU et le SET

• Golden chip (témoin hors faisceau)

• Virtual golden chip (enregistrement hors faisceau)

• Comparaison états successifs (ex: rampe de tension)