Circuits logiques séquentiels

download Circuits logiques séquentiels

of 35

  • date post

    31-Dec-2016
  • Category

    Documents

  • view

    218
  • download

    1

Embed Size (px)

Transcript of Circuits logiques séquentiels

  • 105

    Circuits logiques squentiels es circuits logiques combinatoires ne suffisent pas eux seuls la manipulation de linformation comme cela se fait dans les systmes numriques modernes. Le caractre fig des circuits combinatoires que traduit la correspondance stricte entre les entres et les sorties limite

    considrablement le champ de leurs applications. Cest l que les circuits squentiels prennent toute leur importance. Ces derniers permettent la mise au point de systmes dont le fonctionnement dpend non plus seulement des entres reues, mais galement des informations traites prcdemment dans le cours de leur fonctionnement. On comprend alors quune forme de mmoire est mise en uvre, une mmoire permettant au circuit de se souvenir des vnements passs et de traiter linformation plus adquatement. Dans un premier temps, nous allons tcher de dfinir les outils nous permettant de construire de tels circuits. Par la suite, nous considrons les techniques de conception permettant den tirer toute la puissance calculatoire.

    6.1 Circuits logiques squentiels Un circuit logique squentiel est un circuit logique possdant des entres et des sorties et prsentant un comportement o les sorties ne dpendent pas seulement des entres, mais galement des squences des entres passes. Pour ce faire, le circuit utilise une partie mmoire qui va lui permettre de retrouver ltat induit par les entres passes. La sortie est par consquent calcule en fonction de ltat prsent et des entres qui arrivent au systme. Ce concept dtat sera largement explor dans le reste de ce chapitre ; aussi nous concentrerons-nous dabord sur les composants de type mmoire que nous aurons utiliser.

    Figure 6.1 Schma gnrique dun circuit squentiel

    Chapitre

    6 L

  • 6 - C I R C U I T S L O G I Q U E S S Q U E N T I E L S

    106

    6.2 lments de mmoire Au chapitre 4, nous avions vu que la ROM se comportait comme une mmoire adressable. Les lments de mmoire considrs ici diffrent de la ROM en plusieurs points, notamment en ce quils sont dun type dit squentiel. Le caractre squentiel de ces nouveaux lments de mmoire renvoie au fait que le temps de consultation des donnes dans le circuit joue tout un rle dans son fonctionnement. Pour parvenir ce rsultat, il faut jouer sur les dlais de propagation des signaux dans les portes logiques ou introduire une rtroaction.

    6.2.1 Dlai de propagation des portes logiques Jusqu prsent, nous avions considr que les circuits combinatoires agissaient de manire instantane, associant dans limmdiatet des sorties une combinaison dentres donne. Il nen va pas ainsi des circuits combinatoires en ralit. Chaque porte logique possde des proprits physiques qui font que les signaux logiques lentre mettent du temps avant quil ny ait dincidence sur la valeur logique la sortie. Considrons par exemple le circuit combinatoire suivant :

    Figure 6.2 Circuit combinatoire avec chemins de propagation dsquilibrs

    Lquation algbrique donnant Z en fonction de A nous dit que Z devrait est constamment nul, peu importe la valeur de A :

    Z(A) = A A = A A = 0

    Cependant, si on considre le chronogramme des signaux A et Z lors dune transition dite de front montant (transition de 0 1) sur A, il apparat que le signal Z prend la valeur 1 durant un trs court laps de temps. On nomme cette valeur transitoire un ala, hazard en anglais. Dans la pratique, un tel phnomne est galement dsign par son nom anglais moins formel : glitch.

    Figure 6.3 Chronogramme du front montant sur lentre A

    En considrant le temps de propagation du signal A au travers des diffrentes portes, lala observ sur le signal Z peut tre expliqu facilement. Supposons que le temps de propagation soit gal pour toutes les portes. Appelons ce dlai . Cette hypothse est raisonnable dans un premier temps danalyse et sera admise dans le restant de ce chapitre. En vrit, chaque porte logique possde un temps de propagation propre rsultant du processus de fabrication. Ces variabilits compliquent dautant plus lanalyse et demandent dans la pratique de sonder le circuit en laboratoire avec des instruments trs prcis.

  • 6 - C I R C U I T S L O G I Q U E S S Q U E N T I E L S

    107

    Afin de mieux comprendre lala observ sur le signal Z, supposons que nous disposions de sondes numriques nous permettant de suivre lvolution des signaux au travers du circuit diffrents endroits, comme indiqu la figure 6.4 :

    Figure 6.4 Sondes sur le circuit dsquilibr

    La figure 6.5 prsente le chronogramme o a t enregistr un front montant sur A. La sonde p0 nous permet dobserver A. Le signal sur la sonde p4 est synchrone avec p0 du fait que A ne traverse aucune porte du point p0 au point p4. La sortie de linverseur entre les points p0 et p1 prend un temps avant de ragir au front montant sur A. Ce dlai peut tre observ sur le signal p1. Le mme phnomne est observ sur les inverseurs subsquents, respectivement entre les points p1 et p2 et les points p2 et p3.

    Les sondes p3 et p4 nous donnent lenregistrement des signaux lentre de la porte ET dont la sortie (p5) passe 1 quand les entres valent 1 en mme temps, ce qui est le cas durant un temps gale 3. Ce phnomne a lieu aprs un temps de retard gal au temps de propagation de la porte ET.

    Figure 6.5 Chronogramme de front montant sur A

    6.2.2 Phnomne de mmoire Plutt que de constituer un problme, les alas peuvent tre exploits pour crer un phnomne de mmoire. Pour ce faire, il suffit dintroduire judicieusement un chemin de rtroaction dans les circuits combinatoires entre ses sorties et ses entres. Cette technique va nous permettre de construire une grande varit de composants numriques que nous allons dcouvrir au cours de cette section.

    Afin de mieux comprendre cette technique, considrons le circuit simple de la figure 6.6. Il sagit dune simple porte XOR dont une des entres est alimente par la sortie du XOR. Trois sondes p0, p1 et p2 sont

  • 6 - C I R C U I T S L O G I Q U E S S Q U E N T I E L S

    108

    poses le long des chemins de propagation des signaux, respectivement aux deux entres et la sortie. Le chemin de rtroaction allant de p2 p1 ne subit aucun dlai tant donn labsence de porte logique et les signaux sont synchrones. Lentre o est pose la sonde p0 constitue lunique entre A du circuit rtroactif tandis que la sortie o est pose la sonde p2 forme son unique sortie Z.

    Figure 6.6 XOR avec chemin de rtroaction

    Supposons que le circuit de la figure 6.6 se trouve dans un tat initial o lentre et la sortie sont 0. Considrons maintenant le chronogramme de la figure 6.7 prsentant le comportement du circuit depuis son tat initial jusquau moment o un front montant apparat sur lentre A. Au moment o le signal passe 1 sur le point p0, les deux entres du XOR sont linverse lune de lautre et la sortie Z (p2) passe 1 avec un dlai . ce moment, les deux entres ont la mme valeur 1 et la sortie Z passe 0 aprs un autre dlai .

    Figure 6.7 Chronogramme de la technique de rtroaction sur un XOR

    La sortie Z devient alors instable et continue osciller entre ces deux valeurs tant que lentre A ne repasse pas 0. ce moment, la sortie Z peut autant valoir 0 que 1 selon la dernire valeur de Z. La figure 6.8 illustre ces deux cas de figure.

    Figure 6.8 Variabilit de ltat final de Z aprs le pulse sur A

  • 6 - C I R C U I T S L O G I Q U E S S Q U E N T I E L S

    109

    Si la dure du pulse sur A tait connue lavance, il serait ventuellement possible dutiliser le circuit de la figure 6.6 pour des tches de mmorisation. Les pulses dure n, n impair, laisse la sortie Z 1. En combinant le circuit de la figure 6.6 avec un circuit provoquant chaque front (montant ou descendant) un ala de 1, comme lindique la figure 6.9, on peut construire un circuit permettant de dtecter la prsence dun front montant ou dun front descendant sur un signal dentre x. Il est laiss au lecteur le dtail de lexercice aboutissant aux phases transitoires.

    Figure 6.9 Circuit de dtection des fronts montant et descendant. En excluant ltat initial, la sortie z indique lobservation dun front montant si elle vaut 1, un front descendant si elle vaut 0. Les zones ombrages indiquent les phases transitoires du circuit.

    Le comportement du circuit peut tre schmatis par un diagramme dtats o les tats du circuit sont indiqus par des cercles, les transitions par des flches sur lesquelles sont portes les conditions desdites transitions. Ltat initial est indiqu par deux cercles concentriques qui correspondent aux configurations initiales hypothtiques du circuit (lentre et la sortie du circuit sont 0).

    Figure 6.10 Diagramme dtat de dtection des fronts montant et descendants.

  • 6 - C I R C U I T S L O G I Q U E S S Q U E N T I E L S

    110

    6.2.3 Circuit bistable SR Le circuit de la figure 6.9 nous a permis dobserver un exemple de phnomne de mmoire d aux chemins de rtroaction dans un circuit logique. Cependant, le diagramme dtat de la figure 6.10 peut tre modifi pour tmoigner des limitations du systme.

    Figure 6.11 Diagramme dtat modifi de la dtection des fronts montant et descendants.

    la lumire de cette nouvelle interprtation, il est clair le signal z = x aprs un dlai 3. Aussi, sil est vrai que le circuit de la figure 6.9 a dmontr une forme de mmoire, sont utilisation demeure fort limit et de peu dapplicabilit. Nous allons donc considrer un circuit plus volu illustrant mieux les proprits mnmoniques des circuits logiques rtroaction.

    Le circuit bistable SR est un circuit logique rtroaction simple permettant denregistrer un bit. Le nom SR vient du fait que la bistable possde deux entres, S et R, renvoyant respectivement Set et Reset. Lorsque lentre S est 1, le circuit enregistre un 1 sa sortie Q. Lorsque lentre R passe 1, le