chap2_PLL_2007

UNIVERSITE DE VERSAILLES-SAINT-QUENTIN-EN-YVELINES

I.U.T. de VELIZY

RESEAUX ET TELECOMUNICATIONS

Cours TD, TP lectronique module E4

Chapitre 2 : La boucle verrouillage de phase (PLL)

Emmanuelle Peuch

INTRODUCTIONLes boucles verrouillage de phase (PLL = Phased Locked Loop) sont largement utilises dans les processus de traitement de linformation et de transmission des donnes. Cest un systme qui permet de synchroniser la phase instantane de deux signaux. Domaines dapplication: - Restitution de porteuse (lors de la dmodulation synchrone dun signal AM par exemple) - Dmodulation dun signal modul en frquence, dmodulation FSK - Extraction dun signal noy dans le bruit - Reconstitution dhorloge en transmission de donnes - Synthtiseur de frquence ... Rappel: relation entre phase et frquence instantanes Soit un signal sinusodal v(t) = V.cos(.t+o). La frquence de ce signal est fixe, constante. Si la frquence de v(t) nest plus fixe (si il y a eu modulation de frquence par exemple), alors v(t) scrit sous la forme gnrale suivante : v(t) = cos[(t)](t) reprsente la phase instantane de v(t). (t) =

d (t) reprsente alors la pulsation dt

instantane du signal. Elle reprsente la vitesse dvolution (de rotation) de la phase instantane du signal v(t). F(t) = (t)/(2) reprsente la frquence instantane de v(t).

Dans le cas dun signal sinusodal de frquence fixe, nous avons v(t) = V.cos(o.t+o) Donc (t) = o.t +

IUT Vlizy R&T / Emmanuelle Peuch

1

Et (t) =

d (t) = o = cste dt

Un signal sinusodal est un signal dont la phase crot linairement au cours du temps. Une frquence constante dans le temps est associe une phase instantane variant linairement.

Supposons que deux signaux v1(t) = V1.cos[1(t)] et v2(t) = V2.cos[2(t)] soient en phase, ou dphass dun angle constant. On a alors: 1(t) - 2(t) = Cste Cela signifie que:d[ 1(t) 2(t)] = 0 = 1(t) 2(t) dt

do 1(t) = 2(t)Reprsentation vectorielle

Si le dphasage entre deux signaux est constant (ou nul) alors ces deux signaux ont mme frquence instantane.


2

Tables des matires : PLL

TABLE DES MATIERES

COURSI SCHEMA FONCTIONNEL DUNE PLL 4

II COMPARATEUR DE PHASE + FILTRE PASSE BASII.1 COMPARATEUR DE PHASE NUMERIQUE A II.1.1 PREMIER CAS : RAPPORT CYCLIQUE DE 50% II.1.2 DEUXIEME CAS OU EXCLUSIF

556 8

II.2

COMPARATEUR DE PHASE ANALOGIQUE : LE MULTIPLIEUR

8

III LOSCILLATEUR COMMANDE EN TENSION

10

IV FONCTIONNEMENT DE LA PLL : VERROUILLAGE ET CAPTUREIV.1 IV.2 PHENOMENE DE POURSUITE : PLAGE DE VERROUILLAGE PHENOMENE DE CAPTURE

1111 13

V QUELQUES APPLICATIONS DE LA PLLV.1 V.2 MULTIPLICATION DE FREQUENCE

1414 1515 16 17

RESTITUTION DE PORTEUSE V.2.1 RAPPEL : PRINCIPE DU DEMODULATEUR AM SYNCHRONE V.2.2 NECESSITE DU SYNCHRONISME V.2.3 RESTITUTION DE PORTEUSE AVEC UNE PLL

TRAVAUX DIRIGES

18

TRAVAUX PRATIQUES

22


3

Cours : PLL

Les boucles verrouillage de phase (PLL)

I Schma fonctionnel dune PLLUne boucle verrouillage de phase comporte trois lments: un comparateur de phase (CP), un oscillateur contrl en tension (VCO) et un filtre de boucle (correcteur). Le schma fonctionnel de la PLL est reprsent ci-dessous:

Le comparateur de phase Il labore le signal derreur (t) dont la valeur moyenne est proportionnelle au dphasage existant entre ve(t) et vs(t).

Le filtre de boucle = filtre passe-bas Il permet de ne conserver que la valeur moyenne de (t). Nous avons alors une relation du type : vd(t) = K0(e(t) - s(t)). (Il permet galement dajuster les performances de lasservissement.) Le VCO (Oscillateur Contrl en Tension) Il dlivre un signal priodique dont lamplitude est constante et dont la frquence est proportionnelle la tension continue de commande vd applique son entre. On a alors une relation du type : Fs(t) = Kvco.Vd(t) + Fo.


4

Cours : PLL

Principe de fonctionnement

On suppose que la PLL fonctionne correctement: les signaux ve(t) et vs(t) ont donc mme frquence: Fe = Fs = Fe1.

Cette galit de frquence est obtenue par l'intermdiaire de la comparaison des phases des deux signaux: e(t) - s(t) = Cste = 1. Elle est fournie par le comparateur de phase.

Si la frquence du signal de rfrence augmente (ou diminue) alors le point A du vecteur reprsentant ve(t) va se dcaler vers la gauche (vers la droite). Le comparateur de phase va alors dtecter une augmentation (diminution) du dphasage qui provoque une variation de la tension de commande vd. Cette variation de la tension vd agit alors sur le VCO en rendant de nouveau la frquence de vs(t) identique celle du signal ve(t): Fs = Fe = Fe2, qui correspond une valeur de dphasage 2. Le principe de fonctionnement est le mme si c'est la frquence du signal issu du VCO qui s'carte de celle du signal de rfrence ve(t) ( la suite d'une perturbation par exemple). L'erreur de phase qui en rsulte provoque une variation de la tension de commande vd qui entraine de nouveau l'galit entre les deux frquences: le VCO est de nouveau synchronis sur l'oscillateur de rfrence.

II Comparateur de phase + filtre passe basII.1 Comparateur de phase numrique OU EXCLUSIFLa structure utilise est un circuit logique OU exclusif suivi dun filtre passebas.

Ce type de comparateur est trs sensible au rapport cyclique des signaux qui le commandent. Nous allons ltudier dans un premier temps lorsque les deux signaux ont un rapport cyclique de 50%, puis lorsque lun deux a un rapport cyclique diffrent.IUT Vlizy R&T / Emmanuelle Peuch

5

Cours : PLL

II.1.1

Premier cas : rapport cyclique de 50%

Soient ve(t) et vs(t) des signaux logiques de rapport cyclique 50% et de mme frquence Fe. Ve(t) est le signal de rfrence et vs(t) est le signal issu du VCO.

On rappelle la table de vrit dun circuit OU exclusif : Ve 0 0 1 1 Vs 0 1 0 1 Ve Vs 0 1 1 0

On pose = e s = dphasage entre les signaux ve(t) et vs(t).

Cas o 0 < <


6

Cours : PLL

Le signal (t) est un signal priodique dont le fondamental est la frquence 2.Fe (frquence double des signaux d'entre). Si on utilise un filtre passe-bas de frquence de coupure trs infrieure 2.Fe, on ne conserve que la valeur moyenne du signal e(t). La valeur moyenne de (t) sur [0 ; ] est:vd(t) =< (t) >= VDD

L'information est proportionnelle au dphasage entre ve(t) et vs(t): on ralise donc bien un comparateur de phase.

On obtient les mmes rsultats pour un dphasage compris entre [0 ; 2.]:

Cas o < < 2

La valeur moyenne de (t) sur [0 ; 2.] est:VDD

vd(t) =< (t) >=

(2. )

Nous pouvons maintenant tracer la caractristique du comparateur de phase Ou exclusif suivi de son filtre:


7

Cours : PLL

Le comparateur de phase OU exclusif possde une caractristique linaire sur [0,]. Cest une caractristique affine par morceaux.

II.1.2

Deuxime cas

Lun des signaux a un rapport cyclique diffrent de 50%. La caractristique de transfert du comparateur a alors lallure suivante :

vd(t)

2

2

La caractristique nest plus linaire sur la plage complte [0 ] : la plage de fonctionnement est donc rduite !

II.2 Comparateur de phase analogique : le multiplieurLa structure est constitue dun multiplieur dlivrant le signal (t) = k.ve(t).vs(t) suivi dun filtre passe-bas:


8

Cours : PLL

Soient ve(t)=Vem.cos(e.t + e) Alors : (t) = k

et

vs(t) =Vsm.cos(e.t + s)

Vem.Vsm [ cos(e - s) + cos(2.e.t + e + s)] 2

En utilisant un filtre passe-bas de frquence de coupure trs infrieure 2.Fe, on ne conserve que l'information qui est fonction du dphasage entre ve(t) et vs(t): on ralise donc bien un comparateur de phase. vd(t) = k

Vem.Vsm cos(e - s) 2

On obtient un signal derreur qui est fonction uniquement du dphasage entre ve(t) et vs(t), si les amplitudes de ve(t) et vs(t) sont constantes. Traons la caractristique de ce comparateur de phase:On pose = e s = dphasage entre les signaux ve(t) et vs(t). Le trac est fait dans le cas o k.Ve.Vs/2 = 2V.2

1.5

1

0.5

vd(t)

0

/2

-0.5

-1

-1.5

-2 -4

-2

0

2

4

6

8

dphasage

La caractristique du comparateur est sinusodale: elle nest pas linaire.


9

Cours : PLL Nous verrons en travaux dirigs que nous pourrons considrer que la caractristique est linaire si le dphasage ne varie pas trop autour de /2 (ou 3./2, ).

Le signal dpend de lamplitude des signaux ve(t) et vs(t). Ce comparateur ne fonctionne que pour des frquences voisines.

III Loscillateur command en tensionUn VCO gnre un signal dont la frquence du signal de sortie Fs peut tre modifie par lintermdiaire dune tension de commande Vd. La loi de commande Fs en fonction de Vd est appele caractristique du VCO. Lintervalle de frquence [Fmin - Fmax] utilisable est appel gamme de frquence de loscillateur. La frquence centrale ou frquence de repos sexprime par : Fo = (Fmin + Fmax)/2

On distingue deux grandes familles de VCO: - les oscillateurs relaxation (astables) - les oscillateurs quasi-sinusodaux. Les premiers sont utilisables jusqu une dizaine de MHz environ et peuvent dlivrer des formes dondes carres ou triangulaires (voir sinusodales avec une distorsion de quelques pour cent). Ils sont simples mettre en oeuvre. En haute frquence, on utilise des oscillateurs quasi-sinusodaux (systmes varicap).

Caractristique du VCO de la PLL intgre 4046


10

Cours : PLL

Fo =

Fmax + Fmin 2

Les valeurs de Fmin et Fmax sont rgles l'aide de rsistances et d'une capacit extrieures : cest dire que cest lutilisateur qui doit choisir correctement les valeurs de rsistances et condensateur pour imposer ses valeurs de Fmin et Fmax. Le constructeur fournit des abaques permettant de faire ce choix. Le VCO de cette PLL dlivre des signaux carrs entre 0 et Vdd.

IV Fonctionnement de la PLL : verrouillage et capture

Hypothse de dpart : la PLL fonctionne en rgime permanent, on dit que la boucle est verrouille. On a alors Fe = Fs.

Boucle verrouille signifie que les deux signaux appliqus sur le comparateur de phase ont mme frquence. Cette galit de frquence est obtenue par la mesure de leur cart de phase. Donc ici, d'aprs le schma bloc ci-dessus c'est le signal d'entre ve(t) et le signal de l'oscillateur contrl en tension vs(t) qui ont mme frquence.

IV.1 Phnomne de poursuite : plage de verrouillageCe phnomne apparat lorsquune PLL, pralablement accroche (Fe = Fs) et ayant atteint son rgime permanent, voit la frquence de son signal dentre ve(t) varier lentement. Si la variation est suffisamment lente par rapport au comportement dynamique de la boucle, on peut considrer qu chaque instant lquilibre est conserv, donc Fe = Fs. Ceci nest valable que tant que Fe est comprise dans un intervalle [F1 ; F2]. Cet intervalle de frquence est appel plage de poursuite ou plage de verrouillage. En dehors de cette plage, la boucle cesse de dlivrer une frquence de sortie gale celle dentre: les signaux sont dsynchroniss. La perte du verrouillage de la boucle est due lapparition dune non linarit de lun des lments (comparateur de phase ou VCO).


11

Cours : PLL

Premier exemple : la caractristique du CP est linaire, celle du VCO prsente des non linarits.Fs Fmax A P B

Caractristique du VCO prsentant des non linarits en A et B.vd

Fmin vdp

Soit P un point de fonctionnement. On suppose maintenant que la frquence dentre Fe augmente lentement. La PLL ragit pour maintenir lgalit de frquence, de ce fait, la tension vd augmente progressivement. Cependant, si lon atteint le point B, la tension vd continue de crotre mais la frquence de sortie Fs reste toujours gale Fmax. Ceci engendre un retard du signal de sortie que la boucle ne pourra rattraper : la PLL dcroche.

Deuxime exemple : la caractristique du VCO est linaire, celle du CP prsente des non linarits.vd E

Fs Fmax Fmin E vd

La caractristique du comparateur de phase est linaire par morceaux.

On part dun tat verrouill, par exemple : = /2, vd = E/2, Fs = Fo = (Fmax+Fmin)/2 Une augmentation de la frquence dentre saccompagne dune augmentation similaire de la frquence de sortie tant que le dphasage reste infrieur . En effet, au del de , la caractristique du comparateur de phase sinverse : ne cesse de crotre mais vd reste infrieure E, Fs ne parvient pas rattraper Fe et la boucle dcroche. Il est possible de dterminer approximativement la plage de verrouillage de la PLL. Pour dterminer cette plage, on va soccuper des petites variations autour de la frquence de repos Fo.


12

Cours : PLL

Caractristiques des lments Comparateur de phase VCO = KD. = vd avec KD en V/rad Fs = Kvco. vd avec KVCO en Hz/V

Dterminons la plage de verrouillage sachant que lon utilise un comparateur OU exclusif:La plage de variation de v est de point de repos). Nous avons donc: vmax =

2

(autour de

2

qui correspond au

2

La boucle ne dcroche pas si v

2

En rgime permanent, nous avons Fs = Kvco.KD. v KVCO est en Hz/V)D'o Fsmax = Kvco.KD.

(on rappelle que

2

Et donc

2. Fsmax = 2.FPL = Kvco.KD.

La plage de verrouillage est donc donne par: 2. 2.FPL = Kvco.KD.

Ainsi, si on se fixe une plage de verrouillage, il faut que le produit Kvco.KD ait une valeur minimale:

Kvco.KD 2.FPL/

Le principe de calcul est le mme avec les autres comparateurs de phase.

IV.2 Phnomne de captureLa capture correspond au passage de la boucle dun tat non verrouill vers un tat stable o Fe = Fs.Partant dun tat initial o les frquences dentre et de sortie diffrent (PLL dcroche), on fait varier Fe trs lentement dans le sens dune diminution de lcart de frquence Fe - Fs. Tant que Fe reste en dehors dun intervalleIUT Vlizy R&T / Emmanuelle Peuch

13

Cours : PLL

[Fc1, Fc2] appele plage de capture, la boucle ne parvient pas saccrocher. Puis lorsque Fe entre dans cette plage, la frquence du signal de sortie rejoint celle dentre : la boucle sest verrouille.

F1

F0

F22.FPL = plage de verrouillage

FPL Fc1 F0 FPc Fc1

2.FPc = plage de capture

La plage de capture est toujours incluse dans la plage de verrouillage. Dans certains cas, ces deux plages sont identiques.

V Quelques applications de la PLLV.1 Multiplication de frquence

Soit le schma fonctionnel suivant:

Signal Ve(t): frquence Fe Signal Vs(t): frquence Fs Signal V's(t): frquence F's

La boucle est verrouille, nous avons donc Fe = F's


14

Cours : PLL

On rappelle que, dans une PLL, l'galit de frquence entre deux signaux est obtenue par la mesure de leur cart de phase. Ici, on mesure l'cart de phase entre les signaux Ve(t) et V's(t). La PLL tant verrouille, ce sont donc c'est deux signaux qui ont mme frquence, soit Fe = F's. Comme F's = Fs/N on en dduit que:

Fs = N.FeLe signal de sortie du VCO, Vs(t), a donc une frquence N fois plus grande que celle du signal de rfrence Ve(t): nous avons ralis une multiplication de frquence. Ce principe est utilis dans les synthtiseurs de frquence: le diviseur est alors programmable. La frquence du signal de rfrence doit tre trs stable (pas de variation de la phase instantane). Cest pourquoi le signal Fe est ralis, en gnral, partir dun oscillateur quartz.

V.2

Restitution de porteuse

Nous avons vu que lorsquon souhaite utiliser un dmodulateur AM synchrone (ou cohrent), il est ncessaire davoir notre disposition un signal sinusodal rigoureusement synchrone de la porteuse P(t). Pour raliser cette condition, on utilise une PLL qui, partir du signal AM reu, gnre un signal sinusodal de mme frquence et mme phase que la porteuse. Rappelons dans un premier temps le principe dun dmodulateur AM synchrone et nous montrerons ensuite la ncessit du synchronisme.

V.2.1 Rappel : principe du dmodulateur AM synchroneSoit un message m(t) et une porteuse P(t) = Ap.cos(o.t+p) module en amplitude par m(t). Le signal modul a pour expression: s(t) = Ap[1+m(t)].cos(o.t+p) Si on multiplie le signal modul s(t) par un signal mme frquence que la porteuse, comme montr ci-dessous, on obtient:


15

Cours : PLL

Oscillateur local: P'(t) = A1. cos(o.t+1) s1(t) = k.Ap.A1[1 + m(t)] .[cos(2o.t + 1 + p) + cos(p 1)] 2

Aprs filtrage des termes en haute frquence (filtre passe bas de frquence de coupure

chap2_PLL_2007

Documents

Transcript of chap2_PLL_2007