Université d’Orléans Licence de PhysiqueL4PY04 & L6PY04 année 2005-2006

Électronique numériqueExercices

1. PORTES LOGIQUES

1.1. Établissez l’expression logique correspondant à chaque circuit :

a) b) ≥1

c) d)

e) f) g)

h) ≥1

i) j)

k)

& l)

& m)

≥1 n)

≥1

1.2. Les circuits suivants sont-ils équivalents ?

& &

et & &

& & et

& &

2. ALGÈBRE BOOLÉENNE

2.1. Simplifiez les expressions suivantes pour obtenir des expressions simples complémentées

x = A A + B( ) x = AB C + AB C + AB C + ABC

x = A +B + AB x = A + C( ) B + D( )

x = A A B + A A B x = QRS (Q + R + S)

x = A CD + ABCD x = AB C + AB C + A

2.2. Trouvez une expression simplifiée des circuits suivants

AB

C

X

&

≥1&

DE

FZ

2.3. Concevez, en n’utilisant que des portes NAND, un circuit dont l’expression logique est

x = ABD + ABD

2.4. On veut réaliser la fonction

X = A B + C

et on dispose pour cela de plusieurs circuits imprimés à 14 broches : des 74LS00 (4 portes NAND à deux entrées), des 74LS02 (4 portes NOR à deux entrées), des 74LS08 : (4 portes AND à deux entrées) et des 74LS10 (3 portes NAND à trois entrées). Concevez un montage qui nécessite le moins possible de circuits intégrés.

Ci-dessous : A, B et C désignent des entrées, Y la sortie, Vcc l’alimentation à +5 V et GND (= ground) la masse.

2.5. Simplifiez l’expression suivante à l’aide d’un diagramme de Karnaugh

x = AB C + B C + AB

2.6. Concevez un circuit qui reçoit en entrée le numéro du mois de l’année (nombre de 1 à 12, codé en binaire), et fournit en sortie un état haut si le mois compte plus de trente jours, un état bas sinon. Utilisez un diagramme de Karnaugh pour simplifier l’expression.

X?n° demois

3. NOTATION BINAIRE

3.1. Convertissez les nombres binaires suivants en nombres décimaux

a) 1011011 b) 100000 c) 11111

3.2. Convertissez les nombres BCD (=Binary Coded Decimal) suivants en en nombres décimaux

a) 1001 b) 000100111000 c) 01101010

3.3. Convertissez les nombres suivants en binaire puis en BCD

a) 24 b) 1000 c) 512

3.4. Combien de bits faut-il pour coder les nombres suivants respectivement en binaire et en BCD ?

a) 9 b) 31 c) 32 d) 33 e) 1045

3.5. Une suite logique débute par les nombres binaires : 00001, 00001, 00010, 00011, 00101, 01000, ... Déterminez les nombres suivants de la suite.

3.6. Certains compas numériques utilisent un codeur optique faisant appel au codage Gray. L’aimant du compas est solidaire d'un disque équipé d’un système de codage optique; ce dernier est basé sur un code Gray ou code binaire réfléchi. Ce code à la particularité, pour n'importe quel nombre, de ne voir qu'un de ses bits changer d'état lorsque que ce nombre passe à la valeur immédiatement supérieure ou inférieure. Lorsqu'un bit est à un le disque codé laisse passer la lumière, lorsqu'il est à zéro, il empêche son passage. Un système optique vient lire l'état des bits et donc la valeur de l'angle entre l'appareil et le nord.

Le disque ci-contre est codé en binaire réfléchi sur les 16 secteurs de ses 4 pistes. Pour chaque valeur 0 la piste est transparente, pour chaque valeur 1 elle est opaque. Un système optique composé d'une diode LED et d'un récepteur (photodiode ou phototransistor) vient lire, suivant un rayon, la valeur de chaque secteur. L'erreur de lecture reste inférieure à un secteur. En pratique, pour avoir une meilleure résolution, le nombre de pistes et de secteurs est plus élevé. On trouve aujourd’hui des codeurs à plus de 10 bits.

Valeur décimale Code binaire Code Gray0 0000 00001 0001 00012 0010 00113 0011 00104 0100 0110etc.

a) Complétez la table ci-dessusb) Concevez un circuit simple qui permet de convertir un code Gray à 4 bits en un code binaire.

4. CHRONOGRAMMES

4.1. Complétez les chronogrammes correspondant aux circuits suivants

A

B

X

&AB X

A

B

X

≥1AB X

A

B

X

AB X

A

B

X

&AB X

A

B

XA

B X

Y

Y

4.2. Identifiez la fonction logique réalisée par le circuit dont le chronogramme figure ci-dessous. Peut-on identifier ce circuit sans ambiguïté ?

A

B

C

X

ABC

X?

5. FAMILLES LOGIQUES

5.1. Complétez le chronogramme suivant pour un circuit TTL suiveur, puis pour un circuit CMOS alimenté à 5 V. Indiquez les zones interdites.

0

1

2

3

4

5Tension d’entrée [V]

0

1

0

1

TTL

CMOS

5.2. Déterminez la valeur approximative de la tension de sortie en X en fonction des tensions d’entrée en A et B, qui peuvent valoir soit 0 V, soit 5 V. Commencez par déterminer l’état des transistors, sachant que le courant peut aussi bien entrer que sortir en X.• Quelle est la fonction logique réalisée par ce circuit ?• Que se passe-t-il lorsque A et B sont tous deux débranchés ?

Vcc = +5 V

1.6kΩ 115 Ω3.6kΩ

1kΩ

XA

Q1

Q2

Q3

B

Q4

5.3. Identifiez la fonction logique réalisée par chacun des circuits suivants :• Déterminez les avantages/inconvénients des circuits a) et b) par rapport aux autres circuits. • Pour chaque circuit, déterminer ce qui se passe lorsqu’on débranche une ou plusieurs entrées.

a)

Vcc = 5V

A

BQ

b)

A

BQ

c) d)

e)

Vcc = +5 V

XA

C f)

g)

QA

B

Vcc

h)

Vcc

X Y

5.4. Tracez le chronogramme d’une des sorties du circuit ci-dessous. Chaque porte possède le même temps de propagation : tpLH = 10 ns, tpHL = 15 ns En revanche, on supposera que le passage d’un état à un autre se fait instantanément.

1 1 1A1 A2 A3

6. LOGIQUE COMBINATOIRE : CODAGE

6.1. On dispose d’un jeu de décodeurs/démultiplexeurs de type 74ALS138 à 3 entrées• Quelle est l’entrée correspondant au bit de poids fort ?• Comment faut -il assembler de tels décodeurs pour réaliser

un seul décodeur à 4 entrées ?• Même question pour obtenir un décodeur à 5 entrées.

6.2. Le circuit suivant est un pilote/décodeur BCD-7 segments destiné à être utilisé avec un affichage LED à 7 segments. L’entrée D correspond au bit le moins significatif.

D

C

B

A

a

b

g

Vcca

f

e

d

g

c

b

• Dressez la table de vérité de ce circuit pour les valeurs d’entrée allant de 0 à 9.• Au cours d’un contrôle on obtient l’affichage ci-dessous. Quelle est l’origine de ce

problème ? Les causes peuvent être : entrée/sortie mal connectée ou court-circuitée avec une autre, connexion court-circuitée avec la masse, entrées ou sorties permutées, ...

obtenu

prévu

6.3. Le 74LS147 est un codeur prioritaire décimal-BCD dont les caractéristiques sont :

• Quel sera son état de sortie s’il reçoit en entrée le nombre 1 1 1 1 0 1 0 1 1 ?

• Lors d’un contrôle, toutes les entrées sont mises à l’état haut, puis les entrées 1 à 9 sont successivement et une-à-une mises à l’état bas. La lecture des sorties fournit dans ce cas : (1111),(1110), (1101), (1111), (1011), (1010), (1001), (1000), (0111), (0110). Quelles sont les causes possibles de ce dysfonctionnement ?

6.4. Esquissez le schéma interne d’un codeur à 2 bits et à 4 entrées.

6.5. Pour chacun des énoncés qui suivent, dites si cela concerne un codeur, un décodeur ou les deux :• il possède plus de sorties que d’entrées• une seule sortie peut être activée à la fois• il sert à traduire en binaire l’enfoncement de touches• on peut utiliser ses sorties pour alimenter d’autres circuits qui nécessitent

des courants d’intensité relativement élevée (par exemple, diodes LED)• en mode de fonctionnement normal, plusieurs entrées peuvent être activées

simultanément

7. LOGIQUE COMBINATOIRE : MULTIPLEXAGE

7.1. Établissez la table de vérité du circuit suivant et déterminez sa fonction

A

B

C

D

I J

X

7.2. Dessinez le schéma interne d’un multiplexeur à 3 entrées.

7.3. Un multiplexeur peut être utilisé pour générer des formes d’onde périodiques. Dans le circuit ci-dessous, on utilise un multiplexeur à 8 entrées dont le code d’entrée est fourni par un compteur modulo 8 (la valeur décimale de S vaut successivement 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, ...). Le compteur s’incrémente chaque fois que le signal d’horloge (CLK) passe d’un état bas à un état haut.• Tracez le chronogramme de la sortie X• Quelle est la périodicité de la forme d’onde ainsi obtenue ?

S2S1S0E

CLK

compteurmodulo 8

+Vcc

I0I1I2I3I4I5I6I7

X

7.4. On dispose d’une série de multiplexeurs de type 74AC151 à 8 entrées, avec lesquels on aimerait réaliser un seul multiplexeur à 16 entrées. Combien en faudra-t-il ? Montrez comment il faut les assembler.

7.5. Le circuit ci-contre est constitué d’un multiplexeur qui reçoit en entrée (A) le code binaire correspondant aux 12 mois de l’année (janvier=1, ..., décembre=12); A0 est le bit de poids faible. Établissez la table de vérité donnant l’état de la sortie Q pour chaque mois. Quelle fonction ce circuit remplit-il ? B0 B1 B2 B3 B4 B5 B6 B7

A3

A2

A1

A0

1

Q

8. LOGIQUE COMBINATOIRE : OPÉRATIONS ARITHMÉTIQUES

8.1. Le 74LS85 est un comparateur de grandeurs binaires à 4 bits, ayant trois entrées en cascade et trois sorties. Montrez comment câbler plusieurs circuits intégrés pour réaliser les opérations suivantes

a) comparer deux nombres de 3 bits chacunb) comparer deux nombres se 10 bits chacunc) comparer trois nombres de 4 bits chacun (état haut si A=B=C, état bas sinon)

8.2. Montrez comment assembler des additionneurs parallèles à 4 bits pour faire la somme de deux nombres de 7 bits chacun. Voici le brochage du circuit intégré 74AC283

9. LOGIQUE SÉQUENTIELLE : BASCULES

9.1. Complétez les chronogrammes suivants

A

B

Q

Q

≥1

≥1

A

B

Q

D Q

—Q

CLK

t

CLK

t

Q

S Q

—Q

CLKR

CLK

Q

R

S

J Q

—Q

CLKK

CLK

Q

K

J

9.2. Tracez le chronogramme du circuit suivant. On suppose qu’initialement toutes les sorties Q sont à l’état bas.• Quelle est la périodicité du signal obtenu en Q2 ?• Cette périodicité est-elle influencée par l’état initial des bascules ?

D Q0 D DQ1 Q2

CLK

Q2

9.3. Complétez le chronogramme suivant

CLK

t

t

t

t

Q

CLR

PREJ Q

—Q

CLKK

+5 V PRE

CLR

9.4. Le circuit ci-dessous est un registre à décalage à 4 bits. Toutes les bascules sont initialement à l’état bas. Les états qui apparaissent à la sortie Q3 après chaque impulsion d’horloge sont successivement : 0 (avant la première impulsion), puis 0, 0, 0, 1, 0, 1, 0, 1, 0, 1, 0, 1,… Trouvez la cause probable de cette défaillance.

+5 V

J

K

Q0 J

K

J

K

J

K

Q1 Q2 Q3

CLK

10. LOGIQUE SÉQUENTIELLE : APPLICATIONS

10.1. Expliquez en quoi le circuit suivant permet de déterminer l’ordre d’arrivée d’un front montant en A et en B.

J

K

QA

B

10.2. On dispose d’un phototransistor et d’une bascule RS, avec lesquels on aimerait réaliser un circuit d’alarme. L’alarme doit se déclencher lors de la coupure du faisceau lumineux qui éclaire le phototransistor. Elle doit ensuite rester enclenchée, même si l’éclairage est rétabli, jusqu’à ce qu’une mise à zéro soit actionnée.

a) A quel état correspond la sortie VT lorsque le phototransistor est éclairé/non éclairé ?b) Montrez comment câbler les éléments pour obtenir une alarme.

VTR

S

Qsirène

10.3. Quelle est la fonction réalisée par le circuit suivant ? Tracez son chronogramme.

D Q D Q

CLK

≥1

10.4. Le circuit ci-dessous permet de sélectionner des impulsions d’horloge. Or comme l’interrupteur n’est pas synchrone avec les impulsions d’horloge, on risque d’observer des impulsions tronquées

Q

B

A&

B

A

Q (observé)

Q(souhaité)

Montrez comment l’ajout d’une bascule D permet de résoudre ce problème.

10.5. Le 74LS121 est un monostable non redéclenchable. Montrez comment le brancher pour produire une impulsion de 100 ms. La durée d’une impulsion vaut τ ≈ 0.7 R C

10.6. Déterminez la fonction réalisée par le circuit suivant :a) Identifiez d’abord la fonction du codeur, puis celle des basculesb) A quoi sert l’interrupteur A ?c) Que se passe-t-il si on enlève le monostable ?

codeurdécimal-

DCB74LS147

+5V chaque interrupteur possèdeune résistance de rappel à Vcc

TQ

tp=20ms

XJ

K X

YJ

K Y

ZJ

K Z

+5V

CLR

Q3

Q2

Q1

Q0

A

D Q

D Q

D Q

D Q

D Q

D Q

D Q

D Q

D Q

D Q

D Q

D Q

vers l’entrée CLRdes bascules D

CLR

PRE

≥1

1

1

1

1

1

10.7. Concevez un circuit simple qui permet d’obtenir le chronogramme en Q. Faites un schéma précis du circuit.

100 ms 300 ms H ?

H

Q Q

11. MÉMOIRES PROGRAMMABLES

11.1. On dispose de mémoires 16 x 4 bits avec lesquelles on aimerait réaliser une seule mémoire de 16 x 8 bits. Combien faut-il de circuits intégrés ? Montrez comment les assembler.

A0A1A2A3CS

E/S0E/S1E/S2E/S3

L / E16 x 4

validation

lecture/écriture

11.2. Même question, mais pour étendre la mémoire à 32 x 4 bits.

11.3. Les mémoires mortes sont couramment utilisées pour générer des signaux. Le circuit suivant représente une mémoire 16 x 8 dont les entrées d’adresse sont reliées à un compteur binaire. On veut que ce circuit génère le code binaire associé à une séquence croissante de nombres carrés : 02, 12, 22, 32 ... 142, 152, 02, 12, 22, etc. Le modulo du compteur est tel que toutes les adresses de la mémoire sont parcourues.

a) Déterminez le nombre d’entrées d’adresse ainsi que la capacité totale de la mémoireb) Quel doit être le modulo du compteur ? Justifiez votre réponsec) Déterminez la valeur binaire contenue dans la cinquième et la huitième adresse.

mémoire16 x 8

D0

compteurmodulo ?

D1D2D3D4D5D6D7

CLK

11.4. Le schéma ci-dessous détaille l’architecture d’une mémoire de type PAL (programmable array logic) à 4 entrées et à 4 sorties. Réalisez avec cette mémoire un circuit qui reçoit en entrée le code binaire d’un mois de l’année (janvier=1, ..., décembre=12) et active la sortie S0 uniquement si c’est un mois d’hiver (décembre, janvier, février), S1 uniquement si c’est un mois de printemps (mars, avril, mai), etc.

a) Dressez la table de vérité de ce circuit.b) A partir de la table de vérité, marquez les fusibles à détruire dans la partie programmable

D C B A

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

S0S1S2S3

partie programmable(matrice ET)

partie câblée(matrice OU)

12. COMPTEURS

12.1. Comparez les chronogrammes (sorties Q0, Q1, Q2) des trois compteurs suivants. Quelles sont leurs séquences de comptage ?

a)

J

K

J

K

J

K

Q0 Q1 Q2

CLK

b)

J

K

J

K

J

K

Q0 Q1 Q2

CLK

c)

J

K

J

K

J

K

Q0 Q1 Q2

CLK

12.2. Dans le circuit ci-dessous, H est un signal d’horloge périodique et les sorties Q0 et Q1 sont initialement à l’état bas.• Tracez le chronogramme de Q0 et Q1 • Précisez exactement de quel type de compteur il s’agit (décompteur, compteur, synchrone,

asynchrone, quel modulo, etc.)

J

K

J

K

Q0 Q1

CLR

&

H

CLR

Q1

12.3. Le 74LS293 est un compteur binaire dont les caractéristiques sont données ci-dessous. Montrez comment câbler un ou plusieurs de ces compteurs pour réaliser:

a) Un compteur modulo 5b) Un compteur modulo 7c) Un compteur modulo 60

12.4. Quel type de compteur avons-nous ci-dessous ? Précisez s’il s’agit d’un compteur/décompteur, d’un compteur BCD, par décades, modulo 12, binaire, .... Prenez les entrées R0 à l’état bas et connectez comme ci-dessus QA à CKB.

12.5. Quelle est la fonction réalisée par le circuit suivant ? Le signal à analyser (X1) est périodique et compatible avec la norme TTL. Le signal d’échantillonnage (X2) est lui aussi périodique et compatible avec la norme TTL, mais sa période est connue et elle est beaucoup plus grande que celle de X1.

a) Établissez les chronogrammes aux points A, B et Cb) Que se passe-t-il si on intervertit par erreur X1 et X2 ?

J

K

A

A

T

B

Q

compteurbinaire

C

monostablet = 80 ns

Q

affichage

Q0Q1Q2Q3

CLR

X1

X2&

13. CONVERTISSEURS NUMÉRIQUES - ANALOGIQUES (CNA)

13.1. Un CNA fournit une tension de sortie Vs = 0.58 V quand son entrée numérique vaut 00011101 et Vs = 0 V quand l’entrée vaut 00000000.

a) Quelle est la résolution ou pas de ce convertisseur ?b) Quelle est la plus grande tension de sortie qu’il est capable de délivrer ?c) Combien de bits faudrait-il avoir pour que la résolution en pourcentage de pleine

échelle soit < 0.1 % ?

13.2. Dans le circuit suivant, qu’est-ce qui est à l’origine des brèves chutes de tension observées à la sortie du convertisseur, lorsqu’il fonctionne à haute fréquence ?

compteur à propagation

de 3 bits CNAVs

A2

A1

A0

0 V

1.8 V

13.3. Le CNA suivant est de type TTL et possède un pas de 0.1V. Esquissez la forme d’onde qu’il produira à sa sortie dans le cas où la connexion en A2 est ouverte.

compteur à 4 bits CNA

Vs

A3

A2

A1

A0

13.4. On dispose d’un CNA à rampe à 4 bits.a) Quelle est sa tension de pleine échelle si Vs = 2 V lorsque l’entrée numérique vaut 1000 ?b) Quelle est sa résolution en pourcentage de pleine échelle ?

c) Ce CNA est commandé par un compteur modulo 16 en vue de tester son fonctionnement avec une horloge de 1 kHz. La tension de sortie obtenue est représentée sur le graphe ci-dessous. Complétez l’échelle des ordonnées et dessinez le signal correct qu’on aurait pu obtenir.d) Quelles sont la ou les causes probables de ce dysfonctionnement ?

0 2 4 6 8 10 12 14 16 18

t [ms]

Vs [V]

0

13.5. Lors de son essai en régime statique, un CNA de 8 bits a donné les résultats ci-dessous. Quelles sont les causes possibles de ce dysfonctionnement ?

code d’entrée tension de sortie

00000000 60.5 mV00000001 70.5 mV00000010 60.5 mV00000100 100.5 mV00001111 190.5 mV10000000 1340.5 mV

14. CONVERTISSEURS ANALOGIQUES - NUMÉRIQUES (CAN)

14.1. Les paramètres du CAN 10 bits suivant sont : fréquence f =1 MHz et tension de pleine échelle Vref =10.23 V.

a) Quel est l’équivalent numérique (en binaire) de Ve = 2.438 V ?b) Quelle sera alors la tension Vt délivrée par le CNA ?c) Combien de temps lui faut-il pour effectuer cette conversion ?

horloge

début

compteur10 bits

Ve

Vt

reset

+–

CNA

&

14.2. Comparez les durées de conversion maximales d’un CAN à rampe numérique de 10 bits et d’un CAN par approximations successives de 10 bits lorsque la fréquence d’horloge vaut 1 MHz.

14.3. On observe la forme d’onde Vax issue d’un CAN par approximations successives.a) Sur combien de bits code-t-il ?b) Quel est son pas ?c) Quelle est la sortie numérique qui en résulte (en binaire) ?

1.92 V

1.28 V

0 Vt

Vax(t)