* ISEP,** Berkeley Wireless Research Center, UCB, FTFC Mai 2003 Paris 1 Modélisation du délai d’une porte CMOS SOI en faible inversion Alexandre VALENTIAN.
